受應(yīng)力鰭NMOS FinFET的方法和裝置的制造方法
【專利摘要】半導(dǎo)體鰭在基板上，并且在平行于該基板的縱向方向上延伸。該鰭在垂直方向上突出至處于基板上方鰭高度處的鰭頂部。嵌入式鰭應(yīng)力源元件被嵌入到該鰭中。該鰭應(yīng)力源元件配置成在該鰭內(nèi)平行于該垂直方向地施加垂直壓縮力。任選地，該半導(dǎo)體材料包括硅，且嵌入式鰭應(yīng)力源元件包括二氧化硅。
【專利說明】 受應(yīng)力鰭NMOS FinFET的方法和裝置
[0001]相關(guān)申請的交叉引用
[0002]本專利申請要求于2014年2月28日提交的題為“METHOD AND APPARATUS OFSTRESSED FIN匪OS FINFET(受應(yīng)力鰭NMOS FINFET的方法和裝置)”的美國臨時申請N0.61/946，105的權(quán)益，該臨時申請已被轉(zhuǎn)讓給本申請受讓人并由此通過援弓I明確地整體納入于此。
[0003]公開領(lǐng)域
[0004]本申請一般涉及晶體管結(jié)構(gòu)并且尤其涉及FinFET器件。
【背景技術(shù)】
[0005]更低的門延遲和更快的切換速度長久以來一直是場效應(yīng)晶體管(FET)器件的設(shè)計目的之一，F(xiàn)ET器件是集成電路(IC)的基本構(gòu)建塊。一種已知的用于降低門延遲并提高切換速度(統(tǒng)稱為“增進FET速度”)的技術(shù)是將專門結(jié)構(gòu)化的應(yīng)力引入元件放置在特定FET的特定區(qū)域中。此類應(yīng)力引入元件(半導(dǎo)體領(lǐng)域中也稱之為“應(yīng)力源”)在FET的某些結(jié)構(gòu)中處在源極與漏極之間的半導(dǎo)體溝道的晶格中引入特定的機械應(yīng)力。如半導(dǎo)體領(lǐng)域的普通技術(shù)人員所知，應(yīng)力可以提高電子迀移率，由此增進了 FET速度。
[0006]例如，當(dāng)前在消費者產(chǎn)品和各種其他應(yīng)用中使用的FET結(jié)構(gòu)包括“平面”FET和三維“FinFET” AinFET可以具有某些優(yōu)勢，例如克服在簡單地比例縮小平面FET的特征大小時可能出現(xiàn)的“短溝道”效應(yīng)。然而，如從引入了FinFET起所已知的，F(xiàn)inFET與平面FET所共有的設(shè)計目標(biāo)是電子迀移率。長久以來已知，經(jīng)證實在平面FET中有用的某些應(yīng)力源技術(shù)可能不適用于FinFET，或者在被應(yīng)用于FinFET時可能招致特別的成本。
[0007]概述
[0008]以下概述涉及根據(jù)一個或多個示例性實施例的某些示例。其并不是所有示例性實施例或構(gòu)想到的方面的定義綜覽。其并不旨在對所有方面排列優(yōu)先次序或者甚至是標(biāo)識所有方面的關(guān)鍵元素，也不旨在限定任何實施例或任何實施例的任何方面的范圍。
[0009]根據(jù)一個或多個示例性實施例的一個示例受應(yīng)力鰭FinFET器件可包括基板、以及在該基板上的鰭。該鰭可包括半導(dǎo)體材料并且可以在平行于該基板的縱向方向上延伸，并且可以在垂直方向上突出或延伸至處于該基板上方鰭高度處的鰭頂部。在一方面，嵌入式鰭應(yīng)力源元件可以被嵌入到該鰭中。該嵌入式鰭應(yīng)力源元件可以被配置成在該鰭內(nèi)平行于該垂直方向地施加垂直壓縮力。
[0010]在一方面，該半導(dǎo)體材料可包括硅，并且該鰭應(yīng)力源元件可包括二氧化硅。
[0011]在一方面，該鰭可包括鰭基部和鰭有源區(qū)，并且該有源區(qū)可包括源極區(qū)、漏極區(qū)、和溝道區(qū)，該溝道區(qū)在該源極區(qū)與該漏極區(qū)之間。在相關(guān)方面，該鰭基部可以鄰近于該基板，并且該嵌入式鰭應(yīng)力源元件被嵌入到在該溝道區(qū)下方的鰭基部中。
[0012]在一方面，該溝道區(qū)可以用p+摻雜劑來摻雜，并且該源極區(qū)和該漏極區(qū)用η+摻雜劑來慘雜。
[0013]根據(jù)一個或多個示例性實施例的一個示例FinFET器件可包括基板、以及鰭，該鰭包括半導(dǎo)體材料，具有鰭寬度并且在垂直方向上延伸到處于該基板上方鰭高度處的鰭頂部。在一方面，該鰭可包括鰭基部和鰭有源部分，該鰭基部在該基板上沿縱軸延伸，該鰭有源部分在該鰭基部上并且在垂直方向上向該鰭頂部延伸。在相關(guān)方面，該鰭基部可具有小于該鰭高度的高度。該鰭有源部分可具有源極區(qū)、漏極區(qū)、和處在該源極區(qū)與該漏極區(qū)之間的溝道區(qū)，并且柵極可以圍繞該溝道區(qū)的至少一部分。根據(jù)一個或多個示例性實施例，至少一個嵌入式鰭應(yīng)力源元件可以被嵌入在該鰭有源部分下方，并且可以被配置成在該鰭有源部分中平行于該垂直方向地施加給定壓縮力。
[0014]在一方面，該半導(dǎo)體材料可包括硅，并且該至少一個嵌入式鰭應(yīng)力源元件可包括二氧化硅。
[0015]在一方面，該至少一個應(yīng)力源元件可以被嵌入在該溝道區(qū)下方的鰭基部中。
[0016]根據(jù)各示例性實施例的示例方法可以提供在FinFET的鰭中的垂直壓力、以及其他特征。在一方面，示例方法可包括在基板上形成半導(dǎo)體鰭，該半導(dǎo)體鰭是硅半導(dǎo)體材料的并且具有給定溝道區(qū)；在該半導(dǎo)體鰭上形成氧合掩模;在該給定溝道區(qū)下方至少提供暴露區(qū)。根據(jù)各示例性實施例的示例方法可包括至少處于在該給定溝道區(qū)下方的該暴露區(qū)上執(zhí)行氧化，穿透以在該給定溝道區(qū)下方形成氧化區(qū)。在一方面，示例方法可包括:形成二氧化硅層，其中該二氧化硅層可以被嵌入在該半導(dǎo)體鰭的該給定溝道區(qū)下方。在相關(guān)方面，該二氧化硅層可以通過至少在該給定溝道區(qū)下方的該氧化區(qū)上執(zhí)行氧注入隔離(snrox)操作來形成。
[0017]在一方面，在根據(jù)各示例性實施例的示例方法中，snrox操作可包括該給定溝道區(qū)和至少處在該給定溝道區(qū)下方的該氧化區(qū)的再結(jié)晶。在相關(guān)方面，該二氧化硅層可以在該再結(jié)晶期間形成，并且該二氧化硅層的形成可包括在該溝道區(qū)中建立垂直壓縮應(yīng)力的體積膨脹。
[0018]根據(jù)一個或多個示例性實施例，一種計算機可讀介質(zhì)可包括當(dāng)由連接到半導(dǎo)體制造系統(tǒng)的計算機執(zhí)行時使得計算機控制該半導(dǎo)體制造系統(tǒng)來在基板上形成半導(dǎo)體鰭的計算機可執(zhí)行指令，該半導(dǎo)體鰭是硅半導(dǎo)體材料的，具有給定溝道區(qū)。該計算機可執(zhí)行指令在由連接到半導(dǎo)體制造系統(tǒng)的計算機執(zhí)行時可以使得計算機在該半導(dǎo)體鰭上形成氧合掩模，該氧合掩模至少提供在該給定溝道區(qū)下方的暴露區(qū)。在一方面，該計算機可執(zhí)行指令在由連接到半導(dǎo)體制造系統(tǒng)的計算機執(zhí)行時可以使得計算機至少在處于該給定溝道區(qū)下方的該暴露區(qū)上執(zhí)行氧化，穿透以在該給定溝道區(qū)下方形成氧化區(qū)。在一方面，該計算機可執(zhí)行指令在由連接到半導(dǎo)體制造系統(tǒng)的計算機執(zhí)行時可以使得計算機形成二氧化硅層，該二氧化硅層可以通過至少在該給定溝道區(qū)下方的該氧化區(qū)上執(zhí)行氧注入隔離(SMOX)操作來被嵌入在該半導(dǎo)體鰭的該給定溝道區(qū)下方。在一方面，snrox操作可包括給定溝道區(qū)以及至少處在該給定溝道區(qū)下方的氧化區(qū)的再結(jié)晶，其中該二氧化硅層可以在該再結(jié)晶期間形成，并且該二氧化硅層的形成可包括可在該溝道區(qū)中建立垂直壓縮應(yīng)力的體積膨脹。
[0019]附圖簡述
[0020]給出附圖以幫助對本發(fā)明實施例進行描述，且提供附圖僅用于解說實施例而非對其進行限定。
[0021]圖1A是根據(jù)一個或多個示例性實施例的一個示例受應(yīng)力鰭NMOSFinFET器件的部分剖視立體視圖。
[0022]圖1B100是柵極的某些外部被畫為透明的圖1A的受應(yīng)力鰭NMOS FinFET的外表面的立體視圖。
[0023]圖1C是從圖1A的切面1-1來看的圖1A的受應(yīng)力鰭NMOSFinFET器件的截面視圖。
[0024]圖1D是圖1C的截面視圖，其作了標(biāo)注以示出與根據(jù)一個或多個示例性實施例的一個示例嵌入式鰭應(yīng)力源相關(guān)聯(lián)的示例力矢量。
[0025]圖2A到2H按照快照順序示出了根據(jù)各種示例性實施例的在制造受應(yīng)力鰭NMOSFinFET器件的工藝的一部分中的示例操作。
[0026]圖3示出了根據(jù)各種示例性實施例的沿受應(yīng)力鰭匪OSFinFET器件的縱軸的一種假定垂直壓縮力分布的一種示例形式。
[0027]圖4示出了根據(jù)各種示例性實施例的用于形成受應(yīng)力鰭FinFET器件的半導(dǎo)體制造系統(tǒng)的高級功能框圖。
[0028]圖5示出了根據(jù)一個或多個示例性實施例的具有受應(yīng)力鰭匪OSFinFET器件的組合的通信和計算設(shè)備的一個示例系統(tǒng)的功能示意圖。
[0029]詳細(xì)描述
[0030]本發(fā)明的各方面在以下針對本發(fā)明具體實施例的描述和有關(guān)附圖中被公開?？梢栽O(shè)計替換實施例而不會脫離本發(fā)明的范圍。另外，本發(fā)明中眾所周知的元素將不被詳細(xì)描述或?qū)⒈皇∪ヒ悦鉄煕]本發(fā)明的相關(guān)細(xì)節(jié)。
[0031 ]措辭“示例性”在本文中用于表示“用作示例、實例或解說”。本文中描述為“示例性”的任何實施例不必被解釋為優(yōu)于或勝過其他實施例。同樣，術(shù)語“本發(fā)明的各實施例”并不要求本發(fā)明的所有實施例都包括所討論的特征、優(yōu)點、或工作模式。
[0032]本文所使用的術(shù)語僅出于描述解說各實施例的特定示例的目的，而并不旨在限定本發(fā)明的實施例。如本文所使用的，單數(shù)形式的“一”、“某”和“該”旨在也包括復(fù)數(shù)形式，除非上下文另有明確指示。還將理解，術(shù)語“包括”、“具有”、“包含”和/或“含有”在本文中使用時指明所陳述的特征、整數(shù)、步驟、操作、元素、和/或組件的存在，但并不排除一個或多個其他特征、整數(shù)、步驟、操作、元素、組件和/或其群組的存在或添加。
[0033]此外，許多實施例是根據(jù)將由例如計算設(shè)備的元件執(zhí)行的動作序列來描述的。將認(rèn)識到，本文描述的各種動作能由專用電路(例如，專用集成電路(ASIC))、由正被一個或多個處理器執(zhí)行的程序指令、或由這兩者的組合來執(zhí)行。另外，本文中所描述的這些動作序列可完全體現(xiàn)在任何形式的計算機可讀存儲介質(zhì)內(nèi)，該計算機可讀存儲介質(zhì)內(nèi)存儲有一經(jīng)執(zhí)行就將使相關(guān)聯(lián)的處理器執(zhí)行本文所描述的功能性的相應(yīng)計算機指令集。因此，本發(fā)明的各種方面可以用數(shù)種不同形式來體現(xiàn)，所有這些形式都已被構(gòu)想落在所要求保護的主題內(nèi)容的范圍內(nèi)。另外，對于本文描述的每個實施例，任何此類實施例的對應(yīng)形式可在本文中被描述為例如被配置成執(zhí)行所描述的動作的“邏輯”。
[0034]根據(jù)一個或多個示例性實施例，受應(yīng)力鰭NMOSFinFET通過給該鰭施加壓縮應(yīng)力的新穎技術(shù)來提供提高的電子迀移率，這是通過新穎地嵌入特定配置的應(yīng)力源元件來實現(xiàn)的。在一個方面，至少一個應(yīng)力源元件可以被嵌入到半導(dǎo)體鰭中，其可根據(jù)一個或多個示例性實施例配置成對該半導(dǎo)體鰭的半導(dǎo)體材料施加特定可選幅度和分布的垂直壓縮力。配置參數(shù)包括，例如，該半導(dǎo)體鰭的可選數(shù)量、位置、形狀、尺度和在該半導(dǎo)體鰭內(nèi)的取向。在一方面，如本公開中稍后更為詳細(xì)地描述的，配置參數(shù)的設(shè)置可以通過直接設(shè)置氧化掩模來提供。
[0035]在一方面，可以給出半導(dǎo)體鰭內(nèi)垂直壓縮力的期望或目標(biāo)幅度和分布。在另一方面，可以給出半導(dǎo)體鰭內(nèi)各區(qū)域的目標(biāo)電子迀移率，并且基于給定目標(biāo)電子迀移率和該鰭的垂直壓縮應(yīng)力對電子迀移率特征的給定的或能現(xiàn)成標(biāo)識的映射，可以確定該半導(dǎo)體鰭內(nèi)的垂直壓縮力的目標(biāo)幅度和分布(以及容限)。相關(guān)領(lǐng)域普通技術(shù)人員在閱讀本公開之際將會領(lǐng)會，確定半導(dǎo)體鰭內(nèi)的垂直壓力的目標(biāo)幅度和分布以滿足給定的或早前確定的電子迀移率要求可以通過調(diào)適和應(yīng)用常規(guī)市售半導(dǎo)體仿真和設(shè)計工具來執(zhí)行而無需過度實驗。
[0036]在一方面，一旦確定或被給予或使用了先前確定的在半導(dǎo)體鰭內(nèi)的垂直壓縮力的目標(biāo)幅度和分布，就可以確定根據(jù)各種示例性實施例的將提供此類幅度和分布的嵌入式應(yīng)力源元件的參數(shù)。示例參數(shù)可包括但不必被限定于嵌入式應(yīng)力源元件的數(shù)量(例如，2、3或4個)、材料、形狀、尺度、取向、和位置。半導(dǎo)體領(lǐng)域的普通技術(shù)人員在閱讀本公開之際將會領(lǐng)會，這些人員可以通過調(diào)適和應(yīng)用常規(guī)市售半導(dǎo)體仿真和設(shè)計工具來確定嵌入式應(yīng)力源元件的此類參數(shù)的可接受值而無需過度實驗。
[0037]根據(jù)一方面，用于形成一個或多個應(yīng)力源元件的方法可包括在半導(dǎo)體鰭上形成氧注入掩模，利用該氧注入掩模來注入氧和/或執(zhí)行其他氧化操作，結(jié)合高溫退火和再結(jié)晶以形成嵌入式應(yīng)力源元件。在一個示例中，嵌入式應(yīng)力源元件可以是二氧化硅層。在一方面，根據(jù)各種示例性實施例的嵌入式應(yīng)力源元件的此類形成以新穎的方式利用了體積膨脹效應(yīng)，其可通過高溫退火和再結(jié)晶來獲得。
[0038]在一方面，形成氧注入掩模、注入氧和/或氧化操作、高溫退火和再結(jié)晶可以被調(diào)適并納入到常規(guī)FinFET制造中而只稍許(若有)在實質(zhì)上包括其他設(shè)計和制造目的，且只有稍許(若有)增加的開銷。
[0039]在進一步的方面，可以通過簡單改變在氧注入中所使用的氧化掩模來獲得嵌入式應(yīng)力源元件的特定參數(shù)的調(diào)諧、調(diào)節(jié)和其他變動。
[0040]如將會進一步詳細(xì)描述的，參照附圖中的各種示例，根據(jù)一個或多個示例性實施例的受應(yīng)力鰭FinFET器件可包括基板、以及在該基板上的鰭。該鰭可以是半導(dǎo)體材料的并且可以在平行于該基板的縱向方向上延伸。該半導(dǎo)體材料可包括硅。該鰭可以在垂直方向上突出或延伸至處在該基板上方鰭高度處的鰭頂部。該鰭可以具有第一垂直壁和第二垂直壁，并且第二垂直壁可以平行于該第一垂直壁，并且與第一垂直壁隔開鰭厚度。
[0041 ]根據(jù)各種示例性實施例，受應(yīng)力鰭FinFET器件可包括嵌入式鰭應(yīng)力源元件，該嵌入式鰭應(yīng)力源元件可以被嵌入到鰭中并且配置成在該鰭內(nèi)平行于垂直方向地施加垂直壓縮力。在一方面，該鰭應(yīng)力源元件可包括二氧化硅。其中SMOX操作包括給定溝道區(qū)以及至少處在該給定溝道區(qū)下方的氧化區(qū)的再結(jié)晶，其中二氧化硅層在該再結(jié)晶期間形成，并且其中形成該二氧化硅層包括在溝道區(qū)中建立垂直壓縮應(yīng)力的體積膨脹。
[0042]在一方面，嵌入式鰭應(yīng)力源元件可在垂直方向上具有應(yīng)力源元件厚度，在鰭厚度的方向上具有應(yīng)力源元件寬度，以及在縱向方向上具有應(yīng)力源元件長度。在進一步的方面，該應(yīng)力源元件寬度可以等于鰭厚度。
[0043]圖1A是一個示例受應(yīng)力鰭匪OS FinFET器件100(下文中出于簡潔起見稱為“SFNFinFET 100”)的部分剖視立體視圖。圖1B是柵極108的某些外部被畫為透明的SFN FinFET100的外表面的立體視圖。圖1C是從圖1A切割面1-1來看的截面視圖。
[0044]參照圖1A和1B，SFN FinFET 100可包括由例如硅(Si)形成的且由例如基板104支承的半導(dǎo)體鰭102。半導(dǎo)體鰭102(下文稱為“鰭102”)可以沿縱軸LX在基板104的表面(示出但未單獨標(biāo)記)上或平行于基板104的表面地延伸。鰭102可以從基板104在大體垂直方向(即，基板的法向)上向上延伸到處在基板104上方鰭高度FH處的鰭頂面102T。鰭102可以具有由鰭厚度或鰭寬度隔開的對向的平行的外壁，諸如，鰭第一垂直壁102R和鰭第二垂直壁102L，其隔開鰭厚度或?qū)挾菷W。鰭102可以例如由淺溝渠隔離(STI)區(qū)(如由STI區(qū)103A和103B(統(tǒng)稱為“STI區(qū)”103)所示)形成。
[0045]在一方面，根據(jù)一個或多個示例實施例的受應(yīng)力鰭FinFET器件中的鰭可以具有被命名為鰭基部的區(qū)域或部分、以及鰭有源區(qū)，該鰭基部鄰近于基板，而該鰭有源區(qū)可在該鰭基部之上。有源區(qū)可包括源極區(qū)、漏極區(qū)、和溝道區(qū)，其中溝道區(qū)在源極區(qū)與漏極區(qū)之間。根據(jù)一個或多個示例性實施例，鰭應(yīng)力源元件或多個鰭應(yīng)力源元件可以被嵌入到鰭基部中。在一方面，一個示例鰭應(yīng)力源元件可以被嵌入在溝道區(qū)下方。
[0046]參照圖1，在一方面，鰭102可包括鰭基部102B和鰭有源區(qū)102A，其從最鄰近(即最接近)基板的部分開始以垂直升序次序列出。將會理解，鰭基部102B和鰭有源區(qū)102A是根據(jù)功能的區(qū)域命名，并且未必定義可分開的或相異的結(jié)構(gòu)。在一示例中，鰭基部102B可具有高度HB。將會理解，高度HB并非必需是沿著LX軸均一的。
[0047]參見圖102A，根據(jù)各種示例性實施例，至少一個嵌入式應(yīng)力源元件(諸如示例嵌入式應(yīng)力源元件106C、106S和106D(統(tǒng)稱為“嵌入式鰭應(yīng)力源元件”106))被嵌入在鰭102中(諸如嵌入在鰭基部102B中)。嵌入式應(yīng)力源元件106C可以被稱為嵌入式鰭溝道應(yīng)力源106C。嵌入式應(yīng)力源元件106S可以被稱為嵌入式鰭源極應(yīng)力源106S，并且嵌入式漏極應(yīng)力源元件106D可以被稱為嵌入式鰭漏極應(yīng)力源106D。
[0048]還將理解，圖1A-1C中可見的示例嵌入式鰭應(yīng)力源元件106的示例布置、數(shù)量、和各自的形狀和尺度并不旨在對根據(jù)示例性實施例的嵌入式鰭應(yīng)力源元件106的布置、數(shù)量、和各自的形狀和尺度構(gòu)成任何限定。
[0049]嵌入式鰭應(yīng)力源元件(諸如示例嵌入式鰭應(yīng)力源元件106)的示例形成和其他方面在稍后的章節(jié)更詳細(xì)地描述。
[0050]參見圖1B，鰭102可具有例如位于或鄰近于鰭102如所示出的一端處的源極區(qū)102S，以及與源極區(qū)102S由溝道區(qū)102C來隔開的漏極區(qū)102D。源極區(qū)102S和漏極區(qū)102D可以各自用η+摻雜劑(在圖1A-1C中并非顯式可見)來摻雜。使用常規(guī)NMOS FinFET摻雜技術(shù)，源極區(qū)102S和漏極區(qū)102D的η+摻雜可具有常規(guī)濃度分布。同樣根據(jù)常規(guī)NMOS FinFET鰭ρ+溝道摻雜分布，溝道區(qū)102C可以使用常規(guī)匪OS FinFET摻雜技術(shù)來用ρ+摻雜劑(圖1A-1C中并非顯式可見)來摻雜。
[0051 ] 參見圖1A和1Β，柵極108可以實質(zhì)上跨騎溝道區(qū)102C。柵極108可以由例如合理的良導(dǎo)電材料(諸如，多晶硅)形成。柵極108藉由絕緣層(圖1A-1C中并不顯式可見)(例如，二氧化娃)來從鰭102電絕緣。柵極108可具有反U形，其中包括越過鰭頂106Τ的橋或連接部分108Β，并且分隔開的柵極臂108R和108L從該橋或連接部分108Β延伸向基板104，分隔開的柵極臂108R和108L具有對向的面向內(nèi)的表面(示出但未單獨標(biāo)記)ο這些對向的面向內(nèi)的表面可以被分隔達(dá)等于或約等于鰭厚度FW加兩倍的絕緣層厚度(在圖1A-1C中不可見)的距離(示出但未單獨標(biāo)記)。
[0052]圖1D是圖1C的截面視圖，其作了標(biāo)注以示出與根據(jù)一個或多個示例性實施例的嵌入式鰭溝道應(yīng)力源106C相關(guān)聯(lián)的應(yīng)力矢量。如本公開稍后更為詳細(xì)描述的，根據(jù)各示例性實施例，元件、嵌入式鰭溝道應(yīng)力源106C(以及其他嵌入式應(yīng)力源元件106)可以通過選擇性氧化、高溫退火和再結(jié)晶來形成。根據(jù)這些方面的嵌入式應(yīng)力源元件106的形成可以獲得施加可觀的、可選擇的及可使用的壓縮力的體積膨脹效應(yīng)。在一方面，通過示例性實施例的嵌入式應(yīng)力源元件106的新穎形成，嵌入式應(yīng)力源元件106可以具有與FW大約相同的寬度(在FW(鰭厚度)方向)。相應(yīng)地，由體積膨脹效應(yīng)獲得的力可以主要被向上地或垂直地引導(dǎo)。參見圖1D，力矢量Fl和F2(它們相等并對向)解說了該方面。
[0053]將會理解，參照嵌入式鰭溝道應(yīng)力源106C描述的示例應(yīng)力可以藉由嵌入式鰭源極應(yīng)力源106S和嵌入式鰭漏極應(yīng)力源106來獲得并且由嵌入式鰭源極應(yīng)力源106S和嵌入式鰭漏極應(yīng)力源106以類似方式來提供。
[0054 ]圖2 A - 2 H按照快照順序示出了根據(jù)各種示例性實施例的制造受應(yīng)力鰭麗O SFinFET器件(諸如圖1A-1D的SFN FinFET 100)的工藝的各部分的示例操作。為了避免被對非這些實施例所特有的細(xì)節(jié)的描述所模糊化，圖2A到2H聚焦于演示新穎概念的操作和結(jié)構(gòu)。因此將理解，圖2A-2G示出的快照省略了對非這些實施例所特有的細(xì)節(jié)的描述，除非是其中此類細(xì)節(jié)是伴隨著所描述的演示概念的操作或結(jié)構(gòu)而發(fā)生的場合。
[0055]參照圖2A，一種過程中的操作可包括起始結(jié)構(gòu)200，其包括在基板204上的淺溝渠隔離(STI)區(qū)202S和202R(統(tǒng)稱為“STI區(qū)”202)，這些STI區(qū)202由其中形成了(例如，硅)鰭206的溝渠來分隔開(示出但未單獨標(biāo)記)。鰭206可以用分別對應(yīng)于參照圖1A-1D所描述鰭基部102B和鰭有源區(qū)102A的鰭基部區(qū)206B和鰭有源區(qū)206A標(biāo)記。
[0056]接著，參照圖2B，可以形成氧注入掩模(諸如氧注入掩模208A和208B(統(tǒng)稱為氧注入掩模208))來獲得工藝內(nèi)結(jié)構(gòu)200B ο在一方面，該氧注入掩模208可以被形成為留下鰭有源區(qū)206A的暴露的表面區(qū)域(諸如，第一暴露區(qū)域210A和第二暴露區(qū)域210B)。將會理解，圖2B的示例氧注入掩模208也留下了在圖2A上示為210C的暴露的第三表面區(qū)域，該第三表面區(qū)域的視圖被氧注入掩模208B所遮擋。如參照稍后的附圖2A-2H快照序列所更為詳細(xì)地描述的，第一暴露區(qū)域210A、第二暴露區(qū)域210B和第三暴露區(qū)域210C(統(tǒng)稱為“暴露區(qū)域210”)可以沿嵌入式鰭應(yīng)力源元件106的LX軸建立各自相應(yīng)的位置和尺度(S卩，長度)。一起參照圖1A和2B，將會清楚，形成嵌入式鰭應(yīng)力源元件106可以采用氧注入掩模208的對應(yīng)配置。
[0057]接著參照圖2C，在一方面，氧注入可以對過程中結(jié)構(gòu)200B來執(zhí)行以向各暴露區(qū)域210注入氧以獲得對應(yīng)的過程中結(jié)構(gòu)200C。過程中結(jié)構(gòu)200C在鰭206的各暴露表面上形成第一氧注入?yún)^(qū)212A、第二氧注入?yún)^(qū)212B和第三氧注入?yún)^(qū)212C(統(tǒng)稱為“氧注入?yún)^(qū)212”)。第三氧注入?yún)^(qū)212C的可見性在圖2C中被氧注入掩模208B所遮擋。在一方面，氧注入?yún)^(qū)212可以覆蓋各暴露區(qū)的區(qū)域，包括從各STI區(qū)202的頂表面到鰭頂部(示出，但未單獨標(biāo)記)的整個高度(例如，圖2C上標(biāo)記為“FHI”的高度)。
[0058]如本領(lǐng)域普通技術(shù)人員將會在閱讀本公開之際領(lǐng)會的，在涉及圖2C的氧注入中應(yīng)用的具體值或工藝參數(shù)(諸如溫度和注入劑量)可以是因應(yīng)用而異的。氧注入劑量范圍的一個解說性而非限定性示例范圍可以是在約600攝氏度的示例溫度情況下大約117到118/cm2。本領(lǐng)域普通技術(shù)人員在閱讀本公開之際可以標(biāo)識氧注入劑量和溫度的其他范圍。
[0059]參照圖2D，在氧注入之后，可以移除氧注入掩模208A和208B以提供工藝內(nèi)結(jié)構(gòu)202Do
[0060]接著參照圖2E，在一方面，可以對過程中結(jié)構(gòu)200D執(zhí)行氧注入隔離(SIMOX)操作(其為高溫退火后跟隨從破壞進行的再結(jié)晶)以形成過程中結(jié)構(gòu)200E。在進一步的方面，SIMOX操作可以在鰭基部中形成第一嵌入式Si02層或元件214A，第二嵌入式Si02層或元件214B和第三嵌入式S12層或元件214C(統(tǒng)稱為“嵌入式S12元件”214)，在這些層或元件之下將是鰭有源區(qū)。將會理解，在再結(jié)晶期間，S12的體積膨脹可以顯著高于Si的體積膨脹。在一方面，參照圖2C描述的氧注入、以及參照圖2E描述的高溫退火后跟隨再結(jié)晶這一組合可以形成具有與鰭102的厚度TW基本相同的寬度的嵌入式S12元件214。相應(yīng)地，嵌入式S12元件214的較高體積膨脹可以產(chǎn)生可觀的向上(以及相等的向下)力，諸如示例FCM所示出的。嵌入式Si02元件214藉此如參照圖1A-1D所描述的鰭應(yīng)力源元件106那樣執(zhí)行。
[0061 ] 在一方面，源極區(qū)216和漏極區(qū)218可以各自用η+慘雜劑來慘雜(圖2Ε中并不顯式可見)。使用常規(guī)NMOS FinFET摻雜技術(shù)，對源極和漏極區(qū)216和218的η+摻雜可以具有常規(guī)的濃度分布。同樣根據(jù)常規(guī)匪OS FinFET鰭ρ+溝道摻雜劑分布，溝道區(qū)220可以使用常規(guī)NMOS FinFET摻雜技術(shù)來用ρ+摻雜劑(圖2Ε中并不顯式可見)來摻雜。
[0062]圖2F示出了從圖2Ε投影平面2-2來看的過程中結(jié)構(gòu)200Ε。為了方便起見，在參照圖2F的描述中，嵌入式S12元件214Β將被稱為“第一嵌入式鰭應(yīng)力源元件”214Β，嵌入式S12元件214Α將被稱為“第二嵌入式鰭應(yīng)力源元件”214Α，并且嵌入式S12元件214C將被稱為“第三嵌入式鰭應(yīng)力源元件”214C。參見圖2F，第一嵌入式鰭應(yīng)力源元件214Β和鰭206在處于鰭206內(nèi)部并且在鰭頂部206T下隔開深度DPl的上主界面214BU處會合。深度DPl在與垂直方向VR對向的深度方向(未單獨標(biāo)記)上。第一鰭應(yīng)力源元件214B和鰭206具有下主界面214BL，該下主界面214BL在深度方向上在上主界面214BU之下隔開第一應(yīng)力源元件厚度214BT。由于嵌入式S12的較高體積膨脹，所以第一鰭應(yīng)力源元件214在上主界面214BU處對著鰭206的溝道區(qū)220施加向上的壓縮力FCl。如所示出的，向上的壓縮力FCl在沿垂直方向VR上。
[0063]繼續(xù)參照圖2F，為了便于描述第二嵌入式鰭應(yīng)力源元件214A和第三嵌入式鰭應(yīng)力源元件214C的操作和貢獻(xiàn)，深度DPl將被稱為“第一深度DPI”，并且向上的壓縮力FCl將被稱為“第一向上壓縮力FC1”。出于類似的便利的目的，上主界面214BU將被稱為第一上主界面214BU，并且下主界面214BL將被稱為第一下主界面214B。第二嵌入式鰭應(yīng)力源元件214A和鰭206具有第二上互界面214AU和第二下互界面214AL。第二上主界面214AU在鰭206內(nèi)部并且在深度方向上在鰭頂部206T下隔開第二深度DP2。第二下主界面214A1在深度方向上在第二上主界面214AU下隔開第二應(yīng)力源元件厚度214AT。
[0064]繼續(xù)參照圖2F，由于形成第二嵌入式鰭應(yīng)力源元件214A的S12的較高的體積膨脹，所以第二嵌入式鰭應(yīng)力源元件214A在第二上主界面214AU處對著鰭206的源極區(qū)216施加第二向上壓縮力FCl。用類似的方式，第三嵌入式鰭應(yīng)力源元件214C和鰭206具有第三上主界面214CU和第三下互界面214CL。第三上主界面214CU在鰭206內(nèi)部并且在深度方向上在鰭頂部206T之下隔開第三深度DP3。第三下主界面214CL在深度方向上在第三上主界面214⑶之下隔開第三應(yīng)力源元件厚度214CT。由于形成第三嵌入式鰭應(yīng)力源元件214C的S12的較高的體積膨脹，所以第三嵌入式鰭應(yīng)力源元件214C在第三上主界面214⑶處對著鰭206的漏極區(qū)218施加第三向上壓縮力FC3。
[0065]參見圖3，第一向上壓縮力FC1、第二向上壓縮力FC2和第三向上壓縮力FC3相加成具有關(guān)于沿縱軸LX或者沿平行于LX的軸的位置的力分布(諸如標(biāo)記為“CMP分布”的假定力分布)的總結(jié)果向上壓縮力
[0066]參照圖2F，在一方面，第一深度DPl和第二深度DP2中的一者可以大于另一者。類似地，第一應(yīng)力源元件厚度214BT和第二應(yīng)力源元件厚度214AT中的一者可以大于另一者。
[0067]接著，參照圖2G部分剖視視圖，在一方面，柵極222、源極電極或觸點224以及漏極電極或觸點226可以被形成以獲得受應(yīng)力鰭NMOS FinFET器件200F。柵極222、源電極或觸點224以及漏電極或觸點226可以使用常規(guī)NMOS FinFET技術(shù)來形成。
[0068]圖2H示出了圖2F的受應(yīng)力鰭NMOS FinFET器件200F的外部立體視圖200G。
[0069]將會理解，受應(yīng)力鰭匪OS FinFET器件200F的柵極222僅是一個示例。各種示例性實施例包括替換性柵極，諸如省略了區(qū)域222B的雙輸入柵極(未在附圖中示出)。
[0070]參見圖4，半導(dǎo)體制造系統(tǒng)400可包括耦合到存儲器404的計算機402，該存儲器404存儲了當(dāng)由計算機402執(zhí)行時使得計算機402控制半導(dǎo)體制造裝備406執(zhí)行根據(jù)一個或多個示例性實施例的制造工藝中的操作的計算機可執(zhí)行指令450。在一方面，示例操作可包括圖2A-2G中所示的快照序列中的操作。
[0071]繼續(xù)參照圖4，在一方面，計算機可執(zhí)行指令450可包括半導(dǎo)體鰭形成模塊452，其配置成使得計算機402形成在基板上形成具有給定溝道區(qū)的硅半導(dǎo)體材料的半導(dǎo)體鰭。在一方面，計算機可執(zhí)行指令450可包括配置成使得計算機402控制半導(dǎo)體制造裝備406在該半導(dǎo)體鰭上形成氧合掩模的氧合掩模形成模塊454。在一方面，氧合掩模形成模塊454可以配置成使得氧合掩模至少提供在該給定溝道區(qū)域下方的暴露區(qū)域。在一方面，計算機可執(zhí)行指令450可包括二氧化硅層形成模塊456，其配置成控制半導(dǎo)體制造裝備406以形成嵌入在該半導(dǎo)體鰭的給定溝道區(qū)域下方的二氧化硅層。在進一步的方面，二氧化硅層形成模塊456可以配置成包括氧注入隔離(SHTOX)模塊458以使得計算機402控制半導(dǎo)體制造裝備406通過至少對該給定溝道區(qū)域下方的氧化區(qū)執(zhí)行SMOX操作來形成該半導(dǎo)體層。進一步對于該方面，snrox模塊458可以被配置成使得計算機402控制半導(dǎo)體制造裝備306執(zhí)行snrox操作以包括給定溝道區(qū)以及至少在該給定溝道區(qū)域下方的該氧化區(qū)的再結(jié)晶。在一方面，snrox模塊458可以配置成使得在再結(jié)晶期間該二氧化硅層形成。在進一步的方面，snrox模塊458可以配置成使得該二氧化硅層的形成包括在溝道區(qū)域中建立垂直壓縮應(yīng)力的體積膨脹。
[0072]圖5解說了其中可有利地采用本公開的一個或多個實施例的示例性無線通信系統(tǒng)500。出于解說目的，圖5示出了三個遠(yuǎn)程單元520、530和550以及兩個基站540。將認(rèn)識到，常規(guī)無線通信系統(tǒng)可具有遠(yuǎn)多于此的遠(yuǎn)程單元和基站。遠(yuǎn)程單元520、530和550包括采用例如參照圖1A-1D和2A-2G所描述的受應(yīng)力鰭匪OS FinFET器件的集成電路或其他半導(dǎo)體設(shè)備525、535和555(如本文中所公開包括片上電壓調(diào)節(jié)器)圖5示出了從基站540到遠(yuǎn)程單元520、530和550的前向鏈路信號580，以及從遠(yuǎn)程單元520、530和550到基站540的反向鏈路信號 590。
[0073]在圖5中，遠(yuǎn)程單元520被示為移動電話，遠(yuǎn)程單元530被示為便攜式計算機，且遠(yuǎn)程單元550被示為無線本地環(huán)路系統(tǒng)中的位置固定的遠(yuǎn)程單元。例如，這些遠(yuǎn)程單元可以是移動電話、手持式個人通信系統(tǒng)(PCS)單元、便攜式數(shù)據(jù)單元(諸如個人數(shù)據(jù)助理(PDA))、導(dǎo)航設(shè)備(諸如啟用GPS的設(shè)備)、機頂盒、音樂播放器、視頻播放器、娛樂單元、位置固定的數(shù)據(jù)單元(諸如儀表讀數(shù)裝置)、或者存儲或檢索數(shù)據(jù)或計算機指令的任何其他設(shè)備、或者其任何組合中的任一者或其組合。盡管圖5解說了根據(jù)本公開的教義的遠(yuǎn)程單元，但本公開并不限于這些所解說的示例性單元。本公開的各實施例可適于用在具有有源集成電路系統(tǒng)(包括存儲器以及用于測試和表征的片上電路系統(tǒng))的任何設(shè)備中。
[0074]上文公開的設(shè)備和功能性可被設(shè)計和配置在存儲于計算機可讀介質(zhì)上的計算機文件(例如，RTL、GDSI1、GERBER等)中。一些或全部此類文件可被提供給基于此類文件來制造設(shè)備的制造處理人員。結(jié)果得到的產(chǎn)品包括半導(dǎo)體晶片，其隨后被切割為半導(dǎo)體管芯并被封裝成半導(dǎo)體芯片。這些芯片隨后被用在以上描述的設(shè)備中。
[0075]本領(lǐng)域技術(shù)人員將領(lǐng)會，信息和信號可使用各種不同技術(shù)和技藝中的任何一種來表示。例如，貫穿上面描述始終可能被述及的數(shù)據(jù)、指令、命令、信息、信號、位(比特)、碼元、以及碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子、或其任何組合來表示。
[0076]此外，本領(lǐng)域技術(shù)人員將領(lǐng)會，結(jié)合本文中所公開的實施例描述的各種解說性邏輯塊、模塊、電路、和算法步驟可被實現(xiàn)為電子硬件、計算機軟件、或兩者的組合。為解說硬件與軟件的這一可互換性，各種解說性組件、塊、模塊、電路、以及步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實現(xiàn)為硬件還是軟件取決于具體應(yīng)用和施加于整體系統(tǒng)的設(shè)計約束。技術(shù)人員對于每種特定應(yīng)用可用不同的方式來實現(xiàn)所描述的功能性，但這樣的實現(xiàn)決策不應(yīng)被解讀成導(dǎo)致脫離了本發(fā)明的范圍。
[0077]結(jié)合本文中所公開的實施例描述的方法、序列和/或算法可直接在硬件中、在由處理器執(zhí)行的軟件模塊中、或者在這兩者的組合中體現(xiàn)。軟件模塊可駐留在RAM存儲器、閃存、ROM存儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬盤、可移動盤、CD-ROM或者本領(lǐng)域中所知的任何其他形式的存儲介質(zhì)中。示例性存儲介質(zhì)耦合到處理器以使得該處理器能從/向該存儲介質(zhì)讀寫信息。在替換方案中，存儲介質(zhì)可以被整合到處理器。
[0078]盡管上述公開示出了本發(fā)明的解說性實施例，但是應(yīng)當(dāng)注意到，在其中可作出各種更換和改動而不會脫離如所附權(quán)利要求定義的本發(fā)明的范圍。根據(jù)本文中所描述的本發(fā)明實施例的方法權(quán)利要求的功能、步驟和/或動作不必按任何特定次序來執(zhí)行。此外，盡管本發(fā)明的要素可能是以單數(shù)來描述或主張權(quán)利的，但是復(fù)數(shù)也是已料想了的，除非顯式地聲明了限定于單數(shù)。
【主權(quán)項】
1.一種受應(yīng)力鰭FinFET器件，包括: 基板； 在所述基板上的鰭，其包括半導(dǎo)體材料并且沿平行于所述基板的縱軸延伸，在垂直方向上延伸至處于所述基板上方鰭高度處的鰭頂部；以及 嵌入式鰭應(yīng)力源元件，其中所述鰭應(yīng)力源元件被嵌入在所述鰭中，并且其中所述鰭應(yīng)力源元件被配置成在所述鰭內(nèi)平行于所述垂直方向地施加向上的壓縮力。2.如權(quán)利要求1所述的受應(yīng)力鰭FinFET器件，其特征在于，所述半導(dǎo)體材料包括硅，并且其中所述鰭應(yīng)力源元件包括二氧化娃。3.如權(quán)利要求2所述的受應(yīng)力鰭FinFET器件，其特征在于， 所述鰭包括鰭基部和鰭有源區(qū)， 其中所述有源區(qū)包括源極區(qū)、漏極區(qū)、和溝道區(qū)， 其中所述溝道區(qū)在所述源極區(qū)與所述漏極區(qū)之間，其中所述鰭基部鄰近于所述基板，以及 其中所述嵌入式鰭應(yīng)力源元件被嵌入在處于所述溝道區(qū)下方的所述鰭基部中。4.如權(quán)利要求3所述的受應(yīng)力鰭FinFET器件，其特征在于，所述溝道區(qū)用p+摻雜劑來摻雜，并且所述源極區(qū)和所述漏極區(qū)用η+摻雜劑來摻雜。5.如權(quán)利要求4所述的受應(yīng)力鰭FinFET器件，其特征在于， 所述鰭包括第一垂直壁和第二垂直壁， 其中所述第二垂直壁平行于所述第一垂直壁并且與所述第一垂直壁隔開鰭厚度， 其中，所述嵌入式鰭應(yīng)力源元件在垂直方向上具有應(yīng)力源元件厚度，在所述鰭厚度的方向上具有應(yīng)力源元件寬度，并且在平行于所述縱軸的方向上具有應(yīng)力源元件長度，以及其中，所述應(yīng)力源元件寬度等于所述鰭厚度。6.如權(quán)利要求5所述的受應(yīng)力鰭FinFET器件，其特征在于， 所述嵌入式鰭應(yīng)力源元件和所述鰭被配置成在上主界面處會合，所述上主界面在所述鰭內(nèi)部且在深度方向上在所述鰭頂部之下隔開一深度，所述深度方向與所述垂直方向?qū)ο颍约?其中，所述嵌入式鰭應(yīng)力源元件和所述鰭具有下主界面，所述下主界面在所述深度方向上在所述上主界面之下隔開所述應(yīng)力源元件厚度。7.如權(quán)利要求6所述的受應(yīng)力鰭FinFET器件，其特征在于，所述嵌入式鰭應(yīng)力源元件在所述上主界面處施加所述向上壓縮力，其中所述向上壓縮力對著所述鰭的所述溝道區(qū)，其中所述向上壓縮力在所述垂直方向上。8.如權(quán)利要求7所述的受應(yīng)力鰭FinFET器件，其特征在于， 所述嵌入式鰭應(yīng)力源元件是嵌入式鰭第一應(yīng)力源元件， 其中，所述受應(yīng)力鰭FinFET器件進一步包括嵌入式鰭第二應(yīng)力源元件，以及其中所述嵌入式鰭第二應(yīng)力源元件被嵌入在處于所述源極區(qū)下方或所述漏極區(qū)下方的所述鰭基部中。9.如權(quán)利要求8所述的受應(yīng)力鰭FinFET器件，其特征在于， 所述深度是第一深度， 其中所述應(yīng)力源元件厚度是第一應(yīng)力源元件厚度， 其中所述上主界面是第一上主界面，且所述下主界面是第一下主界面， 其中，所述嵌入式鰭第二應(yīng)力源元件和所述鰭具有第二上主界面和第二下主界面， 其中，所述第二上主界面在所述鰭內(nèi)部并且在深度方向上在所述鰭頂部之下隔開第二深度，以及 其中所述第二下主界面在所述深度方向上在所述第二上主界面之下隔開第二應(yīng)力源元件厚度。10.如權(quán)利要求9所述的受應(yīng)力鰭FinFET器件，其特征在于， 所述向上壓縮力是第一向上壓縮力， 其中，所述鰭第二應(yīng)力源元件在所述第二上主界面處對著所述鰭的所述源極區(qū)施加第二向上壓縮力，以及 其中，所述第二向上壓縮力在所述垂直方向上。11.如權(quán)利要求10所述的受應(yīng)力鰭FinFET器件，其特征在于，所述第一深度和所述第二深度中的一者大于所述第一深度和所述第二深度中的另一者。12.如權(quán)利要求10所述的受應(yīng)力鰭FinFET器件，其特征在于，所述第一應(yīng)力源元件厚度和所述第二應(yīng)力源元件厚度中的一者大于所述第一應(yīng)力源元件厚度和所述第二應(yīng)力源元件厚度中的另一者。13.如權(quán)利要求10所述的受應(yīng)力鰭FinFET器件，其特征在于， 所述第一向上壓縮力和所述第二向上壓縮力之和是總結(jié)果向上壓縮力， 其中所述總結(jié)果向上壓縮力具有關(guān)于沿所述縱軸的位置的力分布。14.如權(quán)利要求6所述的受應(yīng)力鰭FinFET器件，其特征在于， 所述嵌入式鰭應(yīng)力源元件是嵌入式鰭第一應(yīng)力源元件， 其中，所述受應(yīng)力鰭FinFET器件進一步包括嵌入式鰭第二應(yīng)力源元件和嵌入式鰭第三應(yīng)力源元件， 其中所述嵌入式鰭第二應(yīng)力源元件被嵌入在處于所述源極區(qū)下方的所述鰭基部中，以及 其中所述嵌入式鰭第三應(yīng)力源元件被嵌入在處于所述漏極區(qū)下方的所述鰭基部中。15.如權(quán)利要求14所述的受應(yīng)力鰭FinFET器件，其特征在于， 所述深度是第一深度， 其中所述上主界面是第一上主界面，且所述下主界面是第一下主界面， 其中所述嵌入式鰭第二應(yīng)力源元件和所述鰭具有第二上主界面， 其中，所述第二上主界面在所述鰭內(nèi)部并且在深度方向上在所述鰭頂部之下隔開第二深度， 其中所述嵌入式鰭第三應(yīng)力源元件和所述鰭具有第三上主界面，以及其中，所述第三上主界面在所述鰭內(nèi)部并且在所述深度方向上在所述鰭頂部之下隔開第三深度。16.如權(quán)利要求15所述的受應(yīng)力鰭FinFET器件， 其特征在于，所述向上壓縮力是第一向上壓縮力， 其中，所述嵌入式鰭第二應(yīng)力源元件在所述第二上主界面處對著所述鰭的所述源極區(qū)施加第二向上壓縮力， 其中，所述第二向上壓縮力是所述垂直方向上， 其中，所述嵌入式鰭第三應(yīng)力源元件在所述第三上主界面處對著所述鰭的所述漏極區(qū)施加第三向上壓縮力，以及 其中，所述第三向上壓縮力在所述垂直方向上。17.如權(quán)利要求1所述的受應(yīng)力鰭FinFET器件，其特征在于，所述受應(yīng)力鰭FinFET被集成在至少一個半導(dǎo)體管芯中。18.如權(quán)利要求1所述的受應(yīng)力鰭FinFET器件，其特征在于，還包括其中集成了所述受應(yīng)力鰭FinFET器件的設(shè)備，所述設(shè)備選自包括以下的組:機頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航設(shè)備、通信設(shè)備、個人數(shù)字助理(PDA)、固定位置數(shù)據(jù)單元、以及計算機。19.一種受應(yīng)力鰭FinFET器件，包括: 基板； 鰭，其包括半導(dǎo)體材料，具有鰭寬度并在垂直方向上延伸至處在所述基板上方鰭高度處的鰭頂部，所述鰭具有鰭基部和鰭有源區(qū)，所述鰭基部在所述基板上沿縱軸延伸，所述鰭有源區(qū)在所述鰭基部上并在所述垂直方向上延伸到所述鰭頂部，所述鰭基部具有小于所述鰭高度的高度，所述鰭有源區(qū)具有源極區(qū)、漏極區(qū)、和在所述源極區(qū)與所述漏極區(qū)之間的溝道區(qū)； 圍繞所述溝道區(qū)的至少一部分的柵極；以及 嵌入式鰭應(yīng)力源元件，其中所述嵌入式鰭應(yīng)力源元件被嵌入在所述鰭有源部分下方，并且其中所述嵌入式鰭應(yīng)力源元件被配置成在所述鰭有源部分中平行于所述垂直方向地施加給定的壓縮力。20.如權(quán)利要求19所述的FinFET器件，其特征在于， 所述半導(dǎo)體材料包括硅，以及 其中至少一個嵌入式鰭應(yīng)力源元件包括二氧化硅，并且其中至少一個應(yīng)力源元件被嵌入在所述溝道區(qū)下方的所述鰭基部中。21.如權(quán)利要求20所述的FinFET器件，其特征在于， 所述至少一個嵌入式鰭應(yīng)力源元件包括第一嵌入式二氧化硅應(yīng)力源元件， 其中所述FinFET器件包括第二嵌入式二氧化硅應(yīng)力源元件，其中所述第二嵌入式二氧化硅應(yīng)力源元件被嵌入在所述源極區(qū)和所述漏極區(qū)中的一者下方的所述鰭基部中，以及 其中所述至少一個嵌入式應(yīng)力源元件進一步包括第三嵌入式二氧化娃應(yīng)力源元件，其中所述第三嵌入式二氧化硅應(yīng)力源元件被嵌入在所述源極區(qū)和所述漏極區(qū)中的另一者下方的所述鑛基部中。22.如權(quán)利要求21所述的受應(yīng)力鰭FinFET器件，其特征在于，所述溝道區(qū)用p+摻雜劑來摻雜，并且所述源極區(qū)和所述漏極區(qū)用η+摻雜劑來摻雜。23.如權(quán)利要求19所述的受應(yīng)力鰭FinFET器件，其特征在于，所述嵌入式鰭應(yīng)力源元件是第一嵌入式鰭應(yīng)力源元件，并且其中所述受應(yīng)力鰭FinFET器件進一步包括第二嵌入式鰭應(yīng)力源元件和第三嵌入式鰭應(yīng)力源元件， 其中所述第二嵌入式鰭應(yīng)力源元件被嵌入在處于所述源極區(qū)和所述漏極區(qū)中的一者之下的所述鰭基部中，以及 其中所述第三嵌入式鰭應(yīng)力源元件被嵌入在處于所述源極區(qū)和所述漏極區(qū)中的另一者之下的所述鰭基部中。24.如權(quán)利要求19所述的受應(yīng)力鰭FinFET器件，其特征在于，所述受應(yīng)力鰭FinFET被集成在至少一個半導(dǎo)體管芯中。25.如權(quán)利要求19所述的受應(yīng)力鰭FinFET器件，其特征在于，還包括其中集成了所述受應(yīng)力鰭FinFET器件的設(shè)備，所述設(shè)備選自包括以下的組:機頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航設(shè)備、通信設(shè)備、個人數(shù)字助理(PDA)、固定位置數(shù)據(jù)單元、以及計算機。26.—種用于在FinFET的鰭中提供垂直壓縮的方法，包括: 在基板上形成半導(dǎo)體鰭，所述半導(dǎo)體鰭是硅半導(dǎo)體材料的并且具有給定溝道區(qū)； 在所述半導(dǎo)體鰭上形成氧合掩模，以至少提供在所述給定溝道區(qū)下方的暴露區(qū)； 至少對所述給定溝道區(qū)下方的所述暴露區(qū)執(zhí)行氧化，穿透以在所述給定溝道區(qū)下方形成氧化區(qū)；以及 通過至少對所述給定溝道區(qū)下方的所述氧化區(qū)執(zhí)行氧注入隔離(SMOX)操作來形成二氧化硅層，其中所述二氧化硅層被嵌入在所述半導(dǎo)體鰭的所述給定溝道區(qū)下方。27.如權(quán)利要求26所述的方法，其特征在于， 所述SMOX操作包括所述給定溝道區(qū)和至少處于所述給定溝道區(qū)下方的所述氧化區(qū)的再結(jié)晶， 其中所述S頂OX操作包括配置成在所述再結(jié)晶期間形成所述二氧化硅層，以及 其中所述二氧化硅層的形成包括在所述溝道區(qū)中建立垂直壓縮應(yīng)力的體積膨脹。28.如權(quán)利要求27所述的方法，其特征在于，所述半導(dǎo)體鰭的形成配置成形成所述半導(dǎo)體鰭以進一步包括源極區(qū)和漏極區(qū)， 其中所述溝道區(qū)下方的所述暴露區(qū)是第一暴露區(qū)，并且其中在所述半導(dǎo)體鰭上形成所述氧合掩模被配置成進一步提供第二暴露區(qū)，其中所述第二暴露區(qū)在所述源極區(qū)下方或在所述漏極區(qū)下方， 其中所述氧化區(qū)是第一氧化區(qū)，并且其中執(zhí)行氧化被配置成進一步對所述第二暴露區(qū)執(zhí)行氧化，穿透以在所述源極區(qū)下或在所述漏極區(qū)下方形成第二氧化區(qū)， 其中所述二氧化硅層是第一二氧化硅層，其中所述SMOX操作被執(zhí)行以包括所述第二氧化區(qū)以在所述源極區(qū)下方或在所述漏極區(qū)下方形成第二二氧化硅層。29.如權(quán)利要求27所述的方法，其特征在于，進一步包括用P+摻雜劑來摻雜所述溝道區(qū)。30.—種計算機可讀介質(zhì)，包括當(dāng)由連接到半導(dǎo)體制造系統(tǒng)的計算機執(zhí)行時使得計算機控制所述半導(dǎo)體制造系統(tǒng)執(zhí)行以下操作的計算機可執(zhí)行指令: 在基板上形成半導(dǎo)體鰭，所述半導(dǎo)體鰭是硅半導(dǎo)體材料的，具有給定溝道區(qū)； 在所述半導(dǎo)體鰭上形成氧合掩模，其中所述氧合掩模至少提供處在所述給定溝道區(qū)下方的暴露區(qū)； 至少對所述給定溝道區(qū)下方的所述暴露區(qū)執(zhí)行氧化，穿透以在所述給定溝道區(qū)下方形成氧化區(qū)；以及 通過至少對所述給定溝道區(qū)下方的所述氧化區(qū)執(zhí)行氧注入隔離(SMOX)操作來形成二氧化硅層，其中所述二氧化硅層被嵌入在所述半導(dǎo)體鰭的所述給定溝道區(qū)下方， 其中，所述SMOX操作包括所述給定溝道區(qū)和至少處在所述給定溝道區(qū)下方的所述氧化區(qū)的再結(jié)晶， 其中所述S頂OX操作被配置成在所述再結(jié)晶期間形成所述二氧化硅層，以及 其中所述二氧化硅層的形成包括在所述溝道區(qū)中建立垂直壓縮應(yīng)力的體積膨脹。
【文檔編號】H01L21/336GK106068565SQ201580010571
【公開日】2016年11月2日
【申請日】2015年2月17日 公開號201580010571.6, CN 106068565 A, CN 106068565A, CN 201580010571, CN-A-106068565, CN106068565 A, CN106068565A, CN201580010571, CN201580010571.6, PCT/2015/16081, PCT/US/15/016081, PCT/US/15/16081, PCT/US/2015/016081, PCT/US/2015/16081, PCT/US15/016081, PCT/US15/16081, PCT/US15016081, PCT/US1516081, PCT/US2015/016081, PCT/US2015/16081, PCT/US2015016081, PCT/US201516081
【發(fā)明人】J·J·徐, C·F·耶普
【申請人】高通股份有限公司