半導(dǎo)體器件和用于形成半導(dǎo)體器件的方法
【專利摘要】本發(fā)明涉及半導(dǎo)體器件和用于形成半導(dǎo)體器件的方法，具體地，半導(dǎo)體器件包括具有位于大于半導(dǎo)體器件的擊穿電壓的5％的電壓處的至少一個輸出電容最大值的輸出電容特性。輸出電容最大值大于位于輸出電容最大值的電壓與半導(dǎo)體器件的擊穿電壓的5％之間的電壓處的輸出電容最小值處的輸出電容的1.2倍。
【專利說明】
半導(dǎo)體器件和用于形成半導(dǎo)體器件的方法
技術(shù)領(lǐng)域
[0001]實(shí)施例涉及半導(dǎo)體器件的實(shí)施的電容相關(guān)修改，具體地，涉及半導(dǎo)體器件和用于形成半導(dǎo)體器件的方法?！颈尘凹夹g(shù)】
[0002]多種半導(dǎo)體器件基于補(bǔ)償結(jié)構(gòu)。這種補(bǔ)償器件是n或p溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管、二極管、絕緣柵型雙極晶體管(IGBT)、半導(dǎo)體閘流管或其他部件。補(bǔ)償器件可以基于晶體管的漂移區(qū)域中的n和p摻雜區(qū)域的電荷的相互補(bǔ)償。這些區(qū)域被空間布置為使得沿著垂直于pn結(jié)行進(jìn)的線摻雜的線積分保持在材料特有的擊穿電荷(對于輕摻雜硅來說近似為2X1012cnf2)之下。例如，在垂直晶體管中，p和n柱或板可以成對布置。
[0003]例如，超結(jié)晶體管或CoolMOS?晶體管可以在耗盡電壓(例如，10-50V)之上的漏極電壓處包括極低的輸出電容C〇ss = Cds+Cg4P反向迀移電容cgd(柵極-漏極電容)。以這種方式，能夠?qū)崿F(xiàn)非常低的切換損失，因?yàn)檩敵鲭娙葜械哪芰縀。％非常低，然而另一方面，會導(dǎo)致極端切換邊緣，并且在不具有如LS(寄生電感)或外部Cgd部分的充分小的寄生的系統(tǒng)中，導(dǎo)致自鳴和EMI (電磁干擾)。例如期望降低自鳴和/或EMI。
【發(fā)明內(nèi)容】

[0004]—些實(shí)施例涉及半導(dǎo)體器件，其包括具有位于大于半導(dǎo)體器件的擊穿電壓的5% 的電壓處的至少一個輸出電容最大值的輸出電容特性。輸出電容最大值大于位于輸出電容最大值的電壓與半導(dǎo)體器件的擊穿電壓的5%之間的電壓處的輸出電容最小值處的輸出電容的1.2倍。
[0005]—些實(shí)施例涉及半導(dǎo)體器件，其包括在半導(dǎo)體裸片上實(shí)施的可切換電結(jié)構(gòu)。半導(dǎo)體裸片包括位于半導(dǎo)體襯底內(nèi)的第一導(dǎo)電類型的第一摻雜區(qū)域。第一摻雜區(qū)域被布置在半導(dǎo)體襯底內(nèi)，使得第一摻雜區(qū)域在從可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)到可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)的轉(zhuǎn)變的至少一部分期間浮置，直到耗盡區(qū)達(dá)到第一摻雜區(qū)域。只要耗盡區(qū)達(dá)到第一摻雜區(qū)域，就從第一摻雜區(qū)域中去除第一摻雜區(qū)域內(nèi)存在的自由載流子的至少一部分。此外，半導(dǎo)體裸片包括被配置為能夠使載流子在從可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)到可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)的轉(zhuǎn)變期間回流的反饋路徑。反饋路徑被配置為在從可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)到可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)的轉(zhuǎn)變的至少一部分期間阻擋載流子流過反饋路徑。
[0006]—些實(shí)施例涉及包括半導(dǎo)體襯底的半導(dǎo)體器件，半導(dǎo)體襯底包括被邊緣終端區(qū)域橫向環(huán)繞的單元區(qū)域。邊緣終止區(qū)域被配置為支持在單元區(qū)域與半導(dǎo)體襯底的邊緣之間在正常工作期間施加至半導(dǎo)體器件的最大工作電壓差。如果最大工作電壓差被施加至半導(dǎo)體器件，則半導(dǎo)體襯底包括位于邊緣終端區(qū)域內(nèi)的包括最大工作電壓差的20%和80%之間的區(qū)域處的第一摻雜區(qū)域。第一摻雜區(qū)域通過半導(dǎo)體襯底內(nèi)或外的導(dǎo)電結(jié)構(gòu)連接至位于邊緣終端區(qū)域的包括單元區(qū)域內(nèi)的區(qū)域的最大工作電壓差的至少90%的電壓差的區(qū)域內(nèi)的電容增加結(jié)構(gòu)。【附圖說明】
[0007]以下將僅通過示例并參照附圖來描述裝置和/或方法的一些實(shí)施例，其中:
[0008]圖1示出了具有可能的示意性輸出電容特性的半導(dǎo)體器件的示意圖；
[0009]圖2示出了半導(dǎo)體器件的輸出電容特性的示意圖；
[0010]圖3示出了具有引起輸出電容最大值的摻雜區(qū)域的半導(dǎo)體器件的示意圖；
[0011]圖4示出了具有電容增加結(jié)構(gòu)的半導(dǎo)體器件的示意圖；
[0012]圖5示出了具有另一電容增加結(jié)構(gòu)的半導(dǎo)體器件的示意圖；
[0013]圖6a示出了從可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)到可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)的轉(zhuǎn)變期間的半導(dǎo)體器件的示意圖；
[0014]圖6b示出了圖6a的半導(dǎo)體器件的從可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)到可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)的轉(zhuǎn)變期間的示意圖；
[0015]圖7示出了具有電容結(jié)構(gòu)的半導(dǎo)體器件的示意圖；
[0016]圖8示出了用于形成半導(dǎo)體器件的流程圖；以及
[0017]圖9示出了用于形成另一半導(dǎo)體器件的流程圖。【具體實(shí)施方式】
[0018]現(xiàn)在將完全參照示出一些示例性實(shí)施例的附圖描述各個示例性實(shí)施例。在附圖中，可以為了清楚放大線、層和/或區(qū)域的厚度。
[0019]因此，雖然示例性實(shí)施例能夠進(jìn)行各種修改和可選形式，但在附圖中通過示例示出了其實(shí)施例并且將進(jìn)行詳細(xì)描述。然而，應(yīng)該理解，不將示例性實(shí)施例限于所公開的具體形式，相反，示例性實(shí)施例覆蓋落入本公開范圍內(nèi)的所有修改、等效和可選。類似的數(shù)字在附圖的描述中表示相同或相似的元件。
[0020]應(yīng)該理解，當(dāng)元件表示為“連接”或“耦合”至另一元件時，其可以直接連接或耦合至其他元件，或者可以存在中間元件。相反，當(dāng)元件表示為“直接連接”或“直接耦合”至另一元件時，不存在中間元件。用于描述元件之間的關(guān)系的其他詞語應(yīng)該以類似方式解釋(例如 “之間”對“直接…之間”，相鄰對“直接相鄰”等)。
[0021]本文使用的術(shù)語僅是為了描述具體實(shí)施例的目的而不用于限制示例性實(shí)施例。如本文所使用的，單數(shù)形式“一個”和“該”也用于包括多個，除非另有明確指定。進(jìn)一步理解， 術(shù)語“包括”指定所提特征、整體、步驟、操作、元件和/或部件的存在，而不排除一個或多個其他特征、整體、步驟、操作、元件、部件和/或它們的組的存在或添加。
[0022]除非另有指定，否則本文使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)都具有示例性實(shí)施例所屬的本領(lǐng)域技術(shù)人員普遍理解的相同含義。進(jìn)一步理解，諸如在普遍使用的字典中定義的術(shù)語應(yīng)該解釋為具有與它們在相關(guān)領(lǐng)域中的含義一致的含義。然而，本公開為術(shù)語給出與本領(lǐng)域技術(shù)人員普遍理解的含義偏離的具體含義，這意味著應(yīng)該考慮本文給出該定義的具體上下文。
[0023]圖1示出了根據(jù)實(shí)施例的半導(dǎo)體器件。半導(dǎo)體器件100包括具有至少一個輸出電容最大值Cmax的輸出電容特性，該電容最大值處于比半導(dǎo)體器件100的擊穿電壓VBD的5 %大的電壓102處。輸出電容最大值Cmax大于處于輸出電容最大值Cmax的電壓102與半導(dǎo)體器件100的擊穿電壓Vbd的5 %之間的電壓10 4處的輸出電容最小值Cm i n處的輸出電容的1.2倍。
[0024]例如，半導(dǎo)體器件的切換邊緣的邊緣陡度可以由于局部增加的輸出電容而降低。 以這種方式，可以降低自鳴和/或EMI。
[0025]輸出電容特性可以表示半導(dǎo)體器件100的電容相對于施加于半導(dǎo)體器件100的兩端(例如，外部可接觸端)的電壓的曲線。例如，半導(dǎo)體器件1 〇〇的輸出電容特性的輸出電容可以是半導(dǎo)體器件1〇〇實(shí)施的晶體管布置的漏極-源極電容Cds、柵極-漏極電容Cgd或者通過漏極-源極電容Cds與柵極-漏極電容Cgd的和表示的總輸出電容。
[0026]輸出電容最大值Cmax^以是位于半導(dǎo)體器件100的擊穿電壓VBD的5%以上(或10% 以上或20%以上)的輸出電容特性的局部最大值。輸出電容特性可以包括多于一個的位于半導(dǎo)體器件1〇〇的擊穿電壓Vro的5 %以上的局部最大值。例如，輸出電容最大值Cmax可以位于半導(dǎo)體器件100的擊穿電壓Vbd的20 %和80 %之間的電壓處。
[0027]輸出電容最大值Cmax可以通過從0V到半導(dǎo)體器件的額定電壓或擊穿電壓掃頻所施加電壓并測量電流來測得。所測量的電容可以是在電壓從0V(緩慢)線性或單調(diào)增加到半導(dǎo)體器件的額定電壓或擊穿電壓期間測量的差分電容Cdlff = dQ/dU(dQ可以是載流子差，以及 dU可以是電壓差)。例如，如果測量期間振蕩的電壓范圍太小，則難以利用AC電容測量來測量輸出電容最大值Cmax，因?yàn)樗┘拥碾妷嚎梢栽跍y量期間在小電壓范圍上變化，使得輸出電容最大值Cmax的效果在多個電壓振蕩上積分時會太小，因?yàn)檩敵鲭娙葑畲笾礳mad^效果可僅發(fā)生在第一振蕩期間。
[0028]半導(dǎo)體器件100的擊穿電壓VBD可以通過可施加至半導(dǎo)體器件100而不損傷器件的最大壓差來限定。半導(dǎo)體器件100的擊穿電壓VBD或阻擋電壓可以是在半導(dǎo)體器件的數(shù)據(jù)表中定義的參數(shù)。例如，功率場效應(yīng)晶體管的擊穿電壓可以最大地允許處于晶體管的截止?fàn)顟B(tài)下的漏極源極電壓(例如，柵極源極電壓等于〇或接近0)。例如，半導(dǎo)體器件100可以包括大于10V(10V、20V或50V的擊穿電壓)、100V(例如，200V、300V、400V或500V的擊穿電壓)或者大于500V(例如，600V、700V、800V或1000V的擊穿電壓)或大于1000V(例如，1200V、1500V、 1700V或2000V的擊穿電壓)的擊穿電壓Vbd。
[0029]輸出電容最大值Cmax大于輸出電容最小值(:_的1.2倍(例如，或者大于1.5倍或大于2倍)。換句話說，輸出電容最大值Cmax大于輸出電容最小值(^?的120% (例如，或者大于 150 %或大于200 %)。輸出電容最小值Cmin是位于輸出電容最大值Cmax與半導(dǎo)體器件100的擊穿電壓VBD的5 %之間的電容最小值。如果輸出電容單調(diào)地從輸出電容最大值Cmax向等于穿電壓VBD的5%的電壓增加，則至少一個輸出電容最小值Cmin可以位于任意接近擊穿電壓VBD的 5 %的電壓處(例如，基本等于擊穿電壓的5 %處的電容)。否則，輸出電容最小值Cmin可以位于輸出電容最大值Cmax和半導(dǎo)體器件100的擊穿電壓VBD的5 %之間的某處。
[0030]任選地，輸出電容最大值Cmax可以定位為接近使用半導(dǎo)體器件100施加的額定工作電壓。例如，使用半導(dǎo)體器件1〇〇施加的額定工作電壓可以在半導(dǎo)體器件1〇〇的擊穿電壓Vbd 的40 %和80 %之間。例如，輸出電容最大值Cmax可以位于一電壓處，使得輸出電容最大值Cmax 的至少90 %的輸出電容發(fā)生在額定工作電壓處?？蛇x地，輸出電容最大值Cmax可定位為稍微在額定工作電壓之上(例如，在額定工作電壓之上的額定工作電壓的5%和20%之間)。以這種方式，可以減小自鳴和/互動EMI，因?yàn)樵黾拥妮敵鲭娙葑畲笾礐max可降低電壓的過沖或過擺。此外，例如，對于正常的切換循環(huán)(例如，如果電壓不超過額定電壓)可避免由于增加的輸出電容最大值cmax而導(dǎo)致的損失增加，因?yàn)樵黾拥妮敵鲭娙葑畲笾礐max位于額定工作電壓之上。
[0031]圖2示出了通過半導(dǎo)體器件的漏極-源極電容Cds的曲線210和柵極-漏極電容Cgd的曲線220表示的輸出電容特性的示例。在該示例中，輸出電容最大值Cmax實(shí)現(xiàn)在漏極-源極電容Cds處，而半導(dǎo)體器件的柵極-漏極電容Cgd被實(shí)現(xiàn)為沒有明顯的最大值。例如，圖2示出了電容的可能動態(tài)曲線。
[0032]任選地，輸出電容特性包括用于增加電壓和降低電壓的具有不同的輸出電容的滯后回線部分。例如，用于增加電容的輸出電容特性的曲線包括輸出電容最大值Cmax，而用于降低電壓的輸出電容特性的曲線在用于增加電容的輸出電容最大值Cmax的電壓處不包括或包括顯著較低(例如，小于輸出電容最大值處的輸出電容的1.1倍)的輸出電容最大值。例如，用于增加電壓的輸出電容最大值Cmax在行進(jìn)通過回路期間重復(fù)發(fā)生。
[0033]任選地，輸出電容特性可以包括位于大于半導(dǎo)體器件100的擊穿電壓VBD的5%的電壓處的第二輸出電容最大值。第二輸出電容最大值可以大于位于第一輸出電容最大值的電壓與半導(dǎo)體器件的擊穿電壓的5%之間的電壓處的輸出電容最小值的輸出電容的1.2倍。例如，通過利用多于一個的輸出電容最大值實(shí)施半導(dǎo)體器件，可以在多于一個的電壓處降低自鳴或EMI。
[0034]半導(dǎo)體器件100可以是包括實(shí)施電功能的半導(dǎo)體襯底或半導(dǎo)體裸片的任何電器件 (例如，二極管、晶體管、電路)。例如，半導(dǎo)體器件100的半導(dǎo)體襯底可以是硅襯底、碳化硅襯底、砷化鎵襯底或氮化鎵襯底或者硅上氮化鎵/氮化鋁鎵。[〇〇35]例如，半導(dǎo)體器件100可以是具有大于100V的擊穿電壓VBD的功率半導(dǎo)體器件。
[0036]可以通過半導(dǎo)體器件100的各種結(jié)構(gòu)測量或結(jié)構(gòu)來實(shí)施或引起輸出電容最大值Cmax 〇
[0037]例如，半導(dǎo)體器件100可以包括在半導(dǎo)體裸片100上實(shí)施的可切換電結(jié)構(gòu)?？汕袚Q電結(jié)構(gòu)可以是一個或多個場效應(yīng)晶體管、一個或多個雙極晶體管、一個或多個絕緣柵型雙極晶體管(它們可通過向晶體管施加對應(yīng)的柵極電壓或基極電壓切換)或者一個或多個二極管(它們可通過外部施加的交流電壓在正向模式和反向模式(或阻擋)之間切換)。
[0038]半導(dǎo)體器件100的半導(dǎo)體裸片可以包括位于半導(dǎo)體襯底內(nèi)的第一導(dǎo)電類型(例如， P摻雜或n摻雜)的第一摻雜區(qū)域。第一摻雜區(qū)域可以布置在半導(dǎo)體襯底內(nèi)，使得第一摻雜區(qū)域在從可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)(例如，傳導(dǎo)狀態(tài)或正向狀態(tài))向可切換電結(jié)構(gòu)的截止?fàn)顟B(tài) (例如，非傳導(dǎo)狀態(tài)或阻擋狀態(tài))的轉(zhuǎn)換的至少一部分期間浮置，直到耗盡區(qū)到達(dá)第一摻雜區(qū)域。一旦耗盡區(qū)到達(dá)第一摻雜區(qū)域，就從第一摻雜區(qū)域中去除存在于第一摻雜區(qū)域的自由載流子的至少一部分。[〇〇39]例如，第一摻雜區(qū)域是半導(dǎo)體襯底內(nèi)與第二導(dǎo)電類型的區(qū)域鄰接且任選與半導(dǎo)體襯底的表面鄰接的區(qū)域。包括第一導(dǎo)電類型的區(qū)域可以是P摻雜區(qū)域(例如，通過引入鋁離子或硼離子而引起)或n摻雜區(qū)域(例如，通過引入氮離子、磷離子或砷離子而引起)。從而， 第二導(dǎo)電類型表示相反的n摻雜或p摻雜區(qū)域。換句話說，第一導(dǎo)電類型可以表示p摻雜，而第二導(dǎo)電類型可以表示n摻雜，反之亦然。[〇〇40]例如，第一摻雜區(qū)域還可以稱為浮置摻雜區(qū)域或者輸出電容適應(yīng)摻雜區(qū)域。第一摻雜區(qū)域可以是具有位于第一摻雜區(qū)域與在半導(dǎo)體器件100的工作期間提供限定電位的結(jié)構(gòu)之間的至少一個pn結(jié)的浮置摻雜區(qū)域?？蛇x地，第一摻雜區(qū)域可以通過可切換連接結(jié)構(gòu)而連接至在半導(dǎo)體器件100的工作期間提供限定電位的結(jié)構(gòu)，使得第一摻雜區(qū)域在從可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)向可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)的轉(zhuǎn)變的至少一部分期間浮置。例如，可切換連接結(jié)構(gòu)可以是在第一摻雜區(qū)域達(dá)到耗盡狀態(tài)之前到達(dá)耗盡狀態(tài)的結(jié)型場效應(yīng)結(jié)構(gòu)。 例如，在第一摻雜區(qū)域被耗盡之前(例如，在從第一摻雜區(qū)域中去除導(dǎo)通狀態(tài)下的可切換電結(jié)構(gòu)的第一摻雜區(qū)域中存在的自由載流子的50%之前)，可切換電結(jié)構(gòu)被配置為在可切換電結(jié)構(gòu)的斷開期間達(dá)到非傳導(dǎo)狀態(tài)。在該示例中，在從可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)向可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)的轉(zhuǎn)變期間，第一摻雜結(jié)構(gòu)連接至在可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)中提供限定電位的結(jié)構(gòu)，并且在可切換連接結(jié)構(gòu)切斷與提供限定電位的結(jié)構(gòu)的連接之后處于浮置。
[0041]在從可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)到可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)的轉(zhuǎn)變期間，半導(dǎo)體器件100兩端的壓降增加。例如，阻擋可切換電結(jié)構(gòu)的pn結(jié)的耗盡區(qū)可以在壓降增加期間增長并且可以朝向第一摻雜區(qū)域移動。
[0042]第一摻雜區(qū)域可以位于半導(dǎo)體襯底內(nèi)的位置處，使得阻擋pn結(jié)的耗盡區(qū)在可切換電結(jié)構(gòu)的截止期間到達(dá)第一摻雜區(qū)域。此時，耗盡區(qū)到達(dá)第一摻雜區(qū)域，可以通過耗盡區(qū)從第一摻雜區(qū)域中去除自由載流子。以這種方式，當(dāng)耗盡區(qū)到達(dá)第一摻雜區(qū)域時，可以增加半導(dǎo)體器件100的輸出電容。例如，由于耗盡區(qū)到達(dá)第一摻雜區(qū)域，通過從第一摻雜區(qū)域中去除自由載流子來引起輸出電容最大值。[〇〇43]耗盡區(qū)到達(dá)第一摻雜區(qū)域的電壓可以通過第一摻雜區(qū)域與阻擋pn結(jié)之間的距離和/或第一摻雜區(qū)域與阻擋pn結(jié)之間的摻雜分布(例如，不同導(dǎo)電類型的摻雜濃度和/或不同區(qū)域)來設(shè)置或限定。以這種方式，可以以期望的電壓實(shí)施輸出電容最大值。
[0044]半導(dǎo)體襯底可以包括被邊緣終端區(qū)域橫向包圍的單元區(qū)域。單元區(qū)域可以是半導(dǎo)體襯底的在可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)中提供通過半導(dǎo)體襯底的電流的90%以上的區(qū)域。邊緣終端區(qū)域可以位于半導(dǎo)體襯底的邊緣與單元區(qū)域之間，以支持或阻擋或減少或消散朝向半導(dǎo)體襯底的邊緣橫向施加于單元區(qū)域的最大電壓?？蛇x地，半導(dǎo)體襯底可以包括多于一個的單元區(qū)域，并且邊緣終端區(qū)域可以布置在兩個相鄰的單元區(qū)域之間。
[0045]第一摻雜區(qū)域可以位于邊緣終端區(qū)域內(nèi)。以這種方式，例如，朝向半導(dǎo)體襯底的邊緣從單元區(qū)域生長的耗盡區(qū)域可以在增加施加給單元區(qū)域的電壓期間在期望的電壓處到達(dá)第一摻雜區(qū)域。例如，第一摻雜區(qū)域可以定位為與單元區(qū)域和邊緣終端區(qū)域之間的邊界和/或與半導(dǎo)體襯底的邊緣和單元區(qū)域與邊緣終端區(qū)域之間的邊界之間的最小距離的20% 以上(或者30%以上或40%以上)的半導(dǎo)體襯底的邊緣具有橫向距離(例如，在半導(dǎo)體襯底的頂視圖中)。可選地，例如第一摻雜區(qū)域可以位于柵極焊盤之下。進(jìn)一步可選地，第一摻雜區(qū)域可以位于兩個相鄰單元區(qū)域之間布置的邊緣終端區(qū)域內(nèi)。
[0046]例如，在正常工作期間施加給半導(dǎo)體器件的最大工作電壓差可以發(fā)生在單元區(qū)域的區(qū)域(例如，源極區(qū)域)與半導(dǎo)體襯底的邊緣之間。例如，最大工作電壓差可以是在功率場效應(yīng)晶體管的截止?fàn)顟B(tài)中的功率場效應(yīng)晶體管的源極-漏極電壓。如果向半導(dǎo)體器件施加最大工作電壓差，則半導(dǎo)體襯底可以包括位于邊緣終端區(qū)域內(nèi)的包括最大工作電壓差的 20%和80%之間的區(qū)域處的第一摻雜區(qū)域。
[0047]在一些示例中，半導(dǎo)體器件100的半導(dǎo)體裸片可以包括反饋路徑，其被配置為能夠在從可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)到可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)的轉(zhuǎn)變期間進(jìn)行載流子的回流。此外，反饋路徑可以被配置為在可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)到可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)的轉(zhuǎn)變的至少一部分期間阻擋載流子流過反饋路徑?？梢酝ㄟ^反饋路徑實(shí)現(xiàn)載流子到第一摻雜區(qū)域的回流，使得可以在可切換電結(jié)構(gòu)的截止期間重復(fù)地從第一摻雜區(qū)域去除自由載流子。
[0048]反饋結(jié)構(gòu)以各種方式來實(shí)施。例如，反饋路徑可以包括被配置為在從可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)到可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)的轉(zhuǎn)變的至少一部分期間阻擋載流子流過反饋路徑的二極管結(jié)構(gòu)(例如，圖3)?？蛇x地，反饋路徑可以包括第一導(dǎo)電類型的第二摻雜區(qū)域， 其被配置為在耗盡區(qū)到達(dá)第一摻雜區(qū)域之前被耗盡(例如，圖4或圖5)。進(jìn)一步可選地，反饋路徑可以包括被配置為在從可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)到可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)的轉(zhuǎn)變的至少一部分期間阻擋載流子流過反饋路徑的晶體管。
[0049]例如，半導(dǎo)體器件可以包括半導(dǎo)體裸片，其包括具有輸出電容特性的功率半導(dǎo)體晶體管布置。例如，功率半導(dǎo)體晶體管布置可以包括多個場效應(yīng)晶體管單元或多個絕緣柵型雙極晶體管單元。功率半導(dǎo)體晶體管布置可以是垂直功率半導(dǎo)體晶體管布置。垂直功率半導(dǎo)體晶體管布置可以包括位于半導(dǎo)體裸片前側(cè)處的源電極結(jié)構(gòu)(例如，源極金屬結(jié)構(gòu))和位于半導(dǎo)體裸片背側(cè)處的漏電極結(jié)構(gòu)(例如，背側(cè)金屬化物)。
[0050]半導(dǎo)體裸片可以包括連接至功率半導(dǎo)體晶體管布置的柵極結(jié)構(gòu)(例如，多晶硅柵極)的第一連接接口(例如，柵極焊盤和/或柵極金屬結(jié)構(gòu))、連接至功率半導(dǎo)體晶體管布置的源極結(jié)構(gòu)(例如，半導(dǎo)體襯底內(nèi)的源極摻雜區(qū)域)的第二連接接口(例如，源極焊盤和/或源極金屬)以及連接至功率半導(dǎo)體晶體管布置的漏極結(jié)構(gòu)(例如，半導(dǎo)體襯底內(nèi)的漏極摻雜區(qū)域)的第三連接接口(例如，漏極焊盤或背側(cè)漏極金屬)。[0051 ]例如，輸出電容特性表示功率半導(dǎo)體晶體管布置的第二連接接口和第三連接接口之間的漏極-源極電容、功率半導(dǎo)體晶體管布置的第一連接接口和第三連接接口之間的柵極-漏極電容或者功率半導(dǎo)體晶體管布置的漏極-源極電容和功率半導(dǎo)體晶體管布置的柵極-漏極電容的總和。
[0052]功率半導(dǎo)體晶體管布置可以是補(bǔ)償或超結(jié)晶體管布置。例如，功率半導(dǎo)體晶體管布置包括延伸到半導(dǎo)體襯底的單元區(qū)域內(nèi)的半導(dǎo)體襯底中的多個單元補(bǔ)償區(qū)域。此外，一個或多個漂移區(qū)域可以定位為與多個單元補(bǔ)償區(qū)域相鄰，它們將多個單元區(qū)域的相鄰單元補(bǔ)償區(qū)域相互分離。多個單元補(bǔ)償區(qū)域中的單元補(bǔ)償區(qū)域可以包括第一導(dǎo)電類型，并且一個或多個漂移區(qū)域可以包括第二導(dǎo)電類型。例如，多個單元補(bǔ)償區(qū)域可以從半導(dǎo)體襯底的前側(cè)表面延伸到大于lOwii(或者大于20wii或大于50mi)的深度。例如，單元補(bǔ)償區(qū)域可以是柱形、列形或帶形。
[0053]例如，多個單元補(bǔ)償區(qū)域可以是半導(dǎo)體襯底的在半導(dǎo)體器件100的半導(dǎo)體襯底的頂視圖中包括帶形的區(qū)域。帶形可以是在第一橫向上延伸的距離遠(yuǎn)大于在第二橫向上延伸的距離的幾何形狀。例如，單元補(bǔ)償區(qū)域可以包括大于l〇x(或大于50x或大約100x)的多個單元區(qū)域的單元補(bǔ)償區(qū)域的橫向?qū)挾鹊臋M向長度。單元補(bǔ)償區(qū)域的橫向長度可以沿著半導(dǎo)體襯底的前側(cè)表面為最大延伸，并且單元補(bǔ)償區(qū)域的橫向?qū)挾瓤梢允菐螁卧a(bǔ)償區(qū)域的最短尺寸。例如，多個單元補(bǔ)償區(qū)域可以包括大于橫向?qū)挾惹倚∮跈M向長度的垂直延伸。 [〇〇54]補(bǔ)償器件可以基于垂直功率半導(dǎo)體晶體管布置的漂移區(qū)域中的n和p摻雜區(qū)域的至少一部分電荷的相互補(bǔ)償。例如，在垂直晶體管中，P和n柱或板(一個或多個漂移區(qū)域和多個單元補(bǔ)償區(qū)域)可以在半導(dǎo)體襯底的截面中成對布置。例如，多個單元補(bǔ)償區(qū)域的單元補(bǔ)償區(qū)域可以包括每個第一導(dǎo)電類型的單位面積的摻雜物的橫向相加數(shù)，其與由一個或多個漂移區(qū)域包括的第二導(dǎo)電類型的單位面積的摻雜物的橫向相加數(shù)相比偏離小于由單元區(qū)域內(nèi)的單元補(bǔ)償區(qū)域包括的第一導(dǎo)電類型的單位面積的摻雜物的橫向相加數(shù)的+/-25% 〇
[0055]例如，多個帶形單元補(bǔ)償區(qū)域的帶形補(bǔ)償區(qū)域包括第一導(dǎo)電類型(p或n)的單位面積的摻雜物的橫向相加數(shù)，其與由兩個帶形漂移區(qū)域(它們定位為與帶形單元補(bǔ)償區(qū)域的相對側(cè)相鄰)包括的第二導(dǎo)電類型(n或p)的單位面積的摻雜物的橫向相加數(shù)的一半相比偏離小于由帶形單元補(bǔ)償區(qū)域包括的第一導(dǎo)電類型的單位面積的摻雜物的橫向相加數(shù)的+/-25 % (或小于15%，小于+/-10 %，小于+/-5 %，小于2 %或小于1 % )。單位面積的摻雜物的橫向相加數(shù)可以基本恒定，或者可以根據(jù)不同深度而變化。單位面積的摻雜物的橫向相加數(shù)可以等于帶形單元補(bǔ)償區(qū)域或者例如在特定深度中補(bǔ)償?shù)膸纹茀^(qū)域內(nèi)的自由載流子的數(shù)量或者與該數(shù)量成比例。
[0056]例如，上述第一摻雜區(qū)域可以位于半導(dǎo)體襯底的邊緣終端區(qū)域內(nèi)，并且可以包括大于多個單元補(bǔ)償區(qū)域的一個單元補(bǔ)償區(qū)域內(nèi)或者位于邊緣終端區(qū)域內(nèi)的多個邊緣終端補(bǔ)償區(qū)域的一個邊緣終端補(bǔ)償區(qū)域內(nèi)的摻雜原子的數(shù)量的5倍(或大于10倍或大于50倍)的摻雜原子的數(shù)量。例如，第一摻雜區(qū)域可以包括與單元補(bǔ)償區(qū)域基本相同的摻雜濃度，但是可以占用半導(dǎo)體襯底的較大部分。附加地或可選地，第一摻雜區(qū)域可以包括遠(yuǎn)大于單元補(bǔ)償區(qū)域的摻雜濃度(例如，平均或最大摻雜濃度)的摻雜濃度(例如，5倍或10倍大)。以這種方式，第一摻雜區(qū)域?qū)Π雽?dǎo)體器件1〇〇的輸出電容的貢獻(xiàn)可以大于單元補(bǔ)償區(qū)域或邊緣終端補(bǔ)償區(qū)域的貢獻(xiàn)。[〇〇57]例如，第一摻雜區(qū)域可以通過相互注入工藝、沉積工藝或生長工藝與多個補(bǔ)償結(jié)構(gòu)同時形成。[〇〇58]圖3示出了根據(jù)實(shí)施例的半導(dǎo)體器件的一部分的示意性截面圖。半導(dǎo)體器件300包括補(bǔ)償或超結(jié)場效應(yīng)晶體管布置。晶體管布置包括位于半導(dǎo)體器件300的半導(dǎo)體襯底的單元區(qū)域內(nèi)的多個晶體管單元。每個晶體管單元都包括第二導(dǎo)電類型(例如，重n摻雜)的源極區(qū)域332,其與半導(dǎo)體襯底的表面處的源電極結(jié)構(gòu)330接觸。此外，每個晶體管單元都包括第一導(dǎo)電類型的本體區(qū)域334，其位于晶體管單元的源極區(qū)域33 2與第二導(dǎo)電類型(例如，輕n 摻雜)的漂移區(qū)域338之間。晶體管單元的本體區(qū)域334還可以與半導(dǎo)體襯底的表面處的源電極結(jié)構(gòu)330接觸。此外，第一導(dǎo)電類型的單元補(bǔ)償區(qū)域336從本體區(qū)域334垂直延伸到半導(dǎo)體襯底中。此外，柵極334被布置為與本體區(qū)域334鄰近，以控制通過本體區(qū)域334的溝道的傳導(dǎo)狀態(tài)(例如，傳導(dǎo)或非傳導(dǎo)狀態(tài))?？蛇x地，柵極可以實(shí)施為溝槽柵極。柵極334連接至柵電極結(jié)構(gòu)340 (例如，橫向環(huán)繞源電極結(jié)構(gòu)的柵極環(huán))。柵電極結(jié)構(gòu)340可以包括布置在單元區(qū)域與邊緣終端區(qū)域之間的邊界處的柵極場板342。此外，半導(dǎo)體襯底包括位于半導(dǎo)體襯底的背側(cè)處與漏電極結(jié)構(gòu)360 (例如，背側(cè)金屬)接觸的漏極區(qū)域362 (例如，重n摻雜)。此外，前側(cè)漏電極結(jié)構(gòu)350被布置為與半導(dǎo)體襯底的邊緣鄰近。接近半導(dǎo)體襯底的邊緣，漏電極結(jié)構(gòu) 350與包括第二導(dǎo)電類型的半導(dǎo)體襯底的區(qū)域接觸。
[0059]第一導(dǎo)電類型的多個邊緣終端補(bǔ)償區(qū)域370可以布置在半導(dǎo)體襯底的邊緣終端區(qū)域內(nèi)。多個邊緣終端區(qū)域370可以是半導(dǎo)體襯底內(nèi)的隱埋區(qū)域。多個邊緣終端區(qū)域370可以通過接近半導(dǎo)體襯底的前側(cè)表面的多個邊緣終端補(bǔ)償區(qū)域370的端部處的第一導(dǎo)電類型的橫向延伸摻雜區(qū)域372電連接至(例如，直接或通過晶體管單元的本體區(qū)域)源電極結(jié)構(gòu) 330〇[〇〇6〇]此外，第一摻雜區(qū)域310位于半導(dǎo)體襯底內(nèi)。實(shí)施第一摻雜區(qū)域310而不具有提供限定電位的結(jié)構(gòu)(例如，源極或漏極)的歐姆路徑。只要本體-漏極pn結(jié)的耗盡區(qū)在半導(dǎo)體器件300的晶體管布置的截止期間到達(dá)第一摻雜區(qū)域，就從第一摻雜區(qū)域310中去除第一摻雜區(qū)域310內(nèi)存在的自由載流子的至少一部分。第一摻雜區(qū)域310通過包括至少一個pn結(jié)(例如，通過二極管結(jié)構(gòu)實(shí)施)連接至源電極結(jié)構(gòu)。例如，外部二極管可以連接至反饋路徑，或者二極管結(jié)構(gòu)可以在半導(dǎo)體襯底外的半導(dǎo)體器件的多晶硅層內(nèi)實(shí)施。反饋路徑320能夠在從晶體管布置的截止?fàn)顟B(tài)到導(dǎo)通狀態(tài)的轉(zhuǎn)變期間回流載流子，并且在從晶體管布置的導(dǎo)通狀態(tài)到截止?fàn)顟B(tài)的轉(zhuǎn)變的至少一部分期間阻擋載流子流過反饋路徑。
[0061]例如，在可取決于應(yīng)用的指定電壓范圍處增加輸出電容C〇ss(和/或(^)。[〇〇62]例如，通過邊緣處的適當(dāng)互連p柱(例如，第一導(dǎo)電類型的邊緣終端補(bǔ)償區(qū)域)，可以在預(yù)定電壓范圍內(nèi)增加動態(tài)輸出電容(例如，圖2)。動態(tài)可以表示:例如，如果電壓在負(fù)的或較小的正源極-漏極電壓Vds(幾伏特)處開始并且不處于降壓，則可以僅在電壓的增加期間發(fā)生電容(最大)。
[0063]為了能夠動態(tài)地實(shí)現(xiàn)這種電容曲線，單個柱310可以被布置為在具有p柱(和/或n 柱)的邊緣處與橫向延伸的P區(qū)域372分離，其中p柱(和/或n柱)基本上所有都例如通過橫向延伸P區(qū)域372連接至源極區(qū)域?？梢跃哂卸鄠€柱，它們在半導(dǎo)體襯底內(nèi)或外相互連接(例如，如圖3所示)。在一個示例中，可以選擇與生成與浮置p區(qū)域310的pn結(jié)(例如，本體外延過渡，如果P標(biāo)識區(qū)域372能夠被耗盡)的耗盡區(qū)的距離，使得耗盡區(qū)在限定電壓(例如，300V和 400V之間)處撞擊浮置p區(qū)域310,從而電荷的增加量開始流出。該dQ/dU可以導(dǎo)致期望的Coss 增加。如果浮置P區(qū)域310在降低電壓期間不那么快放電，則Cm增加僅會發(fā)生在第一截止處。因此，二極管322可以實(shí)施為放點(diǎn)器件(例如，圖3)，其可以在導(dǎo)通期間近乎完整地放電處于負(fù)電壓(例如，-20V至-40V)的浮置p區(qū)域。例如，在半導(dǎo)體表面處以第三尺寸實(shí)施浮置p 區(qū)域的接觸。[〇〇64]圖3示出了具有補(bǔ)償邊緣的半導(dǎo)體器件300的示例。
[0065]以上或以下描述與實(shí)施例相關(guān)聯(lián)的更多細(xì)節(jié)和方面。圖3所示的實(shí)施例可以包括與上面(例如，圖1)或下面(例如，圖3至圖9)描述的所提概念或者一個或多個實(shí)施例相關(guān)的一個或多個方面相對應(yīng)的一個或多個任選的附加特征。
[0066]圖4示出了根據(jù)實(shí)施例的半導(dǎo)體器件的一部分的示意性截面圖。半導(dǎo)體器件400的實(shí)施類似于圖3所示的半導(dǎo)體器件的實(shí)施。然而，第一摻雜區(qū)域310通過半導(dǎo)體襯底內(nèi)的反饋路徑420連接至源電極結(jié)構(gòu)。反饋路徑420包括第一導(dǎo)電類型(例如，輕摻雜)的第二摻雜區(qū)域，其被配置為在耗盡區(qū)到達(dá)第一摻雜區(qū)域之前被耗盡。反饋路徑420可包括結(jié)型場效應(yīng)晶體管類的結(jié)構(gòu)。例如，第二摻雜區(qū)域包括一尺寸和/或摻雜濃度，使得在晶體管布置的截止期間非常早地耗盡第二摻雜區(qū)域。以這種方式，例如，在第一摻雜區(qū)域310處捕獲自由載流子的顯著量，直到耗盡區(qū)到達(dá)第一摻雜區(qū)域310。例如，在半導(dǎo)體襯底的表面處或接近半導(dǎo)體襯底的表面，第二摻雜區(qū)域可以是淺摻雜區(qū)域(例如，具有小于單元補(bǔ)償區(qū)域的深度的 10%的深度)。附加地或可選地，第二摻雜區(qū)域可以包括小于2*1012cnf2(或小于5*10nCnf2)的摻雜劑量。
[0067]此外，第一摻雜區(qū)域310通過導(dǎo)電結(jié)構(gòu)414連接至電容增加結(jié)構(gòu)。以這種方式，可以顯著增加可通過到達(dá)第一摻雜區(qū)域310的耗盡區(qū)去除自由載流子的數(shù)量。因此，可以獲得更顯著的輸出電容最大值。[〇〇68]例如，可以通過包括第一導(dǎo)電類型的至少一個其他摻雜區(qū)域412實(shí)施電容增加結(jié)構(gòu)。[〇〇69]任選地，例如，第二導(dǎo)電類型的附加補(bǔ)償摻雜區(qū)域可以定位為與第一摻雜區(qū)域相鄰以能夠?qū)崿F(xiàn)部分補(bǔ)償。
[0070]例如，如果向半導(dǎo)體器件施加最大工作電壓差，貝lj第一摻雜區(qū)域310可以定位在包括最大工作電壓差的20 %和80 %之間的邊緣終端區(qū)域內(nèi)的區(qū)域處。第一摻雜區(qū)域310通過半導(dǎo)體襯底內(nèi)或外的導(dǎo)電結(jié)構(gòu)414電連接至定位在邊緣終端區(qū)域的包括單元區(qū)域內(nèi)的區(qū)域的最大工作電壓差的至少90%的電壓差的區(qū)域內(nèi)的電容增加結(jié)構(gòu)。
[0071]此外，定位為與漏極區(qū)域362相鄰的邊緣終端區(qū)域內(nèi)的半導(dǎo)體襯底的部分可以表示不具有摻雜或者具有非常低的摻雜(例如，不摻雜，輕n摻雜或者非常輕p摻雜)的本征半導(dǎo)體區(qū)域。
[0072]圖4可以示出具有本征邊緣的實(shí)施例。邊緣區(qū)域可以是輕n摻雜或者接近本征。P柱可以布置在適當(dāng)距離處，其可以局部被n柱(邊緣的中部)補(bǔ)償或者不被補(bǔ)償(類似于p環(huán)邊緣，例如漏電極結(jié)構(gòu)與第一摻雜區(qū)域之間的柱370)。這些柱可以通過可被耗盡的p區(qū)域420 連接至源極接觸。可被耗盡的P區(qū)域420可以在非常低的電壓(例如，〈10V或〈5V)處被耗盡， 使得非常少的柱電荷可在Vds的增加期間通過仍然傳導(dǎo)的區(qū)域(在增加開始)流出。(p區(qū)域 420的)耗盡之后剩余的電荷可以流出，只要耗盡區(qū)撞擊柱(第一摻雜區(qū)域)。在圖4的示例中，例如，在Coss處發(fā)生兩個動態(tài)最大值(一個用于第一摻雜區(qū)域，一個用于漏電極結(jié)構(gòu)與第一摻雜區(qū)域之間的柱370)。在導(dǎo)通期間可以放電連接的p區(qū)域，使得可以隨后放電柱(第一摻雜區(qū)域以及漏電極結(jié)構(gòu)與第一摻雜區(qū)域之間的柱370)。被耗盡區(qū)控制的p柱310可以與其他柱(例如，電壓承載邊緣外)連接，以增加電容。這可以以第三尺寸或者通過附加的P區(qū)域或者通過金屬或其他連接來幾何實(shí)現(xiàn)。
[0073]結(jié)合上面或下面描述的實(shí)施例提及更多的細(xì)節(jié)和方面。圖4所示的實(shí)施例可以包括與結(jié)合上面(例如，圖1或圖3)或下面(例如，圖5至圖9)描述的一個或多個實(shí)施例的所提改變提到的一個或多個方面相對應(yīng)的一個或多個任選的附加特征。
[0074]圖5示出了根據(jù)實(shí)施例的半導(dǎo)體器件的一部分的示意性頂視圖。半導(dǎo)體器件500的實(shí)施類似于圖4所示半導(dǎo)體器件的實(shí)施例。然而，反饋路徑550被實(shí)施為接近半導(dǎo)體襯底的邊緣。例如，半導(dǎo)體襯底包括橫向定位在單元區(qū)域510與半導(dǎo)體襯底的邊緣之間的邊緣終端區(qū)域520。邊緣終端區(qū)域520可以包括邊緣區(qū)域530,其是包括單元區(qū)域內(nèi)的區(qū)域的最大工作電壓差的至少90%的電壓差的邊緣終端區(qū)域的區(qū)域。換句話說，邊緣區(qū)域內(nèi)的半導(dǎo)體襯底中發(fā)生的電壓相對于源極電位可以相對于漏極電壓偏離小于例如施加給半導(dǎo)體器件500的最大源極漏極電壓的10 %。
[0075]反饋路徑可以包括幾何形狀基本等于單元補(bǔ)償結(jié)構(gòu)336的幾何形狀的部分。反饋路徑包括至少一個第一導(dǎo)電類型(例如，輕摻雜)的第二摻雜區(qū)域540,其被配置為在耗盡區(qū)到達(dá)第一摻雜區(qū)域之前被耗盡。例如，第二摻雜區(qū)域540包括一尺寸和/或摻雜濃度，使得第二摻雜區(qū)域540在晶體管布置的截止期間非常早地被耗盡。例如，第二摻雜區(qū)域540可以包括小于單元補(bǔ)償區(qū)域的橫向?qū)挾鹊?0% (或小于30%或小于20%)的橫向?qū)挾?，?或可以包括小于單元補(bǔ)償區(qū)域的垂直深度的20 % (或小于10 % )的垂直深度。[〇〇76]以上或以下描述了關(guān)于實(shí)施例的更多細(xì)節(jié)和方面。圖5所示的實(shí)施例可以包括與結(jié)合上面(例如，圖1至圖4)或下面(例如，圖6至圖9)描述的所提概念或者一個或多個實(shí)施例提到的一個或多個方面相對應(yīng)的一個或多個任選的附加特征。
[0077]圖6A和圖6B示出了根據(jù)實(shí)施例的半導(dǎo)體器件的一部分的示意性截面圖。半導(dǎo)體器件600包括在半導(dǎo)體裸片上實(shí)施的可切換電結(jié)構(gòu)620。半導(dǎo)體裸片包括位于半導(dǎo)體襯底610 內(nèi)的第一導(dǎo)電類型的第一摻雜區(qū)域630。第一摻雜區(qū)域630被布置在半導(dǎo)體襯底610內(nèi)，使得第一摻雜區(qū)域630在從可切換電結(jié)構(gòu)620的導(dǎo)通狀態(tài)到可切換電結(jié)構(gòu)620的截止?fàn)顟B(tài)的轉(zhuǎn)變的至少一部分期間浮置，直到耗盡區(qū)640到達(dá)第一摻雜區(qū)域630。只要耗盡區(qū)到達(dá)第一摻雜區(qū)域630,就從第一摻雜區(qū)域630中去除第一摻雜區(qū)域630內(nèi)存在的自由載流子的至少一部分(參見圖6A中的箭頭)。此外，半導(dǎo)體裸片包括反饋路徑650,其被配置為能夠在從可切換電結(jié)構(gòu)620的截止?fàn)顟B(tài)到可切換電結(jié)構(gòu)620的導(dǎo)通狀態(tài)的轉(zhuǎn)變期間實(shí)現(xiàn)載流子的回流(參見圖6B中的箭頭)。反饋路徑650被配置為在從可切換電結(jié)構(gòu)620的導(dǎo)通狀態(tài)到可切換電結(jié)構(gòu) 620的截止?fàn)顟B(tài)的轉(zhuǎn)變的至少一部分期間阻擋載流子流過反饋路徑650。
[0078]可以通過實(shí)施第一摻雜區(qū)域來適應(yīng)輸出電容。例如，可以在期望電壓處實(shí)施輸出電容最大值。以這種方式，可以降低自鳴和/或EMI。
[0079]可選地，可以在用于增加電壓的輸出電容顯著降低的低壓的區(qū)域處增加輸出電容 (例如，在圖2的25V和50V之間)。通過在該區(qū)域中增加輸出電容，可以改進(jìn)切換的平滑度。
[0080]以上(例如，圖1)或以下描述了實(shí)施例的更多細(xì)節(jié)和方面。圖6A和圖6B所示的實(shí)施例可以包括與結(jié)合上面(例如，圖1至圖5)或下面(例如，圖7至圖9)描述的所提概念或者一個或多個實(shí)施例提到的一個或多個方面相對應(yīng)的一個或多個任選的附加特征。
[0081]圖7示出了根據(jù)實(shí)施例的半導(dǎo)體器件的一部分的示意性截面圖。半導(dǎo)體器件700包括半導(dǎo)體襯底710,其包括被邊緣終端區(qū)域730橫向環(huán)繞的單元區(qū)域720。在單元區(qū)域720與半導(dǎo)體襯底的邊緣之間的正常工作期間，邊緣終端區(qū)域730被配置為支持或阻擋施加給半導(dǎo)體器件700的最大工作電壓差。如果最大工作電壓差被施加給半導(dǎo)體器件700,則半導(dǎo)體襯底710包括位于邊緣終端區(qū)域730內(nèi)的包括最大工作電壓差的20%和80%之間的區(qū)域處的第一摻雜區(qū)域740。第一摻雜區(qū)域740通過半導(dǎo)體襯底710內(nèi)或外的導(dǎo)電結(jié)構(gòu)750連接至位于邊緣終端區(qū)域730的包括單元區(qū)域720內(nèi)的區(qū)域(例如，源極區(qū)域)的最大工作電壓差的至少90 %的電壓差的區(qū)域內(nèi)的電容增加結(jié)構(gòu)760。
[0082]通過將半導(dǎo)體襯底的邊緣處的結(jié)構(gòu)連接至接近單元區(qū)域的摻雜區(qū)域，可以在邊緣終端區(qū)域內(nèi)的期望位置處實(shí)施具有大電容的摻雜區(qū)域，盡管在期望位置處只有有限的空間可用。[〇〇83] 任選地，通過第一摻雜區(qū)域740、電容增加區(qū)域760和導(dǎo)電結(jié)構(gòu)750(連接第一摻雜區(qū)域740和電容增加結(jié)構(gòu)760)構(gòu)建的結(jié)構(gòu)可以在半導(dǎo)體器件從導(dǎo)通狀態(tài)到截止?fàn)顟B(tài)的轉(zhuǎn)變的一部分期間電浮置或至少浮置。
[0084] 此外，任選地，電容增加結(jié)構(gòu)760可以:通過至少一個第二摻雜區(qū)域來實(shí)施，其中第二摻雜區(qū)域包括與半導(dǎo)體襯底的環(huán)繞至少一個第二摻雜區(qū)域的半導(dǎo)體材料的導(dǎo)電類型相反的導(dǎo)電類型；或者通過填充有導(dǎo)電材料的至少一個溝槽來實(shí)施，其中該導(dǎo)電材料通過該溝槽內(nèi)的絕緣層與半導(dǎo)體襯底電絕緣。
[0085]以上或以下描述了實(shí)施例的更多細(xì)節(jié)和方面。圖7所示的實(shí)施例可以包括與結(jié)合上面(例如，圖1至圖6)或下面(例如，圖8至圖9)描述的所提概念或者一個或多個實(shí)施例提到的一個或多個方面相對應(yīng)的一個或多個任選的附加特征。[〇〇86]圖8示出了根據(jù)實(shí)施例的用于形成半導(dǎo)體器件的流程圖。方法800包括形成半導(dǎo)體器件，其包括具有位于大于半導(dǎo)體器件的擊穿電壓的5%的電壓處的至少一個輸出電容最大值的輸出電容特性。輸出電容最大值大于位于輸出電容最大值處的電壓與半導(dǎo)體器件的擊穿電壓的5 %之間的電壓處的輸出電容最小值處的輸出電容的1.2倍。[〇〇87]以上或以下描述了實(shí)施例的更多細(xì)節(jié)和方面。圖8所示的實(shí)施例可以包括與結(jié)合上面(例如，圖1至圖7)或下面(例如，圖9)描述的所提概念或者一個或多個實(shí)施例提到的一個或多個方面相對應(yīng)的一個或多個任選的附加特征。
[0088]圖9示出了根據(jù)實(shí)施例的用于形成包括在半導(dǎo)體裸片上實(shí)施的可切換電結(jié)構(gòu)的半導(dǎo)體器件的流程圖。方法900包括在半導(dǎo)體襯底內(nèi)形成第一導(dǎo)電類型的第一摻雜區(qū)域 (910)。第一摻雜區(qū)域被布置在半導(dǎo)體襯底內(nèi)，使得第一摻雜區(qū)域在從可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)到可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)的轉(zhuǎn)變的至少一部分期間浮置，直到耗盡區(qū)到達(dá)第一摻雜區(qū)域。一旦耗盡區(qū)到達(dá)第一摻雜區(qū)域，就從第一摻雜區(qū)域中去除第一摻雜區(qū)域內(nèi)存在的自由載流子的至少一部分。此外，該方法包括形成反饋路徑(920)，其被配置為能夠在從可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)到可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)的轉(zhuǎn)變期間回流載流子。反饋路徑被配置為在從可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)到可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)的轉(zhuǎn)變的至少一部分期間阻擋載流子流過反饋路徑。
[0089]任選地，可以如圖4所示實(shí)施通過第一摻雜區(qū)域、電容增加結(jié)構(gòu)760和導(dǎo)電結(jié)構(gòu)構(gòu)建的結(jié)構(gòu)。
[0090]可選地，通過第一摻雜區(qū)域、電容增加結(jié)構(gòu)760和導(dǎo)電結(jié)構(gòu)構(gòu)建的結(jié)構(gòu)可以是從包括最大工作電壓差的20%和80%之間的邊緣終端區(qū)域延伸到邊緣終端區(qū)域的單元區(qū)域內(nèi)的區(qū)域的最大工作電壓差的至少90%的電壓差的區(qū)域的摻雜區(qū)域。在該示例中，在半導(dǎo)體襯底內(nèi)實(shí)施導(dǎo)電結(jié)構(gòu)。
[0091]以上或以下描述了實(shí)施例的更多細(xì)節(jié)和方面。圖9所示的實(shí)施例可以包括與結(jié)合上面(例如，圖1至圖7)描述的所提概念或者一個或多個實(shí)施例提到的一個或多個方面相對應(yīng)的一個或多個任選的附加特征。
[0092]—些實(shí)施例涉及用于形成半導(dǎo)體器件的方法，其中半導(dǎo)體器件包括半導(dǎo)體襯底， 半導(dǎo)體襯底包括被邊緣終端區(qū)域橫向環(huán)繞的單元區(qū)域。邊緣終端區(qū)域被配置為在單元區(qū)域與半導(dǎo)體襯底的邊緣之間的正常工作期間支持或承受施加給半導(dǎo)體器件的最大工作電壓差。如果向半導(dǎo)體器件施加最大工作電壓差，則半導(dǎo)體襯底包括第一摻雜區(qū)域，其位于邊緣終端區(qū)域內(nèi)包括最大工作電壓差的20%和80%之間的區(qū)域處。第一摻雜區(qū)域通過半導(dǎo)體襯底內(nèi)或外的導(dǎo)電結(jié)構(gòu)電連接至電容增加結(jié)構(gòu)，其中電容增加結(jié)構(gòu)位于邊緣終端區(qū)域的包括單元區(qū)域內(nèi)的區(qū)域的最大工作電壓差的至少90 %的電壓差的區(qū)域內(nèi)。
[0093]上面或下面描述關(guān)于實(shí)施例的更多細(xì)節(jié)和方面。
[0094]—些示例涉及具有動態(tài)Coss最大值的C〇〇1MOS?(或超結(jié)晶體管)。例如，在Coss處具有動態(tài)電容最大值的超結(jié)晶體管可以通過實(shí)施單柱(例如，在邊緣處或在柵極焊盤下方)來提供，該單柱可以在閾值電壓下耗盡區(qū)撞擊柱時被充電并且可以在CoolMOS?的導(dǎo)通期間通過放電器件(例如，二極管)來放電。
[0095]例如，在本體二極管(在每個循環(huán)中)得到傳導(dǎo)的應(yīng)用中，浮置柱可以通過由本體二極管注入的空穴來放電。放電器件可以通過邊緣柱外的能早期耗盡的P區(qū)域來實(shí)施，并將浮置柱與那里連接的柱連接到一起。P區(qū)域可以是接近表面區(qū)域或者非常小實(shí)施的P柱(或小點(diǎn)hJFET(結(jié)型場效應(yīng)晶體管)也可以作為放電器件。例如，可耗盡p區(qū)域可實(shí)施一種 JFET。浮置p柱也可以位于柵極焊盤下方。代替耗盡區(qū)控制p柱，可以使用淺p區(qū)域，其可以連接至(電容)P柱或介電(溝槽)電容(例如，邊緣或邊緣終端區(qū)域外)。柵極可以實(shí)施為溝槽柵極。所提出的概念也可以應(yīng)用于非超結(jié)晶體管。
[0096]—些實(shí)施例涉及功率半導(dǎo)體器件。換句話說，根據(jù)上面或下面描述的所述概念或者一個或多個實(shí)施例的半導(dǎo)體器件可以包括大于l〇V(例如，100V和10000V之間，或者大于 200V，大于500V或大于1000V)的擊穿電壓。
[0097]示例性實(shí)施例可進(jìn)一步提供具有當(dāng)在計算機(jī)或處理器上執(zhí)行計算機(jī)程序時，用于執(zhí)行上述一種方法的程序代碼的計算機(jī)程序。本領(lǐng)域技術(shù)人員將容易理解，可以通過編程計算機(jī)來執(zhí)行上述各個方法的動作。這里，一些示例性實(shí)施例還可以用于覆蓋程序存儲設(shè)備，例如數(shù)字存儲介質(zhì)，其是機(jī)器或計算機(jī)可讀以及編碼機(jī)器可執(zhí)行或計算機(jī)可執(zhí)行程序指令，其中指令執(zhí)行上述方法的一些或所有動作。程序存儲設(shè)備例如可以是數(shù)字存儲器、磁性存儲介質(zhì)(諸如磁盤和磁帶、硬盤驅(qū)動器)或任選為可讀數(shù)字?jǐn)?shù)據(jù)存儲介質(zhì)。又一些示例性實(shí)施例還用于覆蓋被編程為執(zhí)行上述方法的動作的計算機(jī)或者(現(xiàn)場)可編程邏輯陣列 ((F)PLA)或者(現(xiàn)場)可編程門陣列((F)PGA)，其被編程為執(zhí)行上述方法的動作。[〇〇98]說明書和附圖僅示出了本公開的原理。因此，應(yīng)該理解，本領(lǐng)域技術(shù)人員能夠得出具體化本公開的原理且包括在其精神和范圍內(nèi)的各種配置，盡管本文沒有具體描述或示出。此外，本文引用的所有示例原則上僅用于教導(dǎo)的目的以幫助閱讀者理解本公開的原理和發(fā)明人促進(jìn)本領(lǐng)域技術(shù)的概念，并且不限于這些具體引用的示例和條件。此外。本文應(yīng)用原理、方面和實(shí)施例的所有表述以及其具體示例用于包括等效物。[〇〇99]本領(lǐng)域技術(shù)人員應(yīng)該理解，本文的任何框圖表示具體化本公開的原理的電路的概念圖。類似地，應(yīng)該理解，表示各種處理的任何流程圖、狀態(tài)轉(zhuǎn)換圖、偽碼等可以基本在計算機(jī)可讀介質(zhì)中表示，并且被計算機(jī)或處理器執(zhí)行，而無論這樣的計算機(jī)或處理器是否被明確示出。
[0100]此外，以下權(quán)利要求結(jié)合到【具體實(shí)施方式】中，其中每個權(quán)利要求都表示獨(dú)立的實(shí)施例。雖然每個權(quán)利要求都可以表示獨(dú)立的實(shí)施例，但應(yīng)該注意，盡管從屬權(quán)利要求可以在權(quán)利要求中表示與一個或多個其他權(quán)利要求的具體組合，但自其它實(shí)施例還可以包括從屬權(quán)利要求與每個其他從屬或獨(dú)立權(quán)利要求的主題的組合。這里提出的這些組合，除非明確不包括具體組合。此外，還將權(quán)利要求的特征包括至任何其他獨(dú)立權(quán)利要求，即使該權(quán)利要求沒有直接從屬于獨(dú)立權(quán)利要求。
[0101]進(jìn)一步注意，說明書或權(quán)利要求中公開的方法可以通過具有用于執(zhí)行這些方法的每個對應(yīng)動作的裝置的設(shè)備來實(shí)施。
[0102]此外，應(yīng)該理解，說明書或權(quán)利要求中公開的多個動作或功能的公開不構(gòu)造為具體順序。因此，多個動作或功能的公開不限于這些具體順序，除非這些動作或功能由于技術(shù)原因不能互換。此外，在一些實(shí)施例中，單個動作可以包括或者可以分為多個子動作。這些子動作可以包括該單個動作的部分，除非明確排除。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件(100)，包括具有至少一個輸出電容最大值的輸出電容特性，所述至 少一個輸出電容最大值位于大于所述半導(dǎo)體器件的擊穿電壓的5 %的電壓處，其中所述輸出電容最大值大于位于所述輸出電容最大值的電壓與所述半導(dǎo)體器件的 擊穿電壓的5 %之間的電壓處的輸出電容最小值處的輸出電容的1.2倍。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，包括在半導(dǎo)體裸片上實(shí)施的可切換電結(jié)構(gòu)，其中 所述半導(dǎo)體裸片包括位于半導(dǎo)體襯底內(nèi)的第一導(dǎo)電類型的第一摻雜區(qū)域(310)，其中所述 第一摻雜區(qū)域(310)被布置在所述半導(dǎo)體襯底內(nèi)，使得所述第一摻雜區(qū)域(310)在從所述可 切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)到所述可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)的轉(zhuǎn)變的至少一部分期間浮置，直 到耗盡區(qū)到達(dá)所述第一摻雜區(qū)域(310)，其中只要所述耗盡區(qū)到達(dá)所述第一摻雜區(qū)域 (310)，就從所述第一摻雜區(qū)域(310)去除所述第一摻雜區(qū)域(310)內(nèi)存在的自由載流子的 至少一部分。3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中所述半導(dǎo)體襯底包括被邊緣終端區(qū)域橫向 包圍的單元區(qū)域，其中所述第一摻雜區(qū)域(310)位于所述邊緣終端區(qū)域內(nèi)。4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中在正常工作期間施加給所述半導(dǎo)體器件的 最大工作電壓差發(fā)生在所述單元區(qū)域的區(qū)域與所述半導(dǎo)體襯底的邊緣之間，其中如果向所 述半導(dǎo)體器件施加所述最大工作電壓差，則所述半導(dǎo)體襯底包括位于所述邊緣終端區(qū)域內(nèi) 的包括所述最大工作電壓差的10%和90%之間的區(qū)域處的所述第一摻雜區(qū)域(310)。5.根據(jù)權(quán)利要求2或4所述的半導(dǎo)體器件，其中所述半導(dǎo)體裸片包括反饋路徑(320， 420,550)，所述反饋路徑被配置為在從所述可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)到所述可切換電結(jié)構(gòu) 的導(dǎo)通狀態(tài)的轉(zhuǎn)變期間能夠回流載流子，其中所述反饋路徑(320,420,550)被配置為在從 所述可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)到所述可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)的轉(zhuǎn)變的至少一部分期間 阻擋載流子流過所述反饋路徑(320，420，550)。6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中所述反饋路徑(420,550)包括所述第一導(dǎo)電 類型的第二摻雜區(qū)域(540)，所述第二摻雜區(qū)域被配置為在所述耗盡區(qū)到達(dá)所述第一摻雜 區(qū)域(310)之前被耗盡。7.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中所述反饋路徑(320)包括被配置為在從所述 可切換電結(jié)構(gòu)的導(dǎo)通狀態(tài)到所述可切換電結(jié)構(gòu)的截止?fàn)顟B(tài)的轉(zhuǎn)變的至少一部分(320)期間 阻擋載流子流過所述反饋路徑的二極管結(jié)構(gòu)(322)。8.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的半導(dǎo)體器件，其中所述輸出電容特性包括具有用 于增加電壓和降低電壓的不同輸出電容的滯后回線部分。9.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的半導(dǎo)體器件，其中所述輸出電容特性包括位于大 于所述半導(dǎo)體器件的擊穿電壓的5%的電壓處的第二輸出電容最大值，其中所述第二輸出 電容最大值大于位于所述第一輸出電容最大值的電壓與所述半導(dǎo)體器件的擊穿電壓的5% 之間的電壓處的所述輸出電容最小值處的輸出電容的1.2倍。10.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的半導(dǎo)體器件，包括半導(dǎo)體裸片，所述半導(dǎo)體裸片 包括具有所述輸出電容特性的功率半導(dǎo)體晶體管布置。11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中所述功率半導(dǎo)體晶體管布置是垂直功率 半導(dǎo)體晶體管布置。12.根據(jù)權(quán)利要求10或11所述的半導(dǎo)體器件，其中所述半導(dǎo)體裸片包括連接至所述功率半導(dǎo)體晶體管布置的柵極結(jié)構(gòu)(340)的第一連接接口、連接至所述功率半導(dǎo)體晶體管布 置的源極結(jié)構(gòu)(330)的第二連接接口以及連接至所述功率半導(dǎo)體晶體管布置的漏極結(jié)構(gòu) (360)的第三連接接口。13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中所述輸出電容特性表示所述功率半導(dǎo)體 晶體管布置的所述第二連接接口與所述第三連接接口之間的漏極-源極電容、所述功率半 導(dǎo)體晶體管布置的所述第一連接接口與所述第三連接接口之間的柵極-漏極電容、或者所 述功率半導(dǎo)體晶體管布置的所述漏極-源極電容與所述功率半導(dǎo)體晶體管布置的所述柵 極-漏極電容的總和。14.根據(jù)權(quán)利要求10至13中任一項(xiàng)所述的半導(dǎo)體器件，其中所述功率半導(dǎo)體晶體管布 置包括延伸到所述半導(dǎo)體襯底的單元區(qū)域內(nèi)的半導(dǎo)體襯底中的多個單元補(bǔ)償區(qū)域(336)， 其中一個或多個漂移區(qū)域(338)定位為與所述多個單元補(bǔ)償區(qū)域相鄰，將所述多個單元補(bǔ) 償區(qū)域中的相鄰單元補(bǔ)償區(qū)域(336)相互分離，其中所述多個單元補(bǔ)償區(qū)域的單元補(bǔ)償區(qū) 域(336)包括所述第一導(dǎo)電類型，并且所述一個或多個漂移區(qū)域(338)包括所述第二導(dǎo)電類 型。15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中所述多個單元補(bǔ)償區(qū)域的單元補(bǔ)償區(qū)域 (336)所包括的所述第一導(dǎo)電類型的每個單位面積的摻雜物的橫向相加數(shù)與由一個或多個 漂移區(qū)域(338)包括的所述第二導(dǎo)電類型的每個單位面積的摻雜物的橫向相加數(shù)偏離小于 由所述單元區(qū)域內(nèi)的所述單元補(bǔ)償區(qū)域(336)包括的所述第一導(dǎo)電類型的每個單位區(qū)域的 摻雜物的橫向相加數(shù)的+/-25%。16.根據(jù)權(quán)利要求14或15所述的半導(dǎo)體器件，包括位于所述半導(dǎo)體襯底的邊緣終端區(qū) 域內(nèi)的所述第一導(dǎo)電類型的第一摻雜區(qū)域(310)，其中所述第一摻雜區(qū)域(310)包括大于所 述多個單元補(bǔ)償區(qū)域的一個單元補(bǔ)償區(qū)域內(nèi)的摻雜原子的數(shù)量的10倍的摻雜原子的數(shù)量。17.—種半導(dǎo)體器件(600)，包括在半導(dǎo)體裸片上實(shí)施的可切換電結(jié)構(gòu)(620)，其中所述 半導(dǎo)體裸片包括:第一導(dǎo)電類型的第一摻雜區(qū)域(630)，位于半導(dǎo)體襯底(610)內(nèi)，其中所述第一摻雜區(qū) 域(630)被布置在所述半導(dǎo)體襯底(610)內(nèi)，使得所述第一摻雜區(qū)域(630)在從所述可切換 電結(jié)構(gòu)的導(dǎo)通狀態(tài)到所述可切換電結(jié)構(gòu)(620)的截止?fàn)顟B(tài)的轉(zhuǎn)變的至少一部分期間浮置， 直到耗盡區(qū)(640)到達(dá)所述第一摻雜區(qū)域(630)，其中只要所述耗盡區(qū)(640)到達(dá)所述第一 摻雜區(qū)域(630)，就從所述第一摻雜區(qū)域(630)中去除所述第一摻雜區(qū)域(630)內(nèi)存在的自 由載流子的至少一部分；以及反饋路徑(650)，被配置為能夠在從所述可切換電結(jié)構(gòu)(620)的截止?fàn)顟B(tài)到所述可切換 電結(jié)構(gòu)(620)的導(dǎo)通狀態(tài)的轉(zhuǎn)變期間回流載流子，其中所述反饋路徑(650)被配置為在從所 述可切換電結(jié)構(gòu)(6 20)的導(dǎo)通狀態(tài)到所述可切換電結(jié)構(gòu)(6 20)的截止?fàn)顟B(tài)的轉(zhuǎn)變的至少一 部分期間阻擋載流子流過所述反饋路徑(650)。18.—種半導(dǎo)體器件(700)，包括半導(dǎo)體襯底(710)，所述半導(dǎo)體襯底包括被邊緣終端區(qū) 域(730)橫向包圍的單元區(qū)域(720)，其中所述邊緣終端區(qū)域(730)被配置為在所述單元區(qū) 域(720)與所述半導(dǎo)體襯底的邊緣之間的正常工作期間支持施加給所述半導(dǎo)體器件的最大 工作電壓差，其中如果向所述半導(dǎo)體器件施加所述最大工作電壓差，則所述半導(dǎo)體襯底 (710)包括位于所述邊緣終端區(qū)域(730)內(nèi)的包括所述最大工作電壓差的20%和80%之間的區(qū)處的第一摻雜區(qū)域，其中所述第一摻雜區(qū)域(740)通過所述半導(dǎo)體襯底內(nèi)或外的導(dǎo)電 結(jié)構(gòu)(750)電連接至電容增加結(jié)構(gòu)(760 )，所述電容增加結(jié)構(gòu)位于所述邊緣終端區(qū)域的包括 所述最大工作電壓差的至少90%的與所述單元區(qū)域(720)內(nèi)的區(qū)域的電壓差的區(qū)域內(nèi)。19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中通過所述第一摻雜區(qū)域(740)、所述電容 增加結(jié)構(gòu)(760)以及連接所述第一摻雜區(qū)域(740)與所述電容增加結(jié)構(gòu)(760)的導(dǎo)電結(jié)構(gòu) (750)構(gòu)建的結(jié)構(gòu)是電浮置的。20.根據(jù)權(quán)利要求18或19所述的半導(dǎo)體器件，其中所述電容增加結(jié)構(gòu)(760)通過至少一 個第二摻雜區(qū)域來實(shí)施，所述至少一個第二摻雜區(qū)域包括與所述半導(dǎo)體襯底的環(huán)繞所述至 少一個第二摻雜區(qū)域的半導(dǎo)體材料的導(dǎo)電類型相反的導(dǎo)電類型；或者所述電容增加結(jié)構(gòu) (760)通過填充有導(dǎo)電材料的至少一個溝槽來實(shí)施，所述導(dǎo)電材料通過所述溝槽內(nèi)的絕緣 層與所述半導(dǎo)體襯底電絕緣。
【文檔編號】H01L29/06GK106098744SQ201610270930
【公開日】2016年11月9日
【申請日】2016年4月27日 公開號201610270930.8, CN 106098744 A, CN 106098744A, CN 201610270930, CN-A-106098744, CN106098744 A, CN106098744A, CN201610270930, CN201610270930.8
【發(fā)明人】F·希爾勒
【申請人】英飛凌科技奧地利有限公司