一種霍爾基片結(jié)構(gòu)及霍爾集成傳感器芯片的制作方法
【專(zhuān)利摘要】本申請(qǐng)實(shí)施例提供一種霍爾基片結(jié)構(gòu)及或霍爾集成傳感器芯片，其中霍爾基片為十字形或菱形?；魻柤蓚鞲衅餍酒ㄉ鲜龅幕魻柣Y(jié)構(gòu)。通過(guò)本發(fā)明實(shí)施例，能夠在不顯著提高成本的前提下，提高靈敏度并減小磁偏置。
【專(zhuān)利說(shuō)明】
一種霍爾基片結(jié)構(gòu)及霍爾集成傳感器芯片
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于半導(dǎo)體工藝領(lǐng)域，尤其涉及一種霍爾基片結(jié)構(gòu)及霍爾集成傳感器芯片。
【背景技術(shù)】
[0002]硅基材料載流子濃度限制了霍爾基片的靈敏度，導(dǎo)致霍爾基片靈敏度受限制，信噪比不高，我們無(wú)法用單純放大的方法獲得高靈敏度，因?yàn)橥瑫r(shí)也將噪聲放大了。為提高基片的靈敏度并提高信噪比，很多科學(xué)家做了大量的嘗試，如斬波穩(wěn)零方案被多個(gè)競(jìng)爭(zhēng)對(duì)手采用。但是，該方法引入調(diào)制頻率會(huì)產(chǎn)生以下
[0003]缺點(diǎn):
[0004]調(diào)制頻率產(chǎn)生了抖動(dòng)噪聲，帶來(lái)新的噪聲源。
[0005]一般載波頻率是信號(hào)頻率的10倍，由于載波頻率的限制，這限制了信號(hào)的相應(yīng)頻率。

【發(fā)明內(nèi)容】

[0006]本發(fā)明提供一種霍爾基片結(jié)構(gòu)及霍爾集成傳感器芯片，以提高靈敏度并減小磁偏置。
[0007]為實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供一種霍爾基片結(jié)構(gòu)，霍爾基片為菱形或十字形。
[0008]優(yōu)選的，所述霍爾基片為多個(gè)，且菱形霍爾基片與十字形霍爾基片交叉排列。
[0009]優(yōu)選的，所述霍爾基片的電極距離邊界為最長(zhǎng)邊的5%_15%
[0010]優(yōu)選的，霍爾基片的電極距離邊界為最長(zhǎng)邊的10%。
[0011]優(yōu)選的，霍爾基片采用多晶硅或金屬鋁進(jìn)行屏蔽。
[0012]優(yōu)選的，霍爾基片的邊長(zhǎng)為100um-150um。
[0013]優(yōu)選的，所述霍爾基片的邊長(zhǎng)為120um。
[0014]本發(fā)明實(shí)施例還提供一種霍爾集成傳感器芯片，芯片包括上述所述的霍爾基片結(jié)構(gòu)。
[0015]通過(guò)本發(fā)明實(shí)施例，能夠在不顯著提高成本的前提下，提高靈敏度并減小磁偏置。
【附圖說(shuō)明】
[0016]為了更清楚地說(shuō)明本申請(qǐng)實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本申請(qǐng)中記載的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0017]圖1是現(xiàn)有技術(shù)中的霍爾基片形狀；
[0018]圖2為十字形霍爾基片；
[0019]圖3為菱形霍爾基片；
[0020]圖4為霍爾基片等效電阻圖。
【具體實(shí)施方式】
[0021]為了使本技術(shù)領(lǐng)域的人員更好地理解本申請(qǐng)中的技術(shù)方案，下面將結(jié)合本申請(qǐng)實(shí)施例中的附圖，對(duì)本申請(qǐng)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本申請(qǐng)一部分實(shí)施例，而不是全部的實(shí)施例。基于本申請(qǐng)中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都應(yīng)當(dāng)屬于本申請(qǐng)保護(hù)的范圍。
[0022]霍爾基片是霍爾集成傳感器芯片的核心部分，它設(shè)計(jì)的優(yōu)劣決定了整個(gè)芯片的性能的好壞。
[0023]霍爾基片是建立在標(biāo)準(zhǔn)的雙極或CMOS工藝之上，在不增加任何掩膜層的基礎(chǔ)上，經(jīng)過(guò)精心設(shè)計(jì)，可以獲得信噪比高，磁偏置小，對(duì)集成電路上的其它器件產(chǎn)生的干擾不敏感的磁敏感器件。其中，下列因素決定了霍爾基片的性能:
[0024]霍爾基片的形狀一一設(shè)計(jì)為十字型或菱形。若多霍爾片，十字型和菱形的交叉排列最好。
[0025]霍爾基片的大小一一理論上越大越好?？紤]成本要求，120um可取得較好的性能。
[0026]電極接觸位置一一距離邊界為最長(zhǎng)邊的10%，可獲得均勻的電流分布和較大的輸入電阻。
[0027]基片屏蔽方式一一可用多晶硅和金屬鋁。金屬鋁效果更好。
[0028]各流片廠的具體工藝參數(shù)一一千變?nèi)f化。如外延層為14um，基極厚度為3um。
[0029]霍爾基片的形狀
[0030]基片形狀對(duì)傳感器性能有重大影響，經(jīng)實(shí)踐發(fā)現(xiàn)圖3所示的菱形形狀的霍爾基片，在各個(gè)角落的電流較低，導(dǎo)致各個(gè)角落的電壓梯度較低，霍爾基片具有最低的偏置(無(wú)磁場(chǎng)時(shí)，基片有輸出)。
[0031 ]其中圖1為現(xiàn)有技術(shù)中的霍爾基片形狀，圖2為十字形霍爾基片，圖3為菱形霍爾基片。
[0032]霍爾基片的大小
[0033]基片大小也決定了其靈敏度，根據(jù)經(jīng)驗(yàn)，霍爾基片可以等效為一個(gè)如圖4
[0034]所示的6電阻網(wǎng)絡(luò)。其靈敏度由這些電阻的阻值確定，電阻的大小由基片的大小、以及外延層或者N井的方塊電阻決定的。當(dāng)流片廠確定后，外延層或者N井的方塊電阻已經(jīng)確定，因此其靈敏度由基片的大小決定。
[0035]電極接觸位置
[0036]電極接觸位置決定電流在基片的分布，也決定了歐姆導(dǎo)致的偏置電壓。
[0037]基片屏蔽方式
[0038]基片屏蔽可以有效地釋放霍爾基片的應(yīng)力，并確保集成電路上的其它器件不對(duì)基片產(chǎn)生電磁干擾?；帘尾牧嫌薪饘黉X，多晶硅等材料，并且其形狀對(duì)應(yīng)力釋放也有影響。
[0039]各流片廠的具體工藝參數(shù)
[0040]針對(duì)各流片廠工藝千差萬(wàn)別，基于有限元分析法，可輸入相關(guān)基片區(qū)的方塊電阻、厚度、基片幾何形狀、接觸點(diǎn)位置、屏蔽材料，即可獲得基片的靈敏度值、偏置大小、以及溫度穩(wěn)定性等參數(shù)，這是后續(xù)調(diào)理電路的核心輸入信號(hào)，決定了后續(xù)調(diào)理電路的設(shè)計(jì)和優(yōu)化。
[0041]雖然通過(guò)實(shí)施例描繪了本申請(qǐng)，本領(lǐng)域普通技術(shù)人員知道，本申請(qǐng)有許多變形和變化而不脫離本申請(qǐng)的精神，希望所附的權(quán)利要求包括這些變形和變化而不脫離本申請(qǐng)的精神。
【主權(quán)項(xiàng)】
1.一種霍爾基片結(jié)構(gòu)，其特征在于，霍爾基片為菱形和/或十字形。2.如權(quán)利要求1所述的霍爾基片結(jié)構(gòu)，其特征在于，所述霍爾基片為多個(gè)，且菱形霍爾基片與十字形霍爾基片交叉排列。3.如權(quán)利要求1所述的霍爾基片結(jié)構(gòu)，其特征在于，所述霍爾基片的電極距離邊界為最長(zhǎng)邊的5%-15%。4.如權(quán)利要求3所述的霍爾基片結(jié)構(gòu)，其特征在于，所述霍爾基片的電極距離邊界為最長(zhǎng)邊的10%。5.如權(quán)利要求1所述的霍爾基片結(jié)構(gòu)，其特征在于，所述霍爾基片采用多晶硅或金屬鋁進(jìn)行屏蔽。6.如權(quán)利要求1所述的霍爾基片結(jié)構(gòu)，其特征在于，所述霍爾基片的邊長(zhǎng)為10um-150umo7.如權(quán)利要求1所述的霍爾基片結(jié)構(gòu)，其特征在于，所述霍爾基片的邊長(zhǎng)為120um。8.—種霍爾集成傳感器芯片，其特征在于，所述芯片包括如權(quán)利要求1至7中任一項(xiàng)所述的霍爾基片結(jié)構(gòu)。
【文檔編號(hào)】H01L43/06GK106098930SQ201610435993
【公開(kāi)日】2016年11月9日
【申請(qǐng)日】2016年6月17日
【發(fā)明人】張文偉
【申請(qǐng)人】蘇州森特克測(cè)控技術(shù)有限公司