一種疊層片式壓敏電阻的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及壓敏電阻，具體涉及一種疊層片式壓敏電阻。
【背景技術(shù)】
[0002]在同一印刷電路板線路采用多個(gè)片式壓敏電阻時(shí)，常常占用過多線路面積，導(dǎo)致電路復(fù)雜化，帶來電路設(shè)計(jì)、維護(hù)方面的隱患，而片式壓敏電阻排作為一種新型壓敏元件，能夠在同一單體上集成多個(gè)壓敏電阻并且每個(gè)壓敏電阻與表層電阻層構(gòu)成RC回路，不僅縮小產(chǎn)品體積的優(yōu)勢，還具有壓敏電阻的防護(hù)靜電放電和電磁干擾的效果，正在應(yīng)用于多功能化、微型化的通信、消費(fèi)類電子產(chǎn)品上，疊層片式壓敏電阻的內(nèi)電極傳統(tǒng)的設(shè)計(jì)形狀為矩形，矩形的內(nèi)電極會(huì)引起端電極和內(nèi)電極的虛弱連接，表現(xiàn)為產(chǎn)品電性能測試不導(dǎo)通、耐浪涌電流沖擊能力下降、長期應(yīng)用時(shí)易失效等隱患，所以，如何提供結(jié)構(gòu)設(shè)計(jì)多樣化的片式壓敏電阻排以滿足各種電路保護(hù)的應(yīng)用要求，仍然需要進(jìn)一步改進(jìn)與完善。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型的目的就在于為了解決上述問題而提供一種疊層片式壓敏電阻。
[0004]本實(shí)用新型通過以下技術(shù)方案來實(shí)現(xiàn)上述目的:一種疊層片式壓敏電阻，包括:壓敏陶瓷基體、壓敏電阻排、內(nèi)側(cè)電極、外側(cè)電極，所述壓敏陶瓷基體安裝于表面絕緣層上，所述表面絕緣層下方設(shè)置有下基體，所述壓敏陶瓷基體上設(shè)置有所述壓敏電阻排，所述壓敏電阻排通過連接塊連接，所述連接塊中部設(shè)置有調(diào)節(jié)環(huán)，所述表面絕緣層上方設(shè)置有信號接口，所述信號接口上方設(shè)置有所述內(nèi)側(cè)電極，所述內(nèi)側(cè)電極下方設(shè)置有所述外側(cè)電極，所述外側(cè)電極下方設(shè)置有上基體。
[0005]上述結(jié)構(gòu)中，帶狀功能層由電阻材料經(jīng)燒結(jié)形成薄膜電阻，與本身具有電容量的壓敏電阻形成阻容回路，高集成為具有防護(hù)電磁干擾功能的疊層片式所述壓敏電阻排5，所述內(nèi)側(cè)電極7與所述外側(cè)電極8能增加疊層片式壓敏電阻內(nèi)電極在端電極的顯露面積，加強(qiáng)內(nèi)電極與外電極的連接，且不會(huì)引起內(nèi)電極厚度的增加，可以大幅降低疊層片式壓敏電阻開路、虛弱連接帶來的系列風(fēng)險(xiǎn)。
[0006]為了進(jìn)一步提高集成性能，所述壓敏陶瓷基體與所述表面絕緣層連接，所述表面絕緣層與所述下基體連接。
[0007]為了進(jìn)一步提高集成性能，所述壓敏陶瓷基體與所述壓敏電阻排連接，所述壓敏電阻排通過所述連接塊連接。
[0008]為了進(jìn)一步提高集成性能，所述連接塊與所述調(diào)節(jié)環(huán)連接，所述表面絕緣層與所述信號接口連接。
[0009]為了進(jìn)一步提高集成性能，所述內(nèi)側(cè)電極與所述外側(cè)電極連接，所述外側(cè)電極與所述上基體連接。
[0010]有益效果在于:本實(shí)用新型產(chǎn)品是多個(gè)獨(dú)立的單體疊層片式壓敏電阻集成的排列式產(chǎn)品，不僅集成性高，顯著減小PCB板占用空間，而且，內(nèi)電極設(shè)計(jì)有較多選擇，為電子線路設(shè)計(jì)提供更多便利。
【附圖說明】
[0011]圖1是本實(shí)用新型所述用于產(chǎn)品包裝的新型智能真空包裝機(jī)的主視圖。
[0012]圖2是本實(shí)用新型所述用于產(chǎn)品包裝的新型智能真空包裝機(jī)的俯視圖。
[0013]1、上基板；2、下基板；3、壓敏陶瓷基體；4、調(diào)節(jié)環(huán)；5、壓敏電阻排；6、信號接口 ；7、內(nèi)側(cè)電極；8、外側(cè)電極；9、連接塊；10、表面絕緣層。
【具體實(shí)施方式】
[0014]下面結(jié)合附圖對本實(shí)用新型作進(jìn)一步說明:如圖1-圖2所示，一種疊層片式壓敏電阻，包括:壓敏陶瓷基體3、壓敏電阻排5、內(nèi)側(cè)電極7、外側(cè)電極8，壓敏陶瓷基體3安裝于表面絕緣層10上，表面絕緣層10下方設(shè)置有下基體2，壓敏陶瓷基體3上設(shè)置有壓敏電阻排5，獨(dú)立的單體疊層片式壓敏電阻沿長方體的長度方向并排均勻?qū)ΨQ設(shè)置，壓敏電阻排5通過連接塊9連接，連接塊9中部設(shè)置有調(diào)節(jié)環(huán)4，表面絕緣層10上方設(shè)置有信號接口 6，絕緣層10具有提高產(chǎn)品的環(huán)境耐受力的功能，信號接口 6上方設(shè)置有內(nèi)側(cè)電極7，內(nèi)側(cè)電極7下方設(shè)置有外側(cè)電極8，外側(cè)電極8下方設(shè)置有上基體I，有助于進(jìn)行焊接，每組相對的外側(cè)電極8之間相互獨(dú)立，且每組相對的外側(cè)電極8都與沿長方體的長度方向設(shè)置的內(nèi)側(cè)電極7相連。
[0015]上述結(jié)構(gòu)中，帶狀功能層由電阻材料經(jīng)燒結(jié)形成薄膜電阻，與本身具有電容量的壓敏電阻形成阻容回路，高集成為具有防護(hù)電磁干擾功能的疊層片式壓敏電阻排5，內(nèi)側(cè)電極7與外側(cè)電極8能增加疊層片式壓敏電阻內(nèi)電極在端電極的顯露面積，加強(qiáng)內(nèi)電極與端電極的連接，且不會(huì)引起內(nèi)電極厚度的增加，可以大幅降低疊層片式壓敏電阻開路、虛弱連接帶來的系列風(fēng)險(xiǎn)，進(jìn)一步的，內(nèi)電極和引出電極共同呈L型，這樣在加強(qiáng)內(nèi)電極與端電極的連接的同時(shí)，還不會(huì)導(dǎo)致過多雜散電容的產(chǎn)生。
[0016]為了進(jìn)一步提高集成性能，壓敏陶瓷基體與表面絕緣層連接，表面絕緣層與下基體連接，壓敏陶瓷基體與壓敏電阻排連接，壓敏電阻排通過連接塊連接，連接塊與調(diào)節(jié)環(huán)連接，表面絕緣層與信號接口連接，內(nèi)側(cè)電極與外側(cè)電極連接，外側(cè)電極與上基體連接。
[0017]以上顯示和描述了本實(shí)用新型的基本原理、主要特征和優(yōu)點(diǎn)，本行業(yè)的技術(shù)人員應(yīng)該了解，本實(shí)用新型不受上述實(shí)施例的限制，上述實(shí)施例和說明書中描述的只是說明本實(shí)用新型的原理，在不脫離本實(shí)用新型精神和范圍的前提下，本實(shí)用新型還會(huì)有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本實(shí)用新型范圍內(nèi)，本實(shí)用新型要求保護(hù)范圍由所附的權(quán)利要求書及其效物界定。
【主權(quán)項(xiàng)】
1.一種疊層片式壓敏電阻，其特征在于:包括壓敏陶瓷基體、壓敏電阻排、內(nèi)側(cè)電極、外側(cè)電極，所述壓敏陶瓷基體安裝于表面絕緣層上，所述表面絕緣層下方設(shè)置有下基體，所述壓敏陶瓷基體上設(shè)置有所述壓敏電阻排，所述壓敏電阻排通過連接塊連接，所述連接塊中部設(shè)置有調(diào)節(jié)環(huán)，所述表面絕緣層上方設(shè)置有信號接口，所述信號接口上方設(shè)置有所述內(nèi)側(cè)電極，所述內(nèi)側(cè)電極下方設(shè)置有所述外側(cè)電極，所述外側(cè)電極下方設(shè)置有上基體。2.根據(jù)權(quán)利要求1所述的一種疊層片式壓敏電阻，其特征在于:所述壓敏陶瓷基體與所述表面絕緣層連接，所述表面絕緣層與所述下基體連接。3.根據(jù)權(quán)利要求1所述的一種疊層片式壓敏電阻，其特征在于:所述壓敏陶瓷基體與所述壓敏電阻排連接，所述壓敏電阻排通過所述連接塊連接。4.根據(jù)權(quán)利要求1所述的一種疊層片式壓敏電阻，其特征在于:所述連接塊與所述調(diào)節(jié)環(huán)連接，所述表面絕緣層與所述信號接口連接。5.根據(jù)權(quán)利要求1所述的一種疊層片式壓敏電阻，其特征在于:所述內(nèi)側(cè)電極與所述外側(cè)電極連接，所述外側(cè)電極與所述上基體連接。
【專利摘要】本實(shí)用新型公開了一種疊層片式壓敏電阻，包括：壓敏陶瓷基體、壓敏電阻排、內(nèi)側(cè)電極、外側(cè)電極，所述壓敏陶瓷基體安裝于表面絕緣層上，所述表面絕緣層下方設(shè)置有下基體，所述壓敏陶瓷基體上設(shè)置有所述壓敏電阻排，所述壓敏電阻排通過連接塊連接，所述連接塊中部設(shè)置有調(diào)節(jié)環(huán)，所述表面絕緣層上方設(shè)置有信號接口，所述信號接口上方設(shè)置有所述內(nèi)側(cè)電極，所述內(nèi)側(cè)電極下方設(shè)置有所述外側(cè)電極，所述外側(cè)電極下方設(shè)置有上基體，有益效果在于：本實(shí)用新型產(chǎn)品是多個(gè)獨(dú)立的單體疊層片式壓敏電阻集成的排列式產(chǎn)品，集成性高，顯著減小PCB板占用空間，內(nèi)電極設(shè)計(jì)有較多選擇，為電子線路設(shè)計(jì)提供更多便利。
【IPC分類】H01C7/105, H01C13/02
【公開號】CN204884737
【申請?zhí)枴緾N201520656946
【發(fā)明人】王在義
【申請人】深圳盛邦傳奇科技有限公司
【公開日】2015年12月16日
【申請日】2015年8月27日