一種增加發(fā)光面積led芯片結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型公開一種增加發(fā)光面積LED芯片結(jié)構(gòu)，包括襯底、外延層、導(dǎo)電層、P電極和N電極；外延層由依次形成的N?GaN、有源發(fā)光層及P?GaN構(gòu)成，N?GaN形成在襯底上；導(dǎo)電層形成在P?GaN上，導(dǎo)電層上形成P電極；有源發(fā)光層及P?GaN的外側(cè)壁上形成第一斜坡，第一斜坡上形成絕緣層，絕緣層部分延伸至導(dǎo)電層表面；N?GaN的外側(cè)壁形成第二斜坡，N電極形成在第二斜坡上并借助絕緣層與有源發(fā)光層、P?GaN及導(dǎo)電層絕緣。本實(shí)用新型可以進(jìn)一步減少發(fā)光面積損失，進(jìn)一步提高發(fā)光效率，從而在同等芯片面積下增加芯片發(fā)光層面積。
【專利說明】
一種増加發(fā)光面積LED芯片結(jié)構(gòu)
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及LED技術(shù)領(lǐng)域，尤其是指一種增加發(fā)光面積LED芯片結(jié)構(gòu)。
【背景技術(shù)】
[0002]現(xiàn)有技術(shù)中，GaN基發(fā)光二極管結(jié)構(gòu)分為正裝結(jié)構(gòu)、垂直結(jié)構(gòu)以及正裝結(jié)構(gòu)。其中，正裝結(jié)構(gòu)芯片通過干法蝕刻的方式裸露N型氮化鎵層，然后在P型氮化鎵上形成透明導(dǎo)電層，最后使用鎳金等金屬制作P/N電極，形成電流通路發(fā)光；垂直結(jié)構(gòu)芯片通過使用導(dǎo)電沉底或者襯底轉(zhuǎn)移等方式形成導(dǎo)電的沉底層，使P/N電極分別位于芯片上下兩個面;倒裝結(jié)構(gòu)芯片制作流程與正裝類似，只是透明導(dǎo)電層由反射金屬層或者透明導(dǎo)電層加反射層形成，光由芯片的藍(lán)寶石襯底面出射。
[0003]隨著LED芯片功率的上升，對于芯片的散熱需求越來越高，倒裝結(jié)構(gòu)逐漸成為功率型芯片的主流結(jié)構(gòu)。芯片結(jié)構(gòu)中影響芯片發(fā)光效率的主因是芯片發(fā)光層的面積在整個芯片面積上的占比。倒裝芯片結(jié)構(gòu)都需要使用干法蝕刻的方式蝕刻裸露出N型氮化鎵，不可避免的造成芯片發(fā)光面積損失。現(xiàn)有技術(shù)中公開利用N型氮化鎵側(cè)壁制作N電極接觸金屬，但都未提出明確可控面積的側(cè)壁絕緣層制作方法。
[0004]公開號為CN10426947IA公開一種全角度側(cè)壁反射電極的LED芯片及其制作方法。其全角度側(cè)壁反射電極的LED芯片的P-GaN和量子阱層的側(cè)壁設(shè)有斜坡，在斜坡上形成鈍化層，接著在斜坡上形成N電極，N電極同時和N-GaN平面接觸。其N電極焊盤直接形成于P-GaN和鈍化層之上，雖然可以部分減小發(fā)光面積的損失，然而，N電極同時與N-GaN平面接觸，依然損失部分發(fā)光面積，發(fā)光效率有待進(jìn)一步提高。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型的目的在于提供一種增加發(fā)光面積LED芯片結(jié)構(gòu)，以進(jìn)一步減少發(fā)光面積損失，進(jìn)一步提高發(fā)光效率，從而在同等芯片面積下增加芯片發(fā)光層面積。
[0006]為達(dá)成上述目的，本實(shí)用新型的解決方案為:
[0007]—種增加發(fā)光面積LED芯片結(jié)構(gòu)，包括襯底、外延層、導(dǎo)電層、P電極和N電極；外延層由依次形成的N-GaN、有源發(fā)光層及P-GaN構(gòu)成，N-GaN形成在襯底上;導(dǎo)電層形成在P-GaN上，導(dǎo)電層上形成P電極;有源發(fā)光層及P-GaN的外側(cè)壁上形成第一斜坡，第一斜坡上形成絕緣層，絕緣層部分延伸至導(dǎo)電層表面;N-GaN的外側(cè)壁形成第二斜坡，N電極形成在第二斜坡上并借助絕緣層與有源發(fā)光層、P-GaN及導(dǎo)電層絕緣。
[0008]進(jìn)一步，所述導(dǎo)電層為金屬反射層。
[0009]進(jìn)一步，所述金屬反射層上形成金屬基膜層，P電極形成在金屬基膜層上。
[0010]進(jìn)一步，所述金屬基薄膜層為銀、鋁或金，設(shè)置為單層或多層結(jié)構(gòu)。
[0011]進(jìn)一步，所述金屬反射層為銀、鈦、鋁、鉻、銦、錫、金及其合金，設(shè)置為單層或多層結(jié)構(gòu)。
[0012]進(jìn)一步，所述導(dǎo)電層為透明導(dǎo)電層。
[0013]—種增加發(fā)光面積LED芯片結(jié)構(gòu)制作方法，包括以下步驟:
[0014]—，提供襯底；
[0015]二，在襯底上形成外延層，外延層依次由N-GaN、有源發(fā)光層及P-GaN構(gòu)成；
[0016]三，蝕刻有源發(fā)光層和P-GaN的外側(cè)壁形成第一斜坡；
[0017]四，在P-GaN上形成導(dǎo)電層；
[0018]五，在第一斜坡上形成絕緣層并部分延伸至導(dǎo)電層表面；
[0019]六，蝕刻N(yùn)-GaN外側(cè)壁形成第二斜坡，在第二斜坡上形成N電極，在導(dǎo)電層上形成P電極。
[0020]進(jìn)一步，所述導(dǎo)電層為金屬反射層。
[0021]進(jìn)一步，在絕緣層延伸至導(dǎo)電層表面部分蝕刻圖形，絕緣層蝕刻圖形部分上形成金屬基膜層，金屬基膜層與金屬反射層電連接;然后在金屬基膜層上形成二次布線絕緣層并部分裸露金屬基膜層，P電極形成在裸露的金屬基膜層上。
[0022]進(jìn)一步，所述導(dǎo)電層為透明導(dǎo)電層。
[0023]采用上述方案后，本實(shí)用新型N-GaN的外側(cè)壁形成第二斜坡，N電極形成在第二斜坡上并借助絕緣層與有源發(fā)光層、P-GaN及導(dǎo)電層絕緣，使得N電極無需與N-GaN平面接觸，而是形成在N-GaN外側(cè)壁的斜坡上，進(jìn)一步減少發(fā)光面積損失，提尚發(fā)光效率，從而在同等芯片面積下增加芯片發(fā)光層面積。
[0024]同時，本實(shí)用新型增加發(fā)光面積LED芯片結(jié)構(gòu)制作方法中，一次蝕刻在有源發(fā)光層和P-GaN的外側(cè)壁形成第一斜坡，在第一斜坡上形成絕緣層，通過控制第一斜坡的傾斜角度，使得側(cè)壁絕緣層的面積可以控制；二次蝕刻在N-GaN外側(cè)壁形成第二斜坡，在第二斜坡上形成N電極，通過控制第二斜坡的傾斜角度，使得可以控制N-GaN第二斜坡的面積，實(shí)現(xiàn)芯片電壓優(yōu)化。
【附圖說明】
[0025]圖1是本實(shí)用新型實(shí)施例一的俯視圖；
[0026]圖2是本實(shí)用新型實(shí)施例一的剖視圖；
[0027]圖3a至圖3f是本實(shí)用新型實(shí)施例一的制作工藝圖；
[0028]圖4是本實(shí)用新型實(shí)施例二的俯視圖；
[0029]圖5是本實(shí)用新型實(shí)施例二的剖視圖；
[0030]圖6a至圖6f是本實(shí)用新型實(shí)施例二的制作工藝圖；
[0031 ]圖7是本實(shí)用新型實(shí)施例三的俯視圖；
[0032]圖8是本實(shí)用新型實(shí)施例三的剖視圖；
[0033]圖9a至圖9e是本實(shí)用新型實(shí)施例三的制作工藝圖；
[0034]圖10是本實(shí)用新型實(shí)施例四的剖視圖；
[0035]圖11是本實(shí)用新型實(shí)施例五的剖視圖；
[0036]圖12是本實(shí)用新型實(shí)施例六的剖視圖。
[0037]標(biāo)號說明
[0038]襯底I外延層2
[0039]N-GaN 21第二斜坡211
[0040]N歐姆接觸金屬212有源發(fā)光層22
[0041]P-GaN 23第一斜坡24
[0042]導(dǎo)電層3金屬反射層31
[0043]絕緣層4N電極51
[0044]P電極52金屬基膜層6
[0045]二次布線絕緣層7。
【具體實(shí)施方式】
[0046]以下結(jié)合附圖及具體實(shí)施例對本實(shí)用新型做詳細(xì)描述。
[0047]參閱圖1至圖3f所示，本實(shí)用新型揭示的一種增加發(fā)光面積LED芯片結(jié)構(gòu)實(shí)施例一，包括襯底1、外延層2、導(dǎo)電層3、絕緣層4、N電極51和P電極52。
[0048]外延層2由依次形成的N-GaN 21、有源發(fā)光層22及P-GaN 23構(gòu)成，N-GaN 21形成在襯底I上。導(dǎo)電層3形成在P-GaN 23上，導(dǎo)電層3上形成P電極52;本實(shí)施例中，所述導(dǎo)電層3為金屬反射層31，形成倒裝芯片。所述金屬反射層31為銀、鈦、鋁、鉻、銦、錫、金及其合金，設(shè)置為單層或多層結(jié)構(gòu)。
[0049]有源發(fā)光層22及P-GaN23的外側(cè)壁上形成第一斜坡24，第一斜坡24上形成絕緣層4，絕緣層4部分延伸至導(dǎo)電層3表面。N-GaN 21的外側(cè)壁形成第二斜坡211，N電極51形成在第二斜坡211上并借助絕緣層4與有源發(fā)光層22、P-GaN 23及導(dǎo)電層3絕緣，N電極51借助N歐姆接觸金屬212與N-GaN 21連接。
[0050]—種增加發(fā)光面積LED芯片結(jié)構(gòu)制作方法，包括以下步驟:
[0051 ] —，提供襯底I，可以為藍(lán)寶石襯底。
[0052]二，如圖3a所示，在襯底I上形成外延層2，外延層2依次由N-GaN 21、有源發(fā)光層22及P-GaN 23構(gòu)成。
[0053]三，如圖3b所示，蝕刻有源發(fā)光層22和P-GaN23的外側(cè)壁形成第一斜坡24。
[0054]四，如圖3c所示，在P-GaN23上形成導(dǎo)電層3，本實(shí)施例中，所述導(dǎo)電層3為金屬反射層31。
[0055]五，如圖3d所示，在第一斜坡24上形成絕緣層4并部分延伸至導(dǎo)電層3表面。
[0056]六，如圖3e所示，蝕刻N(yùn)-GaN21外側(cè)壁形成第二斜坡211，并在第二斜坡211上形成N歐姆接觸金屬212，如圖3f所示，在第二斜坡211上形成N電極51，N電極51借助N歐姆接觸金屬212與N-GaN 21連接，在導(dǎo)電層3上形成P電極52，形成如圖2所示的LED芯片結(jié)構(gòu)。
[0057]如圖4至圖6e所示，本實(shí)用新型揭示的一種增加發(fā)光面積LED芯片結(jié)構(gòu)實(shí)施例二，包括襯底1、外延層2、導(dǎo)電層3、絕緣層4、N電極51和P電極52。
[0058]外延層2由依次形成的N-GaN 21、有源發(fā)光層22及P-GaN 23構(gòu)成，N-GaN 21形成在襯底I上。
[0059]導(dǎo)電層3形成在P-GaN23上，本實(shí)施例中，所述導(dǎo)電層3為金屬反射層31，形成倒裝芯片。
[0060]有源發(fā)光層22及P-GaN23的外側(cè)壁上形成第一斜坡24，第一斜坡24上形成絕緣層4，絕緣層4部分延伸至導(dǎo)電層3表面;在絕緣層4延伸至導(dǎo)電層3表面部分蝕刻圖形，絕緣層4蝕刻圖形部分上形成金屬基膜層6，金屬基膜層6與金屬反射層31電連接;然后在金屬基膜層6上形成二次布線絕緣層7并部分裸露金屬基膜層6，P電極52形成在裸露的金屬基膜層6上。金屬基薄膜層6為銀、鋁或金，設(shè)置為單層或多層結(jié)構(gòu)。
[0061]N-GaN21的外側(cè)壁形成第二斜坡211，N電極51形成在第二斜坡211上并借助絕緣層4和二次布線絕緣層7與有源發(fā)光層22、P-GaN 23及導(dǎo)電層3絕緣。
[0062]—種增加發(fā)光面積LED芯片結(jié)構(gòu)制作方法，包括以下步驟:
[0063]一，提供襯底I。
[0064]二，如圖6a所示，在襯底I上形成外延層2，外延層2依次由N-GaN 21、有源發(fā)光層22及P-GaN 23構(gòu)成。
[0065]三，如圖6b所示，蝕刻有源發(fā)光層22和P-GaN 23的外側(cè)壁形成第一斜坡24。
[0066]四，如圖6c所示，在P-GaN23上形成導(dǎo)電層3;本實(shí)施例中，所述導(dǎo)電層3為金屬反射層31。
[0067]五，在第一斜坡24上形成絕緣層4并部分延伸至導(dǎo)電層3表面;在絕緣層4延伸至導(dǎo)電層3表面部分蝕刻圖形，如圖6d所示，絕緣層4蝕刻圖形部分上形成金屬基膜層6，如圖6e所示，金屬基膜層6與金屬反射層31電連接;然后在金屬基膜層6上形成二次布線絕緣層7并部分裸露金屬基膜層6，如圖6f所示，P電極52形成在裸露的金屬基膜層6上。
[0068]六，蝕刻N(yùn)-GaN 21外側(cè)壁形成第二斜坡211，在第二斜坡211上形成N電極51，N電極51借助N歐姆接觸金屬212與N-GaN 21連接，在導(dǎo)電層3上形成P電極52，形成如圖5所示的LED芯片結(jié)構(gòu)。
[0069]參閱圖7至圖9e所示，本實(shí)用新型揭示的一種增加發(fā)光面積LED芯片結(jié)構(gòu)實(shí)施例三，包括襯底1、外延層2、導(dǎo)電層3、絕緣層4、N電極51和P電極52。
[0070]外延層2由依次形成的N-GaN 21、有源發(fā)光層22及P-GaN 23構(gòu)成，N-GaN 21形成在襯底I上。導(dǎo)電層3形成在P-GaN 23上，導(dǎo)電層3上形成P電極52;本實(shí)施例中，所述導(dǎo)電層3為透明導(dǎo)電層32，形成正裝芯片。
[0071]有源發(fā)光層22及P-GaN23的外側(cè)壁上形成第一斜坡24，第一斜坡24上形成絕緣層4，絕緣層4部分延伸至導(dǎo)電層3表面。N-GaN 21的外側(cè)壁形成第二斜坡211，N電極51形成在第二斜坡211上并借助絕緣層4與有源發(fā)光層22、P-GaN 23及導(dǎo)電層3絕緣。
[0072]本實(shí)施例中，N電極51設(shè)置為倒梯形，如圖8所示。當(dāng)然，N電極51也可以設(shè)置為梯形，如圖10所示，N電極51也可以設(shè)置為“7”字形，如圖11所示，N電極51也可以設(shè)置為帶延伸部的倒梯形，如圖12所示。
[0073]—種增加發(fā)光面積LED芯片結(jié)構(gòu)制作方法，包括以下步驟:
[0074]一，提供襯底I，可以為藍(lán)寶石襯底。
[0075]二，如圖9a所示，在襯底I上形成外延層2，外延層2依次由N-GaN 21、有源發(fā)光層22及P-GaN 23構(gòu)成。
[0076]三，如圖9b所示，蝕刻有源發(fā)光層22和P-GaN23的外側(cè)壁形成第一斜坡24。
[0077]四，如圖9c所示，在P-GaN23上形成導(dǎo)電層3，本實(shí)施例中，所述導(dǎo)電層3為透明導(dǎo)電層32。
[0078]五，如圖9d所示，在第一斜坡24上形成絕緣層4并部分延伸至導(dǎo)電層3表面。
[0079]六，如圖9e所示，蝕刻N(yùn)-GaN21外側(cè)壁形成第二斜坡211，如圖3f所示，在第二斜坡211上形成N電極51，在導(dǎo)電層3上形成P電極52，形成如圖7所示的LED芯片結(jié)構(gòu)。
[0080]以上所述僅為本實(shí)用新型的優(yōu)選實(shí)施例，并非對本案設(shè)計的限制，凡依本案的設(shè)計關(guān)鍵所做的等同變化，均落入本案的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種增加發(fā)光面積LED芯片結(jié)構(gòu)，其特征在于:包括襯底、外延層、導(dǎo)電層、P電極和N電極;外延層由依次形成的N-GaN、有源發(fā)光層及P-GaN構(gòu)成，N-GaN形成在襯底上；導(dǎo)電層形成在P-GaN上，導(dǎo)電層上形成P電極;有源發(fā)光層及P-GaN的外側(cè)壁上形成第一斜坡，第一斜坡上形成絕緣層，絕緣層部分延伸至導(dǎo)電層表面;N-GaN的外側(cè)壁形成第二斜坡，N電極形成在第二斜坡上并借助絕緣層與有源發(fā)光層、P-GaN及導(dǎo)電層絕緣。2.如權(quán)利要求1所述的一種增加發(fā)光面積LED芯片結(jié)構(gòu)，其特征在于:所述導(dǎo)電層為金屬反射層。3.如權(quán)利要求2所述的一種增加發(fā)光面積LED芯片結(jié)構(gòu)，其特征在于:所述金屬反射層上形成金屬基膜層，P電極形成在金屬基膜層上。4.如權(quán)利要求3所述的一種增加發(fā)光面積LED芯片結(jié)構(gòu)，其特征在于:金屬基薄膜層為銀、鋁或金，設(shè)置為單層或多層結(jié)構(gòu)。5.如權(quán)利要求2所述的一種增加發(fā)光面積LED芯片結(jié)構(gòu)，其特征在于:所述金屬反射層為銀、鈦、鋁、鉻、銦、錫、金及其合金，設(shè)置為單層或多層結(jié)構(gòu)。6.如權(quán)利要求1所述的一種增加發(fā)光面積LED芯片結(jié)構(gòu)，其特征在于:所述導(dǎo)電層為透明導(dǎo)電層。
【文檔編號】H01L33/40GK205428987SQ201620205190
【公開日】2016年8月3日
【申請日】2016年3月17日
【發(fā)明人】鄔新根, 李俊賢, 陳亮, 陳凱軒, 張永, 劉英策, 周弘毅, 魏振東
【申請人】廈門乾照光電股份有限公司