絕緣隔離半導體器件的制作方法
【專利摘要】公開了一種絕緣隔離半導體器件。所述絕緣隔離半導體器件包括：半導體襯底；位于所述半導體襯底上的第一半導體層；位于所述第一半導體層上的第二半導體層；位于所述第二半導體層中的半導體島；以及圍繞所述半導體島的底部和側(cè)壁的第一絕緣隔離層，其中，所述第一絕緣隔離層包括由所述第一半導體層的一部分形成的在所述半導體島的底部延伸的第一部分，以及由所述第二半導體層的一部分形成的在所述半導體島的側(cè)壁延伸的第二部分。所述絕緣隔離半導體器件無需使用SOI，從而可以降低制造成本。
【專利說明】
絕緣隔離半導體器件
技術(shù)領域
[0001]本發(fā)明涉及地半導體技術(shù)，更具體地，涉及絕緣隔離半導體器件(DielectricallyIsolated Semiconductor Device)。
【背景技術(shù)】
[0002]絕緣體上硅(SOI)包括半導體層和位于半導體層下方的絕緣層。該絕緣層可以是單晶硅襯底中的氧化物埋層。在絕緣體上硅(SOI)中形成的半導體器件包括晶體管和二極管等，其中，在SOI的半導體中形成半導體器件的有源區(qū)。進一步地，利用絕緣層實現(xiàn)半導體有源區(qū)的隔離，從而可以抑制半導體襯底的漏電流和相關的寄生電容等。基于SOI的半導體器件可以獲得高速、低功耗和高可靠性等優(yōu)點。例如，在應用于ESD時，二極管的瞬態(tài)響應速度是重要參數(shù)。由于可以減輕寄生電容，因此基于SOI的二極管可以工作于高速應用中。
[0003]絕緣隔離半導體器件利用絕緣層將半導體器件的有源區(qū)與鄰近半導體器件相隔離，從而可以提高器件性能?，F(xiàn)有的絕緣隔離半導體器件形成在SOI中，不僅包括有源區(qū)下方的絕緣層，而且包括圍繞有源區(qū)周邊形成的溝槽隔離以及在有源區(qū)上方形成的層間介質(zhì)層。例如，全氧化物半導體器件的有源區(qū)大致由絕緣層完全包圍，僅在層間介質(zhì)層中形成導電通道到達摻雜區(qū)，從而提供半導體器件與外部電路的電連接路徑。
[0004]由于難以直接在氧化層上外延生長單晶硅，因此，用于制造絕緣隔離半導體器件的工藝需要預先形成S0I，或者購買商品化的SOI晶片，然后在SOI的半導體層中形成半導體器件的有源區(qū)。已有的一種制造SOI的方法是將氧化層和單晶硅進行高溫鍵合，從而形成單晶硅和氧化層的疊層作為SOI。由于復雜且高成本的SOI制造工藝，絕緣隔離半導體器件的制造成本也相應提尚。
[0005]因此，期望進一步簡化絕緣隔離半導體器件的制造工藝以降低其成本。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種利用半導體襯底制造的絕緣隔離半導體器件，無需預先制造SOI，從而可以降低制造成本。
[0007]根據(jù)本發(fā)明的一方面，提供一種絕緣隔離半導體器件，包括:半導體襯底;位于所述半導體襯底上的第一半導體層;位于所述第一半導體層上的第二半導體層;位于所述第二半導體層中的半導體島；以及圍繞所述半導體島的底部和側(cè)壁的第一絕緣隔離層，其中，所述第一絕緣隔離層包括由所述第一半導體層的一部分形成的在所述半導體島的底部延伸的第一部分，以及由所述第二半導體層的一部分形成的在所述半導體島的側(cè)壁延伸的第二部分。
[0008]優(yōu)選地，所述絕緣隔離半導體器件還包括位于所述半導體襯底中的半導體埋層，所述半導體襯底位于所述半導體埋層上方的部分形成所述第一半導體層。
[0009]優(yōu)選地，所述半導體埋層包括開口，并且所述第一絕緣隔離層延伸進入所述開口。
[0010]優(yōu)選地，所述絕緣隔離半導體器件還包括位于所述第二半導體層上的第二絕緣層，所述第二絕緣層覆蓋所述半導體島的表面，以及經(jīng)由所述第二絕緣層到達所述半導體島的導電通道。
[0011]優(yōu)選地，所述半導體埋層位于所述半導體襯底表面下方深度大于2微米的位置。
[0012]優(yōu)選地，所述第一絕緣層的厚度不超過2微米。
[0013]優(yōu)選地，所述半導體襯底和所述第一半導體層為第一摻雜類型，所述半導體掩埋層、所述第二半導體層和所述半導體島為與所述第一摻雜類型相反的第二摻雜類型。
[0014]優(yōu)選地，所述第一摻雜類型為N型和P型之一，所述第二摻雜類型為N型和P型中的另一種。
[0015]優(yōu)選地，所述絕緣隔離半導體器件還包括位于所述半導體島中的多個摻雜區(qū)，所述多個摻雜區(qū)的摻雜類型為所述第一摻雜類型和所述第二摻雜類型之一。
[0016]優(yōu)選地，所述絕緣隔離半導體器件為選自二極管和晶體管中的一種。
[0017]優(yōu)選地，所述第一半導體層和所述第二半導體層中的至少一個為外延半導體層。
[0018]根據(jù)本發(fā)明的另一方面，提供一種用于制造絕緣隔離半導體器件的方法，包括:在半導體襯底上形成第一半導體層;在所述第一半導體層上形成第二半導體層;采用所述第一半導體層的一部分和所述第二半導體層的一部分形成第一絕緣隔離層，其中，所述第一絕緣隔離層在所述第二半導體層中限定半導體島，并且，所述第一半導體層的所述一部分形成所述第一絕緣層在所述半導體島的底部延伸的第一部分，所述第二半導體的所述一部分形成所述第一絕緣層在所述半導體島的側(cè)壁延伸的第二部分。
[0019]優(yōu)選地，形成所述第一半導體層的步驟包括:在所述半導體襯底中形成半導體埋層，所述半導體埋層位于所述第一半導體層下方并且具有開口，使得所述第一半導體層與所述半導體襯底經(jīng)由所述開口彼此連接。
[0020]優(yōu)選地，所述半導體埋層位于所述半導體襯底表面下方深度大于2微米的位置。
[0021]優(yōu)選地，所述半導體襯底位于所述半導體埋層上方的部分形成所述第一半導體層。
[0022]優(yōu)選地，形成半導體埋層的步驟包括采用離子注入在所述半導體襯底內(nèi)部形成摻雜區(qū)作為所述半導體埋層。
[0023 ] 優(yōu)選地，所述離子注入的能量為800keV_l 500keV。
[0024]優(yōu)選地，形成第一絕緣隔離層的步驟包括:陽極氧化，使得所述第二半導體層的所述一部分和所述半導體襯底的所述一部分轉(zhuǎn)變?yōu)槎嗫坠?；以及將所述多孔硅轉(zhuǎn)變?yōu)檠趸蕖?br>[0025]優(yōu)選地，在陽極氧化的步驟之前，還包括:在所述第二半導體層中形成到達所述半導體襯底的所述第一部分的第一摻雜區(qū)。
[0026]優(yōu)選地，陽極氧化的步驟包括:將已經(jīng)形成的半導體結(jié)構(gòu)浸入腐蝕溶液中；以及施加電流，使得電流依次流經(jīng)所述第一摻雜區(qū)、所述第一半導體層、所述第一半導體層。
[0027]優(yōu)選地，在浸入腐蝕溶液的步驟之前，還包括:采用掩模覆蓋所述第二半導體層的表面;在掩模中形成開口，暴露所述第一摻雜區(qū)的表面;將第一導線電連接至所述第一摻雜區(qū)的表面，使得所述第一摻雜區(qū)作為陽極；以及將第二導線電連接至所述半導體襯底的表面，使得所述半導體襯底作為陰極。
[0028]優(yōu)選地，所述陽極氧化僅腐蝕第一摻雜類型的半導體材料。
[0029]優(yōu)選地，所述半導體襯底和所述第一半導體層為第一摻雜類型，所述半導體掩埋層、所述第二半導體層和所述半導體島為與所述第一摻雜類型相反的第二摻雜類型。
[0030]優(yōu)選地，所述第一摻雜類型為N型和P型之一，所述第二摻雜類型為N型和P型中的另一種。
[0031]優(yōu)選地，在形成第一絕緣隔離層的步驟之后，還包括在所述半導體島中形成所述絕緣隔離半導體器件的多個摻雜區(qū)。
[0032]優(yōu)選地，通過外延生長形成所述第一半導體層和所述第二半導體層中的至少一個。
[0033]根據(jù)本發(fā)明實施例的絕緣隔離半導體器件，第一絕緣隔離層包括由所述第一半導體層的一部分形成的在所述半導體島的底部延伸的第一部分，以及由所述第二半導體層的一部分形成的在所述半導體島的側(cè)壁延伸的第二部分。該半導體器件既無需預先制造SOI，也無需單獨形成溝槽隔離，從而可以簡化工藝，降低制造成本。該第一絕緣隔離層圍繞半導體島的底部和側(cè)壁，從而實現(xiàn)了該半導體器件與半導體襯底之間的縱向隔離，以及半導體器件與鄰近的半導體器件之間的橫向隔離。該絕緣隔離半導體器件可以減輕寄生電容，從而工作于高速應用。
【附圖說明】
[0034]通過以下參照附圖對本發(fā)明實施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點將更為清楚，在附圖中:
[0035]圖1至10示出根據(jù)本發(fā)明的實施例的絕緣隔離半導體器件的制造方法的各個階段的截面圖。
【具體實施方式】
[0036]以下將參照附圖更詳細地描述本發(fā)明。在各個附圖中，相同的元件采用類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。此外，可能未示出某些公知的部分。為了簡明起見，可以在一幅圖中描述經(jīng)過數(shù)個步驟后獲得的半導體結(jié)構(gòu)。
[0037]應當理解，在描述器件的結(jié)構(gòu)時，當將一層、一個區(qū)域稱為位于另一層、另一個區(qū)域“上面”或“上方”時，可以指直接位于另一層、另一個區(qū)域上面，或者在其與另一層、另一個區(qū)域之間還包含其它的層或區(qū)域。并且，如果將器件翻轉(zhuǎn)，該一層、一個區(qū)域?qū)⑽挥诹硪粚?、另一個區(qū)域“下面”或“下方”。
[0038]如果為了描述直接位于另一層、另一個區(qū)域上面的情形，本文將采用“A直接在B上面”或“A在B上面并與之鄰接”的表述方式。在本申請中，“A直接位于B中”表示A位于B中，并且A與B直接鄰接，而非A位于B中形成的摻雜區(qū)中。
[0039]在本申請中，術(shù)語“半導體結(jié)構(gòu)”指在制造半導體器件的各個步驟中形成的整個半導體結(jié)構(gòu)的統(tǒng)稱，包括已經(jīng)形成的所有層或區(qū)域。
[0040]在下文中描述了本發(fā)明的許多特定的細節(jié)，例如器件的結(jié)構(gòu)、材料、尺寸、處理工藝和技術(shù)，以便更清楚地理解本發(fā)明。但正如本領域的技術(shù)人員能夠理解的那樣，可以不按照這些特定的細節(jié)來實現(xiàn)本發(fā)明。
[0041]除非在下文中特別指出，半導體器件的各個部分可以由本領域的技術(shù)人員公知的材料構(gòu)成。半導體材料例如包括II1-V族半導體，如GaAs、InP、GaN、SiC，以及IV族半導體，如S1、Ge0
[0042]本發(fā)明可以各種形式呈現(xiàn)，以下將以二極管的制造工藝為例說明本發(fā)明的實施例。
[0043]圖1至10示出根據(jù)本發(fā)明的實施例的絕緣隔離半導體器件的制造方法的各個階段的截面圖。
[0044]如圖1所示，采用離子注入，在半導體襯底101上形成半導體埋層102。半導體襯底101和半導體埋層102分別為彼此相反的第一摻雜類型和第二摻雜類型。
[0045]第一摻雜類型是N型和P型中的一種，第二摻雜類型是N型和P型中的另一種。為了形成N型半導體層或區(qū)域，可以在半導體層和區(qū)域中注入N型摻雜劑(例如P、As)。為了形成P型半導體層或區(qū)域，可以在半導體層和區(qū)域中摻入P型摻雜劑(例如B)。在一個示例中，半導體襯底1I是P摻雜的，半導體埋層102是N摻雜的。
[0046]通過控制離子注入的能量和摻雜劑的劑量，可以控制摻雜劑在半導體襯底101中的深度及摻雜濃度分布。優(yōu)選地，半導體埋層102位于半導體襯底101的表面下深度超過2微米的位置，從而完全嵌入半導體襯底101內(nèi)部。為此，離子注入的能量約為800keV-1500keV，從而通過高能量注入到達期望的深度。此外，為了減小摻雜區(qū)的分布范圍，優(yōu)選使用擴散系數(shù)小的摻雜劑。例如，為了形成N型埋層，可以采用擴散系數(shù)小的砷元素作為摻雜劑。
[0047]在該實施例中，半導體埋層102是包含開口的圖案化層。為此，在離子注入前，在半導體襯底101上形成光致抗蝕劑層，通過光刻將光致抗蝕劑層形成包含開口的掩模，然后經(jīng)由掩模進行離子注入。該掩模作為離子注入的遮擋掩模，掩模的開口部分圖案與將要形成的半導體埋層102的圖案相同。在離子注入之后，通過在溶劑中溶解或灰化去除光致抗蝕劑層。
[0048]在離子注入之后，由于半導體埋層102包含開口，因此，半導體襯底101包括位于半導體埋層102上方的第一部分、位于半導體埋層102下方的部分，以及用于連接第一部分和第二部分的連接部。在該實施例中，半導體襯底101位于半導體埋層102上方的第一部分，作為第一半導體層103。通過控制離子注入的參數(shù)控制半導體埋層102的深度，也即第一半導體層103的厚度。在替代的實施例中，通過外延生長形成第一半導體層103。通過控制外延生長的工藝控制第一半導體層103的厚度。
[0049]由于掩模的遮擋，半導體襯底101的連接部未注入摻雜劑，因而，半導體襯底101的第一部分和第二部分經(jīng)由連接部連通，從而在后續(xù)的陽極氧化步驟中將作為電流路徑的一部分。優(yōu)選地，為了在陽極氧化時控制電流方向和獲得高電流密度，半導體襯底101的第一部分的厚度與連接部的寬度或直徑大致在同一數(shù)量級，例如在2微米的范圍內(nèi)。
[0050]進一步地，在半導體襯底101的表面上形成第二半導體層104，如圖2所示。第二半導體層104為第二摻雜類型。
[0051]可以采用已知的沉積工藝形成第二半導體層102，化學氣相沉積(CVD)、原子層沉積(ALD)等。半導體襯底1I例如是單晶硅襯底，第二半導體層102例如是外延硅層。
[0052]在該實施例中，通過控制沉積時間等參數(shù)可以調(diào)節(jié)外延半導體104的厚度，使得該厚度約為I微米至10微米，優(yōu)選約為2微米至4微米。通過控制摻雜濃度調(diào)節(jié)第二半導體層104的電阻率，使得該電阻率約為I Ω.cm至100Ω.cm，優(yōu)選約為5Ω.cm至10.0Ω.cm。
[0053]進一步地，在第二半導體層104的表面形成光致抗蝕劑層，通過光刻將光致抗蝕劑層形成包含開口的掩模105。然后經(jīng)由掩模105進行離子注入，形成第一摻雜區(qū)110，如圖3所不。該掩模105作為離子注入的遮擋掩模，掩模105的開口圖案與將要形成的摻雜區(qū)的圖案相同。在離子注入之后，仍然保留掩模105用于后續(xù)的工藝步驟。
[0054]第一摻雜區(qū)110與半導體襯底101的摻雜類型相同，二者均為第一摻雜類型，但第一摻雜區(qū)110相對重摻雜。通過控制離子注入的能量和摻雜劑的劑量，使得第一摻雜區(qū)110從第二半導體層104的表面向下延伸至半導體襯底101的第一部分中。優(yōu)選地，第一摻雜區(qū)110向下延伸至與半導體埋層102的表面接觸。
[0055]第一摻雜區(qū)110在后續(xù)的陽極氧化步驟中將作為電流路徑的一部分。優(yōu)選地，為了在陽極氧化時控制電流方向和獲得高電流密度，第一摻雜區(qū)110的寬度或直徑與半導體襯底101的第一部分的厚度大致在同一數(shù)量級，例如在2微米范圍內(nèi)。
[0056]進一步地，采用陽極氧化工藝，將第一摻雜區(qū)110和半導體襯底101的一部分轉(zhuǎn)變多孔硅，從而形成多孔硅層111，如圖4所示。
[0057]在陽極氧化工藝中，將整個半導體結(jié)構(gòu)浸入腐蝕溶液中。將一根導線連接至第一摻雜區(qū)110使其作為陽極，將另一根導線連接至半導體襯底101使其作為陰極。然后，經(jīng)由導線在陽極和陰極之間通以電流。由于第一摻雜區(qū)I1、半導體襯底101的第一部分、半導體襯底101的連接部、以及半導體襯底101的第二部分的摻雜類型相同并且彼此連通，因此，電流依次流經(jīng)上述區(qū)域。如果電流密度大于預定值，則位于電流路徑上的半導體材料逐漸失去電子，從而形成多孔娃。
[0058]在該實施例中，第一摻雜區(qū)110的表面與導線接觸。因此，從該表面開始，第一摻雜區(qū)110逐漸轉(zhuǎn)變成氧化物。在電流流動的方向上，第一摻雜區(qū)110、半導體襯底1I的第一部分和連接部的截面尺寸小于半導體襯底101的第二部分的截面尺寸。
[0059]通過選擇合適的電流值，使得第一摻雜區(qū)110、半導體襯底101的第一部分和連接部的電流密度大于預定值轉(zhuǎn)變成多孔硅，形成多孔硅層111，同時，半導體襯底101的第二部分的電流密度小于預定值而保持為半導體材料。
[0060]在上述陽極氧化工藝中，掩模105限制了電流在第一摻雜類型的第一摻雜區(qū)流入半導體結(jié)構(gòu)。半導體埋層102與半導體襯底101的摻雜類型相反，從而限制電流流動區(qū)域，迫使電流只能從半導體埋層102上方的半導體層橫向流動。然后，電流經(jīng)由半導體埋層102的開口流向半導體襯底101的背面。這些限制電流路徑的措施可以提高多孔硅層111的質(zhì)量和厚度均勻性。
[0061 ]在該優(yōu)選的實施例中，上述陽極氧化僅腐蝕第一摻雜類型的半導體材料。
[0062]進一步地，在陽極氧化工藝之后，通過在溶劑中溶解或灰化去除掩模105。將半導體結(jié)構(gòu)從腐蝕溶液中取出，進行烘干。然后，在氧化氣氛中氧化，將多孔硅層111氧化形成第一絕緣隔離層112，如圖5所示。
[0063]第一絕緣隔離層112將第二半導體層104分離成半導體島106，并且限定半導體島106的底部和側(cè)面。在該步驟中，半導體襯底101的第一部分也由第一絕緣隔離層112隔開。
[0064]進一步地，通過上述已知的沉積工藝，在半導體結(jié)構(gòu)的表面上形成第二絕緣隔離層113，如圖6所示。例如，第二絕緣隔離層113由氧化物、氮化物或氧氮化物的一種組成。第二絕緣隔離層113覆蓋第二半導體層104的表面，即覆蓋半導體島106的表面。第一絕緣隔離層112和第二絕緣隔離層113—起，使得半導體島106與鄰近的半導體區(qū)域隔開。
[0065]進一步地，通過離子注入，在第二半導體層104的半導體島106中形成第二摻雜區(qū)121，如圖7所示，以及第三摻雜區(qū)131，如圖8所示。
[0066]該離子注入穿過第二絕緣隔離層113進入第二半導體層104的半導體島106中。第二摻雜區(qū)121和第三摻雜區(qū)131分別為第二摻雜類型和第一摻雜類型。第二摻雜區(qū)121與第二半導體層104的摻雜類型相同但相對重摻雜。第三摻雜區(qū)131與第二半導體層104之間形成二極管的PN結(jié)。
[0067]進一步地，在半導體結(jié)構(gòu)的表面形成光致抗蝕劑層，通過光刻將光致抗蝕劑層形成包含開口的掩模。采用掩模進行蝕刻，該蝕刻可以采用干法蝕刻，如離子銑蝕刻、等離子蝕刻、反應離子蝕刻、激光燒蝕，或者通過使用蝕刻劑溶液的選擇性的濕法蝕刻。
[0068]該蝕刻從光致抗蝕劑掩模中的開口向下進行，在第二絕緣隔離層113中形成開口，分別暴露第二摻雜區(qū)121和第三摻雜區(qū)131的表面，如圖9所示。由于蝕刻劑的選擇性，該蝕刻可以停止在第二摻雜區(qū)121和第三摻雜區(qū)131的表面。在蝕刻之后，通過在溶劑中溶解或灰化去除光致抗蝕劑層。
[0069]進一步地，通過上述已知的沉積工藝，在半導體結(jié)構(gòu)表面形成導電層。該導電層例如由金、銀、銅、鋁或其合金組成。該導電層不僅覆蓋第二絕緣隔離層113的表面，而且填充開口，與第二摻雜區(qū)121和第三摻雜區(qū)131接觸。
[0070]采用光致抗蝕劑層形成掩模，將導電層圖案化形成分別接觸第二摻雜區(qū)121的陰極接觸和接觸第三摻雜區(qū)131的源極接觸，如圖1O所示。
[0071]該絕緣隔離半導體器件100包括半導體襯底101、位于半導體襯底上101的第二半導體層104、位于第二半導體層104中的半導體島106、以及圍繞半導體島106的底部和側(cè)壁的第一絕緣隔離層112，其中，第一絕緣隔離層112是由第二半導體層104的一部分和半導體襯底101的一部分一起形成的絕緣層。
[0072]優(yōu)選地，該絕緣隔離半導體器件100還包括位于半導體襯底101中的半導體埋層102，半導體埋層102限定第一絕緣隔離層112在半導體島106的底部橫向延伸的部分。
[0073]優(yōu)選地，半導體埋層102包括開口，并且第一絕緣隔離層112延伸進入開口。
[0074]優(yōu)選地，絕緣隔離半導體器件100還包括位于第二半導體層104上的第二絕緣層113，第二絕緣層113覆蓋半導體島106的表面，以及經(jīng)由第二絕緣層113到達半導體島106的導電通道。
[0075]優(yōu)選地，半導體埋層102位于半導體襯底101表面下方深度大于2微米的位置。
[0076]優(yōu)選地，第一絕緣層的厚度不超過2微米。
[0077]優(yōu)選地，絕緣隔離半導體器件100還包括位于半導體島106中的第二摻雜區(qū)121和第三摻雜區(qū)131。
[0078]優(yōu)選地，絕緣隔離半導體器件100還包括位于第一半導體層和第二半導體層104之間的第三半導體層，其中，所述第三半導體層為第一摻雜類型。
[0079]在上述的實施例中，描述了絕緣隔離半導體器件包括第二摻雜類型的半導體島106的實例。在替代的實施例中，根據(jù)器件的類型，可以形成第一摻雜類型的半導體島106。為此，相對于上述實施例，僅僅需要反轉(zhuǎn)半導體襯底101、半導體埋層102、第一半導體層103、第二半導體層104和第一摻雜區(qū)110的摻雜類型即可。
[0080]在上述的實施例中，描述了絕緣隔離半導體器件為二極管的實例。在替代的實施例中，絕緣隔離半導體器件可以是晶體管，采用第一絕緣隔離層和第二絕緣隔離層限定的半導體島還可以用于形成晶體管的有源區(qū)。進一步地，在第二絕緣隔離層中形成導電通道到達摻雜區(qū)，從而提供半導體器件與外部電路的電連接路徑。
[0081]在以上的描述中，對于各層的圖案化、蝕刻等技術(shù)細節(jié)并沒有做出詳細的說明。但是本領域技術(shù)人員應當理解，可以通過各種技術(shù)手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領域技術(shù)人員還可以設計出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實施例，但是這并不意味著各個實施例中的措施不能有利地結(jié)合使用。
[0082]應當說明的是，在本文中，諸如第一和第二等之類的關系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括要素的過程、方法、物品或者設備中還存在另外的相同要素。
[0083]依照本發(fā)明的實施例如上文，這些實施例并沒有詳盡敘述所有的細節(jié)，也不限制該發(fā)明僅為的具體實施例。顯然，根據(jù)以上描述，可作很多的修改和變化。本說明書選取并具體描述這些實施例，是為了更好地解釋本發(fā)明的原理和實際應用，從而使所屬技術(shù)領域技術(shù)人員能很好地利用本發(fā)明以及在本發(fā)明基礎上的修改使用。本發(fā)明僅受權(quán)利要求書及其全部范圍和等效物的限制。
【主權(quán)項】
1.一種絕緣隔離半導體器件，其特征在于，包括: 半導體襯底； 位于所述半導體襯底上的第一半導體層； 位于所述第一半導體層上的第二半導體層； 位于所述第二半導體層中的半導體島；以及 圍繞所述半導體島的底部和側(cè)壁的第一絕緣隔離層， 其中，所述第一絕緣隔離層包括由所述第一半導體層的一部分形成的在所述半導體島的底部延伸的第一部分，以及由所述第二半導體層的一部分形成的在所述半導體島的側(cè)壁延伸的第二部分。2.根據(jù)權(quán)利要求1所述的絕緣隔離半導體器件，其特征在于，還包括位于所述半導體襯底中的半導體埋層，所述半導體襯底位于所述半導體埋層上方的部分形成所述第一半導體層。3.根據(jù)權(quán)利要求2所述的絕緣隔離半導體器件，其特征在于，所述半導體埋層包括開口，并且所述第一絕緣隔離層延伸進入所述開口。4.根據(jù)權(quán)利要求1所述的絕緣隔離半導體器件，還包括位于所述第二半導體層上的第二絕緣層，所述第二絕緣層覆蓋所述半導體島的表面，以及經(jīng)由所述第二絕緣層到達所述半導體島的導電通道。5.根據(jù)權(quán)利要求2所述的絕緣隔離半導體器件，其特征在于，所述半導體埋層位于所述半導體襯底表面下方深度大于2微米的位置。6.根據(jù)權(quán)利要求2所述的絕緣隔離半導體器件，其特征在于，所述第一絕緣層的厚度不超過2微米。7.根據(jù)權(quán)利要求2所述的絕緣隔離半導體器件，其特征在于，所述半導體襯底和所述第一半導體層為第一摻雜類型，所述半導體掩埋層、所述第二半導體層和所述半導體島為與所述第一摻雜類型相反的第二摻雜類型。8.根據(jù)權(quán)利要求7所述的絕緣隔離半導體器件，其特征在于，所述第一摻雜類型為N型和P型之一，所述第二摻雜類型為N型和P型中的另一種。9.根據(jù)權(quán)利要求7所述的絕緣隔離半導體器件，其特征在于，還包括位于所述半導體島中的多個摻雜區(qū)，所述多個摻雜區(qū)的摻雜類型為所述第一摻雜類型和所述第二摻雜類型之 O10.根據(jù)權(quán)利要求1所述的絕緣隔離半導體器件，其特征在于，所述絕緣隔離半導體器件為選自二極管和晶體管中的一種。11.根據(jù)權(quán)利要求1所述的絕緣隔離半導體器件，其特征在于，所述第一半導體層和所述第二半導體層中的至少一個為外延半導體層。
【文檔編號】H01L29/06GK205508823SQ201521087032
【公開日】2016年8月24日
【申請日】2015年12月22日
【發(fā)明人】張常軍, 季鋒, 王平, 陳祖銀
【申請人】杭州士蘭微電子股份有限公司, 杭州士蘭集成電路有限公司