一種密封環(huán)布局結(jié)構的制作方法
【專利摘要】本實用新型提供一種密封環(huán)布局結(jié)構，包括至少三層金屬線；相鄰兩層金屬線之間連接有介質(zhì)層及若干導電柱；所述導電柱嵌于所述介質(zhì)層中，且所述導電柱之間交錯排列，從而消除了金屬層間介質(zhì)層通道，阻斷了剪切應力的傳導，有效降低了芯片邊緣分層的概率。其中，所述導電柱之間交錯排列既可以是同一層介質(zhì)層中的相鄰兩列導電柱之間在平行于金屬線方向上交錯排列，也可以是相鄰兩層介質(zhì)層中兩層導電柱之間在平行于金屬線方向上交錯排列。在第一種方案中，相鄰兩列導電柱之間交錯排列還可以增大導電柱之間的最小間距，降低導電柱周圍介質(zhì)層由于與金屬應力相反而鼓起的風險，從而進一步降低分層概率。
【專利說明】
一種密封環(huán)布局結(jié)構
技術領域
[0001]本實用新型屬于半導體制造領域，涉及一種密封環(huán)布局結(jié)構。【背景技術】
[0002]在半導體芯片制作中，芯片外圍需要通過密封環(huán)鍵合(seal ring bonding)，使芯片內(nèi)部保持密封狀態(tài)。傳統(tǒng)的密封環(huán)一般采用多層金屬層疊加，通常為雙密封環(huán)(內(nèi)外共兩圈)或單密封環(huán)(僅一圈)，金屬的寬度約為10?20微米。密封環(huán)為連續(xù)的金屬線，圍在芯片的外圈。密封環(huán)內(nèi)側(cè)的電路區(qū)可免于受到外部環(huán)境的影響，防止芯片破裂，確保半導體芯片的性能長時間穩(wěn)定。另外，密封環(huán)還可以進一步保護其內(nèi)側(cè)的集成電路免于受到濕氣引起的劣化，由于芯片內(nèi)部的介電層一般由多孔低介電常數(shù)材料形成，濕氣可輕易滲透低介電常數(shù)介電層而到達集成電路，密封環(huán)則由金屬形成，其封鎖了濕氣滲透途徑，且可實質(zhì)上排出任何濕氣滲透。
[0003]目前，先進工藝的產(chǎn)品封裝過程中，經(jīng)常遭受芯片邊緣分層的問題，主要原因是由于芯片本身的密封環(huán)不夠強大或者各薄膜層之間的粘附力不強。在切割晶粒(Die Saw)時， 芯片邊緣無法抗拒切割制程(激光高溫以及刀片機械切割)所引起的剪切應力，最終引起芯片從邊緣處破裂分層。
[0004]圖1顯示為現(xiàn)有技術中雙密封環(huán)的一種布局結(jié)構示意圖，如圖所示，雙密封環(huán)包括內(nèi)密封環(huán)1及外密封環(huán)2(圖1中僅示出了雙密封環(huán)的一段)，其中，所述內(nèi)密封環(huán)1包括金屬線101、連接于所述金屬線101表面的三條導電條102及若干導電柱103,所述外密封環(huán)2包括金屬線201及連接于所述金屬線201表面的一條導電條202,所述導電條及導電柱均嵌于頂D (金屬層間介質(zhì)層，未示出)中。[00〇5]圖2顯不為現(xiàn)有技術中雙密封環(huán)中存在的介質(zhì)層通道效應的不意圖，如圖所不，內(nèi)密封環(huán)中，由于導電柱排列方式一致，使得導電柱之間存在若干垂直于金屬線方向的金屬層間介質(zhì)層通道aMD channel)，當剪切應力沿著多個MD通道往同一方向傳導(如圖中箭頭所示)，將產(chǎn)生較大的剪切力合力，迫使金屬薄膜與金屬層間介質(zhì)層之間發(fā)生分層。
[0006]因此，如何提供一種新的密封環(huán)布局結(jié)構以解決上述問題實屬必要。【實用新型內(nèi)容】
[0007]鑒于以上所述現(xiàn)有技術的缺點，本實用新型的目的在于提供一種密封環(huán)布局結(jié)構，用于解決現(xiàn)有技術中芯片邊緣容易分層，導致器件失效的問題。
[0008]為實現(xiàn)上述目的及其他相關目的，本實用新型提供一種密封環(huán)布局結(jié)構，所述密封環(huán)布局結(jié)構包括至少三層金屬線；相鄰兩層金屬線之間連接有介質(zhì)層及若干導電柱;所述導電柱嵌于所述介質(zhì)層中；其中:所述導電柱之間交錯排列。
[0009]可選地，所述導電柱在平行于所述金屬線方向上排列成至少兩列。
[0010]可選地，同一層所述介質(zhì)層中，相鄰兩列導電柱之間交錯排列。
[0011]可選地，每一列導電柱中，相鄰兩個導電柱之間的距離相等，且相鄰兩列導電柱錯開所述距離的一半。
[0012]可選地，相鄰兩層所述介質(zhì)層中，兩層導電柱在平行于所述金屬線方向上交錯排列。
[0013]可選地，相鄰兩層金屬線之間還連接有至少一條導電條;所述導電條嵌于所述介質(zhì)層中，且平行于與所述金屬線方向。
[0014]可選地，所述導電柱在平行于所述金屬線方向上排列成至少兩列，且每兩列導電柱之間設置有一條所述導電條。
[0015]可選地，所述導電柱的橫截面為圓形或多邊形。
[0016]可選地，所述密封環(huán)布局結(jié)構作為單密封環(huán)，或者作為雙密封環(huán)的內(nèi)密封環(huán)。
[0017]可選地，所述雙密封環(huán)的外密封環(huán)包括至少三層金屬線；相鄰兩層金屬線之間連接有介質(zhì)層及至少一條導電條，所述導電條平行于所述金屬線方向。
[0018]如上所述，本實用新型的密封環(huán)布局結(jié)構，具有以下有益效果:本實用新型的密封環(huán)布局結(jié)構包括至少三層金屬線；相鄰兩層金屬線之間連接有介質(zhì)層及若干導電柱;所述導電柱嵌于所述介質(zhì)層中，且所述導電柱之間交錯排列，從而消除了金屬層間介質(zhì)層通道，阻斷了剪切應力的傳導，有效降低了芯片邊緣分層的概率。其中，所述導電柱之間交錯排列既可以是同一層介質(zhì)層中的相鄰兩列導電柱之間在平行于金屬線方向上交錯排列，也可以是相鄰兩層介質(zhì)層中兩層導電柱之間在平行于金屬線方向上交錯排列。在第一種方案中，相鄰兩列導電柱之間交錯排列還可以增大導電柱之間的最小間距，降低導電柱周圍介質(zhì)層由于與金屬應力相反而鼓起的風險，從而進一步降低分層概率。
【附圖說明】
[0019]圖1顯示為現(xiàn)有技術中雙密封環(huán)的一種布局結(jié)構示意圖。
[0020]圖2顯示為現(xiàn)有技術中雙密封環(huán)中存在的介質(zhì)層通道效應的示意圖。
[0021]圖3顯示為本實用新型的密封環(huán)布局結(jié)構于實施例一中的示意圖。
[0022]圖4顯示為本實用新型的密封環(huán)布局結(jié)構于實施例一中通道效應被阻斷的示意圖。
[0023]圖5顯示為本實用新型的密封環(huán)布局結(jié)構于實施例二中的示意圖。
[0024]圖6顯示為本實用新型的密封環(huán)布局結(jié)構于實施例二中通道效應被阻斷的示意圖。
[0025]元件標號說明
[0026]1,3內(nèi)密封環(huán)
[0027]2,4外密封環(huán)
[0028]101,201,301,401金屬線
[0029]102,202,303,402導電條
[0030]103,302,302a,302b,302c 導電柱
【具體實施方式】
[0031]以下由特定的具體實施例說明本實用新型的實施方式，熟悉此技術的人士可由本說明書所揭露的內(nèi)容輕易地了解本實用新型的其他優(yōu)點及功效。
[0032]請參閱圖3至圖4。須知，本說明書所附圖式所繪示的結(jié)構、比例、大小等，均僅用以配合說明書所揭示的內(nèi)容，以供熟悉此技術的人士了解與閱讀，并非用以限定本實用新型可實施的限定條件，故不具技術上的實質(zhì)意義，任何結(jié)構的修飾、比例關系的改變或大小的調(diào)整，在不影響本實用新型所能產(chǎn)生的功效及所能達成的目的下，均應仍落在本實用新型所揭示的技術內(nèi)容得能涵蓋的范圍內(nèi)。同時，本說明書中所引用的如“上”、“下”、“左”、 “右”、“中間”及“一”等的用語，亦僅為便于敘述的明了，而非用以限定本實用新型可實施的范圍，其相對關系的改變或調(diào)整，在無實質(zhì)變更技術內(nèi)容下，當亦視為本實用新型可實施的范疇。[〇〇33]本實用新型提供一種密封環(huán)布局結(jié)構，所述密封環(huán)布局結(jié)構包括至少三層金屬線；相鄰兩層金屬線之間連接有介質(zhì)層及若干導電柱;所述導電柱嵌于所述介質(zhì)層中；其中:所述導電柱之間交錯排列。本實用新型的密封環(huán)布局結(jié)構可作為單密封環(huán)，也可作為雙密封環(huán)的內(nèi)密封環(huán)。下面實施例中，均以雙密封環(huán)為例進行具體說明。[〇〇34] 實施例一
[0035]如圖3所示，所述雙密封環(huán)包括內(nèi)密封環(huán)3及外密封環(huán)4。所述雙密封環(huán)的外密封環(huán) 4包括至少三層金屬線401(為了圖示的方便，圖3中僅示出了一層所述金屬線401);相鄰兩層金屬線401之間連接有介質(zhì)層(未示出)及至少一條導電條402,所述導電條402平行于所述金屬線401方向。所述內(nèi)密封環(huán)3采用所述密封環(huán)布局結(jié)構，包括至少三層金屬線301 (為了圖示的方便，圖3中僅示出了一層所述金屬線301)，相鄰兩層金屬線301之間連接有介質(zhì)層(圖3中未示出所述介質(zhì)層)及若干導電柱302;所述導電柱302嵌于所述介質(zhì)層中。
[0036]具體的，所述導電柱302的橫截面為圓形或多邊形，本實施例中，所述導電柱302的橫截面以矩形為例。[〇〇37]具體的，所述導電柱302在平行于所述金屬線301方向上排列成至少兩列，圖3顯示的為所述導電柱302排列成四列的情形。[〇〇38] 進一步的，相鄰兩層金屬線301之間還連接有至少一條導電條303;所述導電條303 嵌于所述介質(zhì)層中，且平行于與所述金屬線301方向。作為示例，每兩列導電柱302之間設置有一條所述導電條303。
[0039]特別的，本實施例中，位于同一層所述介質(zhì)層中的相鄰兩列導電柱302之間交錯排列。作為示例，如圖3所示，每一列導電柱302中，相鄰兩個導電柱302之間的距離相等，且相鄰兩列導電柱303在平行于所述金屬線方向上錯開所述距離的一半。當然，在其它實施例中，相鄰兩列導電柱303錯開的距離也可以增大或縮小，此處不應過分限制本實用新型的保護范圍。
[0040]如圖4所示，同一層介質(zhì)層中，介質(zhì)層通道被交錯排列的所述導電柱302所阻斷，剪切應力的傳導也被阻斷，從而有效避免了通道效應，可以降低芯片邊緣分層的概率。此外， 相鄰兩列導電柱之間交錯排列還可以增大導電柱之間的最小間距，降低導電柱周圍介質(zhì)層由于與金屬應力相反而鼓起的風險，從而進一步降低分層概率。[0041 ] 實施例二
[0042]本實施例與實施例一采用基本相同的技術方案，不同之處在于實施例一中，所述導電柱之間交錯排列是同一層介質(zhì)層中的相鄰兩列導電柱之間在平行于金屬線方向上交錯排列，而本實施例中，所述導電柱之間交錯排列是相鄰兩層介質(zhì)層中兩層導電柱之間在平行于金屬線方向上交錯排列。
[0043]如圖5所示，所述雙密封環(huán)包括內(nèi)密封環(huán)3及外密封環(huán)4。所述雙密封環(huán)的外密封環(huán)4包括至少三層金屬線401(為了圖示的方便，圖5中僅示出了一層所述金屬線401);相鄰兩層金屬線401之間連接有介質(zhì)層(未示出)及至少一條導電條402，所述導電條402平行于所述金屬線401方向。所述內(nèi)密封環(huán)3采用所述密封環(huán)布局結(jié)構，包括至少三層金屬線301(為了圖示的方便，圖5中僅示出了一層所述金屬線301)，相鄰兩層金屬線301之間連接有介質(zhì)層(圖5中未示出所述介質(zhì)層)及若干導電柱(為了清楚顯示不同層導電柱之間的位置關系，圖5中示出了三層導電柱302a、302b及302c，其中，所述導電柱302b位于所述導電柱302a之上，所述導電柱302c位于所述導電柱302b之上)；所述導電柱302a、302b及302c分別嵌于不同層介質(zhì)層中。
[0044]具體的，所述導電柱302a、302b及302c的橫截面為圓形或多邊形，本實施例中，所述導電柱302a、302b及302c的橫截面以矩形為例。
[0045]具體的，所述導電柱在平行于所述金屬線301方向上排列成至少兩列，圖3顯示的為所述導電柱排列成四列的情形。
[0046]進一步的，相鄰兩層金屬線301之間還連接有至少一條導電條303;所述導電條303嵌于所述介質(zhì)層中，且平行于與所述金屬線301方向。作為示例，每兩列導電柱之間設置有一條所述導電條303。
[0047]特別的，本實施例中，相鄰兩層所述介質(zhì)層中，兩層導電柱在平行于所述金屬線301方向上交錯排列。作為示例，如圖5所示，對于同一層介質(zhì)層中的每一列導電柱，相鄰兩個導電柱之間的距離相等，且相鄰兩層導電柱在平行于所述金屬線301方向上錯開所述距離的三分之一。當然，在其它實施例中，相鄰兩層導電柱錯開的距離也可以增大或縮小，此處不應過分限制本實用新型的保護范圍。
[0048]需要指出的是，本實施例中，除了位于不同層中的導電柱之間交錯排列，對于位于同一層介質(zhì)層中的相鄰兩列導電柱，既可以交錯排列，也可以不交錯排列。圖5顯示的為位于同一層介質(zhì)層中的相鄰兩列導電柱不交錯排列的情形。此處，不交錯排列指的是相鄰兩列導電柱中，距離最近的兩個導電柱的Y坐標一致(以所述介質(zhì)層所在平面作為XY平面并建立XYZ坐標系，其中X軸位于所述XY平面內(nèi)并垂直于所述金屬線301所在方向，Y軸位于所述XY平面內(nèi)并平行于所述金屬線301所在方向，Z軸垂直于所述XY平面)。
[0049]如圖6所示，不同層介質(zhì)層中，介質(zhì)層通道在Z方向上被交錯排列的所述導電柱302a、302b及302c所阻斷，剪切應力的傳導也被阻斷，從而有效避免了通道效應，可以降低芯片邊緣分層的概率。
[0050]綜上所述，本實用新型的密封環(huán)布局結(jié)構包括至少三層金屬線；相鄰兩層金屬線之間連接有介質(zhì)層及若干導電柱;所述導電柱嵌于所述介質(zhì)層中，且所述導電柱之間交錯排列，從而消除了金屬層間介質(zhì)層通道，阻斷了剪切應力的傳導，有效降低了芯片邊緣分層的概率。其中，所述導電柱之間交錯排列既可以是同一層介質(zhì)層中的相鄰兩列導電柱之間在平行于金屬線方向上交錯排列，也可以是相鄰兩層介質(zhì)層中兩層導電柱之間在平行于金屬線方向上交錯排列。在第一種方案中，相鄰兩列導電柱之間交錯排列還可以增大導電柱之間的最小間距，降低導電柱周圍介質(zhì)層由于與金屬應力相反而鼓起的風險，從而進一步降低分層概率。所以，本實用新型有效克服了現(xiàn)有技術中的種種缺點而具高度產(chǎn)業(yè)利用價值。
[0051]上述實施例僅例示性說明本實用新型的原理及其功效，而非用于限制本實用新型。任何熟悉此技術的人士皆可在不違背本實用新型的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本實用新型所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本實用新型的權利要求所涵蓋。
【主權項】
1.一種密封環(huán)布局結(jié)構，所述密封環(huán)布局結(jié)構包括至少三層金屬線；相鄰兩層金屬線之間連接有介質(zhì)層及若干導電柱;所述導電柱嵌于所述介質(zhì)層中；其特征在于:所述導電柱之間交錯排列。2.根據(jù)權利要求1所述的密封環(huán)布局結(jié)構，其特征在于:所述導電柱在平行于所述金屬線方向上排列成至少兩列。3.根據(jù)權利要求2所述的密封環(huán)布局結(jié)構，其特征在于:同一層所述介質(zhì)層中，相鄰兩列導電柱之間交錯排列。4.根據(jù)權利要求3所述的密封環(huán)布局結(jié)構，其特征在于:每一列導電柱中，相鄰兩個導電柱之間的距離相等，且相鄰兩列導電柱錯開所述距離的一半。5.根據(jù)權利要求2所述的密封環(huán)布局結(jié)構，其特征在于:相鄰兩層所述介質(zhì)層中，兩層導電柱在平行于所述金屬線方向上交錯排列。6.根據(jù)權利要求1所述的密封環(huán)布局結(jié)構，其特征在于:相鄰兩層金屬線之間還連接有至少一條導電條;所述導電條嵌于所述介質(zhì)層中，且平行于與所述金屬線方向。7.根據(jù)權利要求6所述的密封環(huán)布局結(jié)構，其特征在于:所述導電柱在平行于所述金屬線方向上排列成至少兩列，且每兩列導電柱之間設置有一條所述導電條。8.根據(jù)權利要求1所述的密封環(huán)布局結(jié)構，其特征在于:所述導電柱的橫截面為圓形或多邊形。9.根據(jù)權利要求1所述的密封環(huán)布局結(jié)構，其特征在于:所述密封環(huán)布局結(jié)構作為單密封環(huán)，或者作為雙密封環(huán)的內(nèi)密封環(huán)。10.根據(jù)權利要求9所述的密封環(huán)布局結(jié)構，其特征在于:所述雙密封環(huán)的外密封環(huán)包括至少三層金屬線；相鄰兩層金屬線之間連接有介質(zhì)層及至少一條導電條，所述導電條平行于所述金屬線方向。
【文檔編號】H01L23/31GK205582915SQ201620372857
【公開日】2016年9月14日
【申請日】2016年4月27日
【發(fā)明人】宋春
【申請人】中芯國際集成電路制造(北京)有限公司, 中芯國際集成電路制造(上海)有限公司