半導(dǎo)體裝置的制造方法
【專利摘要】本實(shí)用新型涉及一種半導(dǎo)體裝置，能夠提高半導(dǎo)體裝置的可靠性。半導(dǎo)體裝置(1)具有：半導(dǎo)體基板；多個(gè)配線層(5、7、9)，形成于半導(dǎo)體基板(1P)上；焊盤(pán)(9a)，形成于多個(gè)配線層(5、7、9)的最上層；表面保護(hù)膜(10)，由無(wú)機(jī)絕緣膜構(gòu)成且在焊盤(pán)上具有開(kāi)口；再設(shè)配線(12)，形成于表面保護(hù)膜(10)上；以及焊盤(pán)電極(13)，是用于連接導(dǎo)線(20)的區(qū)域，并且形成于再設(shè)配線(12)上。再設(shè)配線(12)由搭載有焊盤(pán)電極(13)的焊盤(pán)電極搭載部、與焊盤(pán)連接的連接部以及將焊盤(pán)電極搭載部與連接部連結(jié)的延長(zhǎng)配線部構(gòu)成，在俯視時(shí)，焊盤(pán)電極搭載部(13)是長(zhǎng)方形。
【專利說(shuō)明】
半導(dǎo)體裝置
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及一種半導(dǎo)體裝置，特別涉及有效地應(yīng)用于在形成于半導(dǎo)體基板的主面上的多個(gè)配線層的上部具有由金屬膜構(gòu)成的再設(shè)配線的半導(dǎo)體裝置的技術(shù)。
【背景技術(shù)】
[0002]在半導(dǎo)體裝置中，例如在形成有CMIS(CompIementary Metal InsulatorSemiconductor，互補(bǔ)式金屬絕緣體半導(dǎo)體)晶體管等半導(dǎo)體元件的半導(dǎo)體基板的上部形成有多層由例如以Cu(銅)或者Al(鋁)作為主成分的金屬膜構(gòu)成的配線，在多層配線中的最上層的配線的一部分形成有接合焊盤(pán)(焊盤(pán))。并且，在接合焊盤(pán)連接有接合導(dǎo)線等。
[0003]在日本特開(kāi)2001-210668號(hào)公報(bào)(專利文獻(xiàn)I)中，公開(kāi)了在半導(dǎo)體芯片2的表面排列有多個(gè)長(zhǎng)方形的焊盤(pán)2a的半導(dǎo)體裝置。長(zhǎng)方形的焊盤(pán)2a分別相對(duì)于排列方向而在橫向上延伸，在焊盤(pán)2a連接有導(dǎo)線7。
[0004]在日本特開(kāi)平6-333974號(hào)公報(bào)(專利文獻(xiàn)2)的摘要中，公開(kāi)了將沿著集成電路的邊緣設(shè)置的接合焊盤(pán)形成為在導(dǎo)線接合時(shí)的超聲波振動(dòng)方向上具有長(zhǎng)邊的長(zhǎng)方形形狀。
[0005]現(xiàn)有技術(shù)文獻(xiàn)
[0006]專利文獻(xiàn)
[0007]專利文獻(xiàn)I:日本特開(kāi)2001-210668號(hào)公報(bào)
[0008]專利文獻(xiàn)2:日本特開(kāi)平6-333974號(hào)公報(bào)【實(shí)用新型內(nèi)容】
[0009]本申請(qǐng)發(fā)明人研究的具有再設(shè)配線的半導(dǎo)體裝置具有半導(dǎo)體芯片、連接于半導(dǎo)體芯片的導(dǎo)線以及對(duì)半導(dǎo)體芯片以及導(dǎo)線進(jìn)行密封的密封體。半導(dǎo)體芯片具有半導(dǎo)體元件、與半導(dǎo)體元件電連接的配線以及電阻顯著地低于與半導(dǎo)體元件連接的配線的再設(shè)配線，密封體具有多個(gè)外部端子。并且，多個(gè)外部端子通過(guò)導(dǎo)線而與半導(dǎo)體芯片的再設(shè)配線電連接。
[0010]本申請(qǐng)發(fā)明人在研究半導(dǎo)體芯片(芯片尺寸)的小型化的階段，認(rèn)識(shí)到導(dǎo)線從半導(dǎo)體芯片剝離這樣的課題。即，明確了半導(dǎo)體裝置的可靠性降低的情況。
[0011]因此，尋求在具有再設(shè)配線的半導(dǎo)體裝置中提高半導(dǎo)體裝置的可靠性的技術(shù)。
[0012]其他課題和新的特征將根據(jù)本說(shuō)明書(shū)的敘述以及附圖而變得明確。
[0013]作為一種實(shí)施方式的半導(dǎo)體裝置具有:半導(dǎo)體基板;多個(gè)配線層，形成于所述半導(dǎo)體基板上;焊盤(pán)，形成于所述多個(gè)配線層的最上層;表面保護(hù)膜，由無(wú)機(jī)絕緣膜構(gòu)成且在所述焊盤(pán)上具有開(kāi)口 ；再設(shè)配線，形成于所述表面保護(hù)膜上；以及焊盤(pán)電極，是用于連接導(dǎo)線的區(qū)域，并且形成于所述再設(shè)配線上，所述再設(shè)配線由搭載有所述焊盤(pán)電極的焊盤(pán)電極搭載部、與所述焊盤(pán)連接的連接部以及將所述焊盤(pán)電極搭載部與所述連接部連結(jié)的延長(zhǎng)配線部構(gòu)成，在俯視時(shí)，所述焊盤(pán)電極搭載部是長(zhǎng)方形。
[0014]另外，所述焊盤(pán)電極覆蓋所述焊盤(pán)電極搭載部的側(cè)面以及整個(gè)上表面。
[0015]另外，所述再設(shè)配線的膜厚是形成有所述焊盤(pán)的最上層配線層的膜厚的5倍以上。
[0016]另外，所述再設(shè)配線由銅膜構(gòu)成。
[0017]另外，所述焊盤(pán)電極搭載部具有兩個(gè)短邊和兩個(gè)長(zhǎng)邊，所述延長(zhǎng)配線部與所述兩個(gè)短邊中的一個(gè)邊連接，所述延長(zhǎng)配線部的配線寬度小于所述短邊的長(zhǎng)度。
[0018]另外，在所述兩個(gè)短邊中的另一個(gè)邊連接有第I翅片部，所述第I翅片部延伸到所述焊盤(pán)電極搭載部的外側(cè)。
[0019]另外，所述導(dǎo)線形成于所述焊盤(pán)電極上，所述導(dǎo)線在所述再設(shè)配線的上部從所述焊盤(pán)電極搭載部朝向所述連接部延伸。
[0020]另外，在所述兩個(gè)長(zhǎng)邊中的一個(gè)邊連接有第2翅片部，所述第2翅片部延伸到所述焊盤(pán)電極搭載部的外側(cè)。
[0021]另外，所述表面保護(hù)膜由氮化硅膜構(gòu)成，所述再設(shè)配線與所述氮化硅膜的上表面接觸。
[0022]另外，所述焊盤(pán)電極由金膜構(gòu)成，所述導(dǎo)線形成于所述焊盤(pán)電極上且與所述金膜連接。
[0023]根據(jù)一種實(shí)施方式，能夠提高具有再設(shè)配線的半導(dǎo)體裝置的可靠性。
【附圖說(shuō)明】
[0024]圖1是形成有作為本實(shí)用新型的實(shí)施方式的半導(dǎo)體裝置的半導(dǎo)體芯片的整體俯視圖。
[0025]圖2是放大地不出圖1的一部分的俯視圖。
[0026]圖3是沿著圖2的A-A線的剖面圖。
[0027]圖4是本實(shí)施方式的半導(dǎo)體裝置的制造工序的工藝流程圖。
[0028]圖5是本實(shí)施方式的半導(dǎo)體裝置的制造工序中的剖面圖。
[0029]圖6是接著圖5的半導(dǎo)體裝置的制造工序中的剖面圖。
[0030]圖7是接著圖6的半導(dǎo)體裝置的制造工序中的剖面圖。
[0031]圖8是接著圖7的半導(dǎo)體裝置的制造工序中的剖面圖。
[0032]圖9是接著圖8的半導(dǎo)體裝置的制造工序中的剖面圖。
[0033]圖10是本實(shí)施方式的半導(dǎo)體裝置的制造工序中的俯視圖。
[0034]圖11是接著圖9的半導(dǎo)體裝置的制造工序中的剖面圖。
[0035]圖12是作為變形例的半導(dǎo)體裝置的主要部分俯視圖。
【具體實(shí)施方式】
[0036]在以下的實(shí)施方式中，雖然在有便利上的需要時(shí)分割成多個(gè)部分或者實(shí)施方式來(lái)進(jìn)行說(shuō)明，但除了在特別地明確說(shuō)明的情況下，它們并非彼此無(wú)關(guān)，而是存在著其中一方是另一方的一部分或者全部的變形例、應(yīng)用例、詳細(xì)說(shuō)明、補(bǔ)充說(shuō)明等關(guān)系。另外，在以下的實(shí)施方式中，在提及要素的數(shù)量等(包括個(gè)數(shù)、數(shù)值、量、范圍等)的情況下，除了在特別地明確說(shuō)明的情況以及從原理上明確地限定于特定的數(shù)量的情況等之下，并非限定于該特定的數(shù)量，也可以是特定的數(shù)量以上或以下。
[0037]進(jìn)而，在以下的實(shí)施方式中，關(guān)于其結(jié)構(gòu)要素(也包括要素步驟等)，除了在特別地明確說(shuō)明的情況以及從原理上顯然是必需的情況等之下，不一定是必需的。同樣地，在以下的實(shí)施方式中，在提及結(jié)構(gòu)要素等的形狀、位置關(guān)系等時(shí)，除了在特別地明確說(shuō)明的情況以及從原理上顯然并非這樣的情況下等，設(shè)為包括實(shí)質(zhì)上與該形狀等近似或者類似的形狀等。這對(duì)于上述數(shù)量等(包括個(gè)數(shù)、數(shù)值、量、范圍等)來(lái)說(shuō)也一樣。
[0038]以下，根據(jù)附圖，詳細(xì)說(shuō)明本實(shí)用新型的實(shí)施方式。此外，在用于說(shuō)明實(shí)施方式的全部附圖中，對(duì)具有相同的功能的部件附加相同或者相關(guān)聯(lián)的標(biāo)號(hào)，并省略其重復(fù)的說(shuō)明。另外，在存在多個(gè)類似的部件(部位)的情況下，有時(shí)對(duì)總稱的標(biāo)號(hào)追加記號(hào)而表示單獨(dú)或者特定的部位。另外，在以下的實(shí)施方式中，除了特別需要的時(shí)候以外，原則上不重復(fù)對(duì)相同或者同樣的部分的說(shuō)明。
[0039]另外，在實(shí)施方式所使用的附圖中，即使是剖面圖，為了容易觀察附圖，也有時(shí)省略剖面線。另外，即使是俯視圖，為了容易觀察附圖，也有時(shí)附加剖面線。
[0040]另外，在剖面圖以及俯視圖中，各部位的大小并非對(duì)應(yīng)于實(shí)際器件，為了容易理解附圖，有時(shí)相對(duì)放大地顯示特定的部位。另外，在俯視圖與剖面圖對(duì)應(yīng)的情況下，也有時(shí)改變各部位的大小而進(jìn)行顯示。
[0041](實(shí)施方式)
[0042]首先，說(shuō)明本申請(qǐng)發(fā)明人研究的具有再設(shè)配線的半導(dǎo)體裝置。
[0043]本申請(qǐng)發(fā)明人研究的半導(dǎo)體裝置具有半導(dǎo)體芯片、與半導(dǎo)體芯片連接的導(dǎo)線以及對(duì)半導(dǎo)體芯片和導(dǎo)線進(jìn)行密封的密封體。在半導(dǎo)體芯片形成有多個(gè)半導(dǎo)體元件、由將多個(gè)半導(dǎo)體元件電連接的多層配線層構(gòu)成的配線、以及與配線電連接并且以電阻顯著低于配線的Cu作為主成分的再設(shè)配線。進(jìn)而，再設(shè)配線與在多層配線層的最上層的配線層形成的作為配線的一部分的焊盤(pán)連接。在最上層的配線層形成的配線與再設(shè)配線由覆蓋最上層的配線層的表面保護(hù)膜電分離，但經(jīng)由被設(shè)置成使焊盤(pán)露出的表面保護(hù)膜的開(kāi)口，再設(shè)配線與配線的焊盤(pán)電連接。在再設(shè)配線上，為了提高與導(dǎo)線的連接可靠性，形成有包含鍍Au層的焊盤(pán)電極。在俯視時(shí)，再設(shè)配線具有用于搭載焊盤(pán)電極的焊盤(pán)電極搭載部、從焊盤(pán)電極搭載部延伸的延長(zhǎng)配線部以及與作為配線的一部分的焊盤(pán)連接的連接部，焊盤(pán)電極搭載部是正方形。
[0044]另外，在密封體形成有多個(gè)外部端子(外引線或者焊球等)，外部端子與密封體內(nèi)的內(nèi)部端子(內(nèi)引線或者設(shè)置于封裝基板的導(dǎo)體層)連接。并且，在導(dǎo)線接合工序中，導(dǎo)線的一端與設(shè)置在再設(shè)配線上的焊盤(pán)電極連接，導(dǎo)線的另一端與密封體的內(nèi)部端子連接。在導(dǎo)線接合工序中，在導(dǎo)線前端形成球狀的焊球，對(duì)導(dǎo)線(即，焊球)施加超聲波振動(dòng)，使焊球與焊盤(pán)電極磨擦并且連接。
[0045]焊盤(pán)電極覆蓋再設(shè)配線的焊盤(pán)電極搭載部，延伸至再設(shè)配線的側(cè)壁。在俯視時(shí)，焊盤(pán)電極也為正方形，其一邊形成為比焊球直徑稍大的尺寸，但將焊盤(pán)電極與焊盤(pán)電極搭載部設(shè)為盡可能小到導(dǎo)線的連接部不從焊盤(pán)電極突出的程度。這是由于，在半導(dǎo)體芯片內(nèi)，存在大量的焊盤(pán)電極，所以縮小焊盤(pán)電極對(duì)于半導(dǎo)體芯片的小型化有效果。
[0046]另外，在現(xiàn)有結(jié)構(gòu)中，表面保護(hù)膜是氮化硅膜等無(wú)機(jī)絕緣膜與聚酰亞胺膜等有機(jī)絕緣膜的層疊結(jié)構(gòu)，在無(wú)機(jī)絕緣膜與再設(shè)配線之間介設(shè)有有機(jī)絕緣膜。然而，如果存在有機(jī)絕緣膜，則需要從表面保護(hù)膜的焊盤(pán)開(kāi)口隔開(kāi)預(yù)定的距離地配置焊盤(pán)電極，在實(shí)現(xiàn)半導(dǎo)體芯片的小型化方面成為障礙。即，這是由于，有機(jī)絕緣膜的膜厚比無(wú)機(jī)絕緣膜的膜厚更厚，焊盤(pán)開(kāi)口的側(cè)壁為錐形形狀，所以在俯視時(shí)的焊盤(pán)開(kāi)口尺寸擴(kuò)大。因此，在本申請(qǐng)發(fā)明人研究的半導(dǎo)體裝置中，將表面保護(hù)膜僅設(shè)為無(wú)機(jī)絕緣膜。
[0047]然而，在由無(wú)機(jī)絕緣膜構(gòu)成的表面保護(hù)膜上形成再設(shè)配線并且對(duì)再設(shè)配線上的焊盤(pán)電極實(shí)施導(dǎo)線接合之后，產(chǎn)生了焊盤(pán)電極下的再設(shè)配線從表面保護(hù)膜剝離這樣的問(wèn)題。
[0048]關(guān)于該問(wèn)題，本申請(qǐng)發(fā)明人進(jìn)行如下推測(cè)。在導(dǎo)線接合工序中，實(shí)施超聲波球焊。即，對(duì)導(dǎo)線前端的焊球施加與半導(dǎo)體芯片的表面垂直的方向的按壓力(稱為垂直應(yīng)力)以及與表面平行的方向的按壓力(稱為水平應(yīng)力)。這些垂直應(yīng)力以及水平應(yīng)力經(jīng)由再設(shè)配線傳遞到表面保護(hù)膜與再設(shè)配線的界面，所以對(duì)導(dǎo)線連接部的表面保護(hù)膜的表面造成損傷，再設(shè)配線與表面保護(hù)膜的粘接力降低。另外，在導(dǎo)線接合工序中，在完成對(duì)焊盤(pán)電極進(jìn)行的導(dǎo)線連接之后，使支撐導(dǎo)線的毛細(xì)管朝向內(nèi)部端子移動(dòng)，但此時(shí)，導(dǎo)線在毛細(xì)管的移動(dòng)方向上受到拉伸應(yīng)力。由于該拉伸應(yīng)力，以導(dǎo)線連接部的下方為起點(diǎn)，再設(shè)配線與導(dǎo)線一體地從表面保護(hù)膜剝離。
[0049]另外，還確認(rèn)了在導(dǎo)線連接部從焊盤(pán)電極的中心偏移的情況下，特別是在向與延長(zhǎng)配線部反方向偏移并且偏移到直至焊盤(pán)電極的端部的位置的情況下，剝離的頻度變高。在焊盤(pán)電極的端部，再設(shè)配線與表面保護(hù)膜的粘接力降低，該部分在卷起的方向上受到拉伸應(yīng)力，所以推測(cè)為再設(shè)配線(以及焊盤(pán)電極)從表面保護(hù)膜剝離。
[0050]本實(shí)施方式是為了防止上述問(wèn)題而完成的，上述的本申請(qǐng)發(fā)明人所研究的半導(dǎo)體裝置的結(jié)構(gòu)與本實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)相同，也能夠兼用其說(shuō)明，所以在有些地方也省略說(shuō)明。在改進(jìn)后的本實(shí)施方式中，主要是焊盤(pán)電極的形狀以及再設(shè)配線的焊盤(pán)電極搭載部的形狀不同。
[0051]本實(shí)施方式以及以下的實(shí)施方式的半導(dǎo)體裝置(半導(dǎo)體集成電路裝置)例如構(gòu)成為包括具有多個(gè)半導(dǎo)體元件、在多個(gè)半導(dǎo)體元件的上部形成的多層的配線(多層配線)以及與多層中的最上層的配線連接的多個(gè)再設(shè)配線的半導(dǎo)體芯片，通過(guò)上述多層配線以及多個(gè)再設(shè)配線來(lái)連接多個(gè)半導(dǎo)體元件。
[0052]〈關(guān)于半導(dǎo)體裝置〉
[0053]圖1是示出半導(dǎo)體芯片I的一例的整體俯視圖，圖2是圖1的以虛線X包圍的區(qū)域的放大俯視圖，圖3是沿著圖2的A-A線的剖面圖。
[0054]圖1示出了在具有四邊la、lb、lc以及Id的正方形(或者長(zhǎng)方形)的半導(dǎo)體芯片I的器件面上形成的再設(shè)配線12、12d、12G以及12S的布局的一例。與半導(dǎo)體芯片I的多層配線(圖3所示的第I層Al配線5、第2層Al配線7、第3層Al配線9)相比，再設(shè)配線12、12d、12G以及12S的膜厚以及配線寬度都較大，所以與多層配線相比，再設(shè)配線12、12d、12G以及12S的阻抗非常低。再設(shè)配線12、12d、12G以及12S例如被用作信號(hào)輸入輸出用的再設(shè)配線12、電源(Vcc、GND)供給用的再設(shè)配線12d和12G以及內(nèi)部電路之間的連接用的再設(shè)配線12S。
[0055]如圖1所示，在半導(dǎo)體芯片I的周邊部配置有構(gòu)成半導(dǎo)體裝置的外部連接端子的多個(gè)再設(shè)配線12，在再設(shè)配線12各自的一端形成有焊盤(pán)電極13，另一端如圖2、3所示地與形成于最上層的配線的焊盤(pán)9a連接。焊盤(pán)電極13沒(méi)有特別限定，沿著半導(dǎo)體芯片I的各邊la、lb、Ic以及Id配置成一列。此外，焊盤(pán)電極13當(dāng)然也可以沿著半導(dǎo)體芯片I的各邊la、lb、lc以及Id交錯(cuò)狀地配置或者配置成3列以上的列。如圖1所示，存在焊盤(pán)9a相對(duì)于焊盤(pán)電極13位于半導(dǎo)體芯片I的內(nèi)側(cè)的情況、以及焊盤(pán)9a相對(duì)于焊盤(pán)電極13位于半導(dǎo)體芯片I的外側(cè)(焊盤(pán)電極13接近的邊la、lb、Ic以及Id這一側(cè))的情況。
[0056]另外，圖1所示的再設(shè)配線12d以及12G是電源(Vcc、GND)供給用的再設(shè)配線。在再設(shè)配線12d以及12G的一端形成有焊盤(pán)電極13，另一端與形成于半導(dǎo)體芯片I內(nèi)的電源配線的焊盤(pán)9a連接，所以能夠?qū)陌雽?dǎo)體芯片I的外部供給的電源(Vcc、GND)電壓以低阻抗供給到半導(dǎo)體芯片I內(nèi)的多個(gè)電源配線。
[0057]另外，圖1所示的再設(shè)配線12S被用作將形成于半導(dǎo)體芯片I的電路之間或者元件之間連接的配線。因此，在再設(shè)配線12S未形成焊盤(pán)電極13。再設(shè)配線12S的兩端與形成于最上層的配線的焊盤(pán)9a連接。
[0058]在再設(shè)配線12、12d、12G以及12S上配置的焊盤(pán)電極13是具有短邊與長(zhǎng)邊的長(zhǎng)方形，被配置成長(zhǎng)邊的方向與后述的導(dǎo)線接合工序中的超聲波的施加方向(在圖1中，記為US方向)一致。如圖1所示，沿著四邊la、lb、lc以及Id配置的所有焊盤(pán)電極13的長(zhǎng)邊都與US方向一致。
[0059]圖2示出信號(hào)輸入輸出用的再設(shè)配線12的放大俯視圖。再設(shè)配線12由焊盤(pán)電極搭載部121、延長(zhǎng)配線部122以及連接部123構(gòu)成。焊盤(pán)電極搭載部121是搭載長(zhǎng)方形的焊盤(pán)電極13的部分，具有由長(zhǎng)邊121x與短邊121y構(gòu)成的長(zhǎng)方形。焊盤(pán)電極搭載部121是大致長(zhǎng)方形即可，長(zhǎng)邊121x與短邊121y的交叉部也可以實(shí)施倒角或者圓角。連接部123是再設(shè)配線12與作為配線9的一部分的焊盤(pán)9a連接的部分，延長(zhǎng)配線部122連結(jié)焊盤(pán)電極搭載部121與連接部123，具有配線寬度Wl。延長(zhǎng)配線部122從短邊121y向與短邊121y正交的方向延伸，延長(zhǎng)配線部122的配線寬度Wl比短邊121y的長(zhǎng)度窄(小)。
[0060]連接部123通過(guò)由預(yù)定的寬度W2構(gòu)成的正方形來(lái)構(gòu)成。在圖2中，延長(zhǎng)配線部122的配線寬度Wl小于連接部123的寬度W2，但也可以相等。連接部123的寬度W2小于焊盤(pán)電極搭載部121的短邊121y的長(zhǎng)度。
[0061]焊盤(pán)電極13的平面形狀與焊盤(pán)電極搭載部121的形狀相似，具有焊盤(pán)電極搭載部121的擴(kuò)大圖案。焊盤(pán)電極13覆蓋焊盤(pán)電極搭載部121的上表面(表面)整體，連續(xù)地延伸到側(cè)面，還覆蓋側(cè)面的一部分。在連接部123，與再設(shè)配線12連接的配線9朝向半導(dǎo)體芯片I的內(nèi)部延伸。
[0062]如圖3所示，在例如由P型的單晶硅構(gòu)成的半導(dǎo)體基板IP形成有P型阱2以及元件分離槽3，在元件分離槽3的內(nèi)部埋入有例如由氧化硅膜構(gòu)成的元件分離絕緣膜3a。
[0063]在上述P型阱2內(nèi)形成有η溝道型MIS晶體管(Qnhn溝道型MIS晶體管(Qn)形成在由元件分離槽3規(guī)定的活性區(qū)域中，具有在P型阱2內(nèi)形成的源極區(qū)域ns和漏極區(qū)域nd以及在P型阱2上隔著柵極絕緣膜ni而形成的柵極電極ng。另外，雖然未圖示，但在半導(dǎo)體基板IP形成有η型阱，在η型阱內(nèi)形成有P溝道型MIS晶體管，具有源極區(qū)域和漏極區(qū)域以及在η型阱上隔著柵極絕緣膜而形成的柵極電極。
[0064]在上述η溝道型MIS晶體管(Qn)以及P溝道型MIS晶體管的上部形成有將半導(dǎo)體元件(例如，η溝道型MIS晶體管Qn或者P溝道型MIS晶體管)之間連接的由金屬膜構(gòu)成的配線。將半導(dǎo)體元件間連接的配線通常具有3層?10層左右的多層配線結(jié)構(gòu)，在圖3中，作為多層配線的一例，示出了由以Al合金為主體的金屬膜構(gòu)成的3層配線層(第I層Al配線5、第2層Al配線7、第3層Al配線9)?！芭渚€層”在統(tǒng)一表示以各配線層形成的多個(gè)配線的情況下使用。關(guān)于配線層的膜厚，第2層配線層比第I層配線層厚，第3層配線層比第2層配線層厚。
[0065]在η溝道型MIS晶體管(Qn)與第I層Al配線5之間、第I層Al配線5與第2層Al配線7之間以及第2層Al配線7與第3層Al配線9之間，分別形成有由氧化硅膜等構(gòu)成的層間絕緣膜4、
6、8以及將3層配線之間電連接的插頭？1、？2、？3。
[0066]上述層間絕緣膜4例如以覆蓋半導(dǎo)體元件的方式形成于半導(dǎo)體基板上IP上，第I層Al配線5形成于該層間絕緣膜4上。第I層Al配線5例如經(jīng)由形成于層間絕緣膜4的插頭pi而與作為半導(dǎo)體元件的η溝道型MIS晶體管(Qn)的源極區(qū)域ns、漏極區(qū)域nd電連接。柵極電極ng與第I層Al配線5的連接未圖示。
[0067]第2層Al配線7例如經(jīng)由形成于層間絕緣膜6的插頭p2而與第I層Al配線5電連接。第3層Al配線9例如經(jīng)由形成于層間絕緣膜8的插頭p3而與第2層Al配線7電連接。插頭pl、p2、p3由金屬膜例如W(鎢)膜構(gòu)成。
[0068]此外，在利用化學(xué)機(jī)械研磨法(CMP法)通過(guò)以Cu為主體的金屬膜來(lái)形成多層配線(3層配線)的情況下，當(dāng)然也可以通過(guò)一體地形成配線與插頭的雙鑲嵌(Dual damascene)法來(lái)形成。另外，層間絕緣膜4、6、8由氧化硅膜(S12)構(gòu)成，但當(dāng)然也可以由包含碳的氧化硅膜(S1C膜)、包含氮和碳的氧化硅膜(SiCON膜)、包含氟的氧化硅膜(S1F膜)的單層膜或者層疊膜構(gòu)成。另外，也可以由以Cu為主體的金屬膜來(lái)形成多層配線的第I層與第2層，由Al配線來(lái)形成多層配線的最上層的配線層即第3層。
[0069]作為最終鈍化膜，在多層配線的最上層的配線層即上述第3層Al配線9的上部形成有例如由氧化硅膜或者氮化硅膜等單層膜或者在氧化硅膜上設(shè)置氮化硅膜而成的層疊膜構(gòu)成的表面保護(hù)膜(保護(hù)膜、絕緣膜HO。并且，在形成于該表面保護(hù)膜10的焊盤(pán)開(kāi)口(開(kāi)口)1a的底部露出的最上層的配線層即第3層Al配線9構(gòu)成作為Al焊盤(pán)的焊盤(pán)(電極焊盤(pán)、第I電極焊盤(pán))9a。作為表面保護(hù)膜10，使用無(wú)機(jī)絕緣膜是很重要的。在使用有機(jī)絕緣膜作為表面保護(hù)膜10的情況下，焊盤(pán)開(kāi)口 1a變大，不適合于微型化。通過(guò)將表面保護(hù)膜10設(shè)為無(wú)機(jī)絕緣膜，能夠?qū)崿F(xiàn)微型化。
[0070]不限于焊盤(pán)9a，上述第3層Al配線9例如構(gòu)成一體地形成于焊盤(pán)9a的配線、與焊盤(pán)9a未連接的配線等。與焊盤(pán)9a未連接的配線被用作將半導(dǎo)體元件之間或者電路之間電連接而構(gòu)成半導(dǎo)體集成電路的配線。
[0071]在上述表面保護(hù)膜10的上方形成有穿過(guò)表面保護(hù)膜10的焊盤(pán)開(kāi)口1a而與焊盤(pán)9a電連接的再設(shè)配線12。再設(shè)配線12以完全掩埋焊盤(pán)開(kāi)口 1a的方式形成于焊盤(pán)開(kāi)口 1a的內(nèi)部，進(jìn)而，在表面保護(hù)膜10的上方延伸。
[0072]在焊盤(pán)9a與再設(shè)配線12之間介設(shè)有基底金屬膜11?；捉饘倌?1與焊盤(pán)9a接觸并電連接，在表面保護(hù)膜10的焊盤(pán)開(kāi)口 1a沿表面保護(hù)膜10的側(cè)面(側(cè)壁)以及上表面形成。基底金屬膜11具有上表面與下表面，上表面與再設(shè)配線12相接，下表面與焊盤(pán)9a以及表面保護(hù)膜10相接?；捉饘倌?1由下層的鉻膜與上層的銅種子膜的層疊膜構(gòu)成。
[0073]另外，再設(shè)配線12具有上表面、下表面以及側(cè)面，再設(shè)配線12的下表面與基底金屬膜11的上表面相接。再設(shè)配線12由以銅(Cu)作為主成分的鍍銅膜12a與鍍銅膜12a上的鍍鎳膜12b的層疊結(jié)構(gòu)構(gòu)成。另外，也有時(shí)包括基底金屬膜11在內(nèi)地稱為再設(shè)配線12。另外，再設(shè)配線12也可以僅由鍍銅膜12a構(gòu)成。因此，再設(shè)配線12的下表面是指鍍銅膜的下表面或者基底金屬膜11的下表面，上表面是指鍍鎳膜的上表面或者鍍銅膜的上表面。另外，再設(shè)配線12的側(cè)面(側(cè)壁)是指鍍銅膜12a與鍍鎳膜12b的層疊結(jié)構(gòu)的側(cè)面或者基底金屬膜11、鍍銅膜12a以及鍍鎳膜12b的層疊結(jié)構(gòu)的側(cè)面?；捉饘倌?1以及鍍銅膜的膜厚分別是250nm以及6μπι，鍍鎳膜12b是3μπι左右。另外，第3層Al配線9的膜厚是400nm?600nm，因此，再設(shè)配線12是具有第3層Al配線9的10倍以上的膜厚的低電阻的配線，換句話說(shuō)，是具有形成有焊盤(pán)9a的配線9的10倍以上的膜厚的低電阻的配線。即，再設(shè)配線12的膜厚大于形成有焊盤(pán)9a的配線9的膜厚。優(yōu)選的是，再設(shè)配線12的膜厚是形成有焊盤(pán)9a的配線9的膜厚的5倍以上，更優(yōu)選的是10倍以上。
[0074]基底金屬膜11中的銅種子膜是用于通過(guò)電鍍法形成鍍銅膜12a的膜，鉻膜是用于防止鍍銅膜12a中包含的銅擴(kuò)散到表面保護(hù)膜10中的膜。鍍鎳膜12b是為了防止鍍銅膜12a的表面(上表面)的氧化而設(shè)置的。
[0075]焊盤(pán)電極13形成為與再設(shè)配線12的上表面以及側(cè)面相接并且完全覆蓋再設(shè)配線12的焊盤(pán)電極搭載部121。焊盤(pán)電極13由鎳薄膜13a和鎳薄膜13a上的金薄膜13b的層疊結(jié)構(gòu)構(gòu)成。鎳薄膜13a是為了提高再設(shè)配線12與焊盤(pán)電極13的粘接性而設(shè)置的，其膜厚是0.5μπι左右，金薄膜13b是為了提高后述的導(dǎo)線20與焊盤(pán)電極13的粘接性而設(shè)置的，其膜厚是2μπι左右。
[0076]〈半導(dǎo)體裝置的制造方法〉
[0077]接下來(lái)，說(shuō)明本實(shí)施方式的半導(dǎo)體裝置的制造方法，以作為本實(shí)施方式的特征的再設(shè)配線的制造方法為中心進(jìn)行說(shuō)明。再設(shè)配線的制造方法對(duì)應(yīng)于圖3所示的剖面。
[0078]圖4是示出本實(shí)施方式的半導(dǎo)體裝置的制造工序的一部分的工藝流程圖。圖5?圖9以及圖11是本實(shí)施方式的半導(dǎo)體裝置的制造工序中的剖面圖。圖10是本實(shí)施方式的半導(dǎo)體裝置的制造工序中的俯視圖。
[0079]圖5是說(shuō)明圖4所示的工藝流程圖的“準(zhǔn)備半導(dǎo)體基板”工序(步驟SI)的附圖，示出了準(zhǔn)備形成有多個(gè)配線層與焊盤(pán)9a的半導(dǎo)體基板IP的工序。在半導(dǎo)體基板IP形成η溝道型MIS晶體管(Qn)之后，形成由多個(gè)配線層構(gòu)成的配線。具體地說(shuō)，如在圖3中說(shuō)明地，形成有3層配線層(第I層Al配線5、第2層Al配線7、第3層Al配線9)。然后，在第3層Al配線9的上部形成有表面保護(hù)膜10，表面保護(hù)膜10具有焊盤(pán)開(kāi)口 10a，從最上層的配線層即第3層Al配線9的焊盤(pán)開(kāi)口 1a露出的部分成為焊盤(pán)9a。圖5所示的剖面結(jié)構(gòu)如圖3中說(shuō)明所述。
[0080]圖6是說(shuō)明圖4所示的工藝流程圖的“形成基底金屬膜”工序(步驟S2)、“光刻1(再設(shè)配線)”工序(步驟S3)以及“鍍銅、鍍鎳”工序(步驟S4)的附圖。首先，在“形成基底金屬膜”工序(步驟S2)中，在表面保護(hù)膜10上通過(guò)濺鍍法形成(沉積)經(jīng)由焊盤(pán)開(kāi)口 1a而與焊盤(pán)9a電連接的基底金屬膜U。構(gòu)成基底金屬膜11的鉻膜的膜厚設(shè)為50nm，銅種子膜設(shè)為200nm。接下來(lái)，在“光刻1(再設(shè)配線)”工序(步驟S3)中，在基底金屬膜11上形成具有在形成再設(shè)配線12的區(qū)域開(kāi)口且被覆除此以外的區(qū)域的圖案的抗蝕劑膜PR1。當(dāng)然，焊盤(pán)9a位于抗蝕劑膜PRl的開(kāi)口部。進(jìn)而，在“鍍銅、鍍鎳”工序(步驟S4)中，通過(guò)將基底金屬膜11設(shè)為種子電極的電鍍法，在抗蝕劑膜PRl的開(kāi)口部依次形成鍍銅膜12a以及鍍鎳膜12b。
[0081]圖7是說(shuō)明圖4所示的工藝流程圖的“光刻2(焊盤(pán)電極)”工序(步驟S5)的附圖。在抗蝕劑膜PRl上形成具有在形成焊盤(pán)電極13的區(qū)域開(kāi)口且被覆除此以外的區(qū)域的圖案的抗蝕劑膜PR2 ο抗蝕劑膜PR2具有使再設(shè)配線12的側(cè)壁露出的圖案，所以在步驟S3中覆蓋再設(shè)配線12的側(cè)壁的抗蝕劑膜PRl被去除一部分。
[0082]圖8是說(shuō)明圖4所示的工藝流程圖的“鍍鎳、鍍金”工序(步驟S6)以及“蝕刻基底金屬膜”工序(步驟S7)的附圖。在“鍍鎳、鍍金”工序(步驟S6)中，通過(guò)電鍍法，在抗蝕劑膜PRl以及PR2的開(kāi)口部依次形成鎳薄膜13a以及金薄膜13b。然后，在去除抗蝕劑膜PRl以及PR2之后，去除從再設(shè)配線12露出的區(qū)域的基底金屬膜11，僅在再設(shè)配線12的下部選擇性地留下基底金屬膜11。換言之，從再設(shè)配線12露出的區(qū)域是指再設(shè)配線12的外側(cè)的區(qū)域、未形成再設(shè)配線12的區(qū)域。由此，完成焊盤(pán)電極13以及再設(shè)配線12。
[0083]圖9是說(shuō)明圖4所示的工藝流程圖的“導(dǎo)線接合”工序(步驟S8)的附圖。在“導(dǎo)線接合”工序(步驟S8)中，在焊盤(pán)電極13的表面(S卩，金薄膜13b的表面)通過(guò)超聲波球焊法來(lái)連接導(dǎo)線20。在導(dǎo)線20的前端形成焊球，針對(duì)焊球在圖9的紙面的橫向上施加超聲波振動(dòng)并且在與焊盤(pán)電極13的主面垂直的方向上施加按壓力，并同時(shí)將焊球連接到焊盤(pán)電極13。導(dǎo)線20也可以以銅為主成分而包含微量的添加物等。另外，也可以使用通過(guò)鈀膜等被覆銅線的表面而成的被覆導(dǎo)線。
[0084]如圖10所示，連接于各焊盤(pán)電極13的導(dǎo)線20與供各焊盤(pán)電極13并列設(shè)置的邊la、lb、Ic以及Id交叉并延伸到半導(dǎo)體芯片I的外側(cè)。
[0085]圖11是說(shuō)明圖4所示的工藝流程圖的“樹(shù)脂密封”工序(步驟S9)的附圖。如圖11所示，具有多個(gè)再設(shè)配線12的半導(dǎo)體芯片I搭載于管芯焊盤(pán)部25D，并利用導(dǎo)線20而電連接到多根引線25L。例如用熱硬化性環(huán)氧樹(shù)脂等密封引線25L的一部分(內(nèi)引線部)、管芯焊盤(pán)部25D、半導(dǎo)體芯片I以及導(dǎo)線20，形成密封體(密封樹(shù)脂)26。引線25L具有從由密封體26覆蓋的內(nèi)引線部(上述的內(nèi)部端子)延伸到密封體26外側(cè)的外引線部(上述的外部端子)。這樣一來(lái)，也有時(shí)將用密封體26密封半導(dǎo)體芯片I而成的結(jié)構(gòu)稱為半導(dǎo)體裝置(半導(dǎo)體集成電路裝置)。在本實(shí)施方式中，再設(shè)配線12以及焊盤(pán)電極13直接與密封體26接觸，但也可以使聚酰亞胺樹(shù)脂等介設(shè)于再設(shè)配線12以及焊盤(pán)電極13與密封體26之間。
[0086]〈半導(dǎo)體裝置及其制造方法的特征〉
[0087]以下，說(shuō)明本實(shí)施方式的半導(dǎo)體裝置及其制造方法的主要特征。
[0088]將焊盤(pán)電極13以及再設(shè)配線12的焊盤(pán)電極搭載部121設(shè)為長(zhǎng)方形，通過(guò)增大焊盤(pán)電極13以及焊盤(pán)電極搭載部121，從而在“導(dǎo)線接合”工序中，表面保護(hù)膜10受到的應(yīng)力被緩和，所以能夠降低表面保護(hù)膜10的表面的損傷，能夠防止再設(shè)配線12從表面保護(hù)膜10剝離。即，能夠提高半導(dǎo)體裝置的可靠性。
[0089]在本實(shí)施方式中，當(dāng)在俯視時(shí)焊盤(pán)電極搭載部121與焊盤(pán)電極13大致相等的情況下，將焊盤(pán)電極13以及焊盤(pán)電極搭載部121設(shè)為長(zhǎng)方形是很重要的。另外，在焊盤(pán)電極搭載部121比焊盤(pán)電極13寬(大)的情況下，不需要將焊盤(pán)電極13設(shè)為長(zhǎng)方形，設(shè)為正方形即可。即，也可以僅將焊盤(pán)電極搭載部121設(shè)為長(zhǎng)方形，通過(guò)比焊盤(pán)電極13更寬(大)的焊盤(pán)電極搭載部121來(lái)承受作用于焊盤(pán)電極13的按壓力，從而能夠降低每單位面積的按壓力，能夠防止再設(shè)配線12從表面保護(hù)膜10剝離。
[0090]在本實(shí)施方式中，使長(zhǎng)方形的焊盤(pán)電極搭載部121的長(zhǎng)邊121x與超聲波的施加方向(US方向)一致，但也可以將所有的長(zhǎng)方形的焊盤(pán)電極搭載部121的長(zhǎng)邊121X配置在與US方向正交的方向上。另外，也可以使一部分的焊盤(pán)電極搭載部121的長(zhǎng)邊121x與US方向一致，將其他焊盤(pán)電極搭載部121的長(zhǎng)邊121x配置在與US方向正交的方向上。例如，也可以是，形成有沿半導(dǎo)體芯片I的邊Ia以及Ic配置的焊盤(pán)電極13的焊盤(pán)電極搭載部121使其長(zhǎng)邊121X與US方向一致，將形成有沿著邊I b以及I d配置的焊盤(pán)電極13的焊盤(pán)電極搭載部121的長(zhǎng)邊121x配置在與US方向正交的方向上。通過(guò)該構(gòu)成，能夠增加沿著邊Ib以及Id配置的再設(shè)配線12的數(shù)量。
[0091]通過(guò)將焊盤(pán)電極13以及再設(shè)配線12的焊盤(pán)電極搭載部121設(shè)為長(zhǎng)方形，即使導(dǎo)線連接部從焊盤(pán)電極13的中心稍微偏移，導(dǎo)線連接部也不會(huì)偏移到直至焊盤(pán)電極13的端部的位置。因此，在導(dǎo)線連接部的周圍牢固地保持再設(shè)配線12與表面保護(hù)膜10的粘接力，所以即使導(dǎo)線20受到拉伸應(yīng)力，也能夠防止再設(shè)配線12的剝離。
[0092]在不使用有機(jī)絕緣膜而由無(wú)機(jī)絕緣膜構(gòu)成的表面保護(hù)膜10上直接形成有再設(shè)配線12，所以能夠?qū)崿F(xiàn)半導(dǎo)體裝置的小型化。
[0093]〈變形例〉
[0094]圖12是作為上述實(shí)施方式的變形例的半導(dǎo)體裝置的主要部分俯視圖。
[0095]變形例是在上述實(shí)施方式的圖2中所說(shuō)明的再設(shè)配線12的長(zhǎng)邊以及短邊設(shè)置有翅片部的例子。
[0096]如圖12所示，在再設(shè)配線12的構(gòu)成長(zhǎng)方形的兩個(gè)長(zhǎng)邊121x以及兩個(gè)短邊121y中的連接有延長(zhǎng)配線部122的短邊121y以外的3邊形成有翅片部124。翅片部124從焊盤(pán)電極搭載部121的長(zhǎng)邊121x以及短邊121y向焊盤(pán)電極搭載部121的外側(cè)突出。翅片部124是再設(shè)配線12的一部分，翅片部124的一部分被長(zhǎng)方形的焊盤(pán)電極13覆蓋，但其他部分從焊盤(pán)電極13露出。在焊盤(pán)電極搭載部121中的連接有延長(zhǎng)配線部122以及翅片部124的部分以外，焊盤(pán)電極13與上述實(shí)施方式同樣地覆蓋再設(shè)配線12的側(cè)面的一部分。
[0097]在翅片部124的下方未配置下層的配線9的焊盤(pán)電極9a，翅片部124整個(gè)區(qū)域與表面保護(hù)膜10接觸。
[0098]翅片部124不限定于設(shè)置于3邊的情況，既可以僅設(shè)置于焊盤(pán)電極搭載部121的I個(gè)長(zhǎng)邊121x或者I個(gè)短邊121y，也可以僅設(shè)置于I個(gè)長(zhǎng)邊121x與I個(gè)短邊121y。
[0099]根據(jù)變形例，通過(guò)在焊盤(pán)電極搭載部121設(shè)置翅片部124，能夠增加再設(shè)配線12與表面保護(hù)膜10的粘接區(qū)域。另外，在導(dǎo)線接合時(shí)，利用比焊盤(pán)電極13寬(大)的焊盤(pán)電極搭載部121來(lái)承受作用于焊盤(pán)電極13的按壓力，從而能夠降低每單位面積的按壓力，能夠防止再設(shè)配線12從表面保護(hù)膜10剝離。
[0100]在變形例的情況下，也可以是將焊盤(pán)電極搭載部121設(shè)為正方形并在該處設(shè)置翅片部124的結(jié)構(gòu)。
[0101]另外，也可以在長(zhǎng)方形的焊盤(pán)電極搭載部121設(shè)置翅片部124，正方形的焊盤(pán)電極13配置在焊盤(pán)電極搭載部121的中央部。在這種情況下，焊盤(pán)電極13小于焊盤(pán)電極搭載部121，未到達(dá)再設(shè)配線12的側(cè)壁。
[0102]以上，根據(jù)實(shí)施方式具體地說(shuō)明了由本發(fā)明人完成的實(shí)用新型，但本實(shí)用新型不限定于上述實(shí)施方式，在不脫離其主旨的范圍內(nèi)當(dāng)然能夠進(jìn)行各種變更。
[0103]標(biāo)號(hào)說(shuō)明
[0104]nd漏極區(qū)域
[0105]ng柵極電極
[0106]ns源極區(qū)域
[0107]pl、p2、p3插頭
[0108]Qnη溝道型MIS晶體管
[0109]I半導(dǎo)體裝置(半導(dǎo)體芯片)
[0110]2P 型阱
[0111]3元件分離槽
[0112]3a元件分離絕緣膜
[0113]4、6、8層間絕緣膜
[0114]5、7、9配線層(配線、Al配線)
[0115]9a焊盤(pán)
[0116]10表面保護(hù)膜
[0117]1a焊盤(pán)開(kāi)口
[0118]11基底金屬膜
[0119]12、12d、12G、12S 再設(shè)配線
[0120]121焊盤(pán)電極搭載部
[0121]122延長(zhǎng)配線部
[0122]123連接部
[0123]124翅片部
[0124]12a鍍銅膜
[0125]12b鍍鎳膜
[0126]13焊盤(pán)電極
[0127]13a鎳薄膜
[0128]13b金薄膜
[0129]20導(dǎo)線
[0130]25D管芯焊盤(pán)部
[0131]25L引線
[0132]26密封體。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體裝置，其特征在于， 具有:半導(dǎo)體基板； 多個(gè)配線層，形成于所述半導(dǎo)體基板上； 焊盤(pán)，形成于所述多個(gè)配線層的最上層； 表面保護(hù)膜，由無(wú)機(jī)絕緣膜構(gòu)成且在所述焊盤(pán)上具有開(kāi)口 ； 再設(shè)配線，形成于所述表面保護(hù)膜上；以及 焊盤(pán)電極，是用于連接導(dǎo)線的區(qū)域，并且形成于所述再設(shè)配線上， 所述再設(shè)配線由搭載有所述焊盤(pán)電極的焊盤(pán)電極搭載部、與所述焊盤(pán)連接的連接部以及將所述焊盤(pán)電極搭載部與所述連接部連結(jié)的延長(zhǎng)配線部構(gòu)成， 在俯視時(shí)，所述焊盤(pán)電極搭載部是長(zhǎng)方形。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述焊盤(pán)電極覆蓋所述焊盤(pán)電極搭載部的側(cè)面以及整個(gè)上表面。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述再設(shè)配線的膜厚是形成有所述焊盤(pán)的最上層配線層的膜厚的5倍以上。4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于， 所述再設(shè)配線由銅膜構(gòu)成。5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述焊盤(pán)電極搭載部具有兩個(gè)短邊和兩個(gè)長(zhǎng)邊， 所述延長(zhǎng)配線部與所述兩個(gè)短邊中的一個(gè)邊連接， 所述延長(zhǎng)配線部的配線寬度小于所述短邊的長(zhǎng)度。6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于， 在所述兩個(gè)短邊中的另一個(gè)邊連接有第I翅片部， 所述第I翅片部延伸到所述焊盤(pán)電極搭載部的外側(cè)。7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于， 所述導(dǎo)線形成于所述焊盤(pán)電極上， 所述導(dǎo)線在所述再設(shè)配線的上部從所述焊盤(pán)電極搭載部朝向所述連接部延伸。8.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于， 在所述兩個(gè)長(zhǎng)邊中的一個(gè)邊連接有第2翅片部， 所述第2翅片部延伸到所述焊盤(pán)電極搭載部的外側(cè)。9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述表面保護(hù)膜由氮化硅膜構(gòu)成， 所述再設(shè)配線與所述氮化硅膜的上表面接觸。10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述焊盤(pán)電極由金膜構(gòu)成， 所述導(dǎo)線形成于所述焊盤(pán)電極上且與所述金膜連接。
【文檔編號(hào)】H01L23/485GK205582918SQ201620127550
【公開(kāi)日】2016年9月14日
【申請(qǐng)日】2016年2月18日
【發(fā)明人】山田健太郎, 都丸成樹(shù), 福島武利
【申請(qǐng)人】瑞薩電子株式會(huì)社