Mos結構的制作方法
【專利摘要】本實用新型提供一種MOS結構，包括半導體襯底和形成在半導體襯底上的漂移區(qū)；形成在漂移區(qū)內的摻雜類型與漂移區(qū)相反的體區(qū)和摻雜類型與漂移區(qū)相同的漏區(qū)；形成在體區(qū)內的摻雜類型與漂移區(qū)相同的源區(qū)；形成在源區(qū)內的溝槽，溝槽的深度大于源區(qū)的深度且小于體區(qū)的深度，源區(qū)從溝槽的側壁引出；形成在溝槽下方，位于體區(qū)內的重摻的且與體區(qū)摻雜類型相同的體區(qū)引出；形成在半導體襯底表面且橫跨體區(qū)和漂移區(qū)的柵極結構以及形成在柵極結構兩側的側墻。
【專利說明】
MOS結構
技術領域
[0001 ]本實用新型涉及半導體技術領域，且特別涉及一種MOS結構。
【背景技術】
[0002]隨著LDMOS在集成電路中的應用越來越廣泛，對于LDMOS的性能要求越來越高。通常來說，降低LDMOS導通電阻(Rdson)的方法，就是在不斷提高漂移區(qū)濃度的同時，通過各種RESURF理論，使其能夠完全耗盡，從而獲得低導通電阻，并維持很高的關斷擊穿電壓(off-BV)?；蛘呤峭ㄟ^各種方法，將LDMOS的器件尺寸縮小，同時又要保持較高的導通電流，從而將導通電阻降低。
[0003]在傳統(tǒng)工藝中，以NLDMOS為例，NLDMOS的源和襯底分別由N+注入和P+注入來引出。在傳統(tǒng)layout方式I中，如圖1所示，考慮到工藝波動對源端的影響，源端N+注入一般會比柵極多晶娃大0.3um，甚至更多，而P+注入最小條寬有可能大于0.4um，這種情況下NLDMOS器件的POLY與POLY的間距至少有1.0um。該結構所對應的器件剖面結構如圖2所示。
[0004]然而，即使使用傳統(tǒng)layout方式2，如圖3所示，雖然可以將相鄰兩個NLDMOS器件的POLY與POLY間距大幅縮小，如0.5um，但P+注入與柵極POLY的交疊又會使NLDMOS的有效寬度變小，從而使導通電流變小，導通電阻升高。
[0005]在圖1至圖3中，標號分別為:半導體襯底I，漂移區(qū)2，體區(qū)3，源區(qū)4，漏區(qū)5，體區(qū)引出6，柵極7，側墻8。
【實用新型內容】
[0006]本實用新型為了克服現(xiàn)有的LDMOS工藝由于器件尺寸較大而使導通電阻大，或由于器件有效寬度變小而使導通電阻大的問題，提供一種具有較小的器件尺寸和較低導通電阻的MOS結構。
[0007]為了實現(xiàn)上述目的，本實用新型提供一種MOS結構，包括半導體襯底和形成在半導體襯底上的漂移區(qū)；形成在漂移區(qū)內的摻雜類型與漂移區(qū)相反的體區(qū)和摻雜類型與漂移區(qū)相同的漏區(qū)；形成在體區(qū)內的摻雜類型與漂移區(qū)相同的源區(qū)；形成在源區(qū)內的溝槽，溝槽的深度大于源區(qū)的深度且小于體區(qū)的深度，源區(qū)從溝槽的側壁引出；形成在溝槽下方，位于體區(qū)內的重摻的且與體區(qū)摻雜類型相同的體區(qū)引出；形成在半導體襯底表面且橫跨體區(qū)和漂移區(qū)的柵極結構以及形成在柵極結構兩側的側墻。
[0008]于本實用新型一實施例中，溝槽的寬度大于等于0.2微米且小于等于2.0微米，溝槽的深度大于等于0.05微米且小于等于1.0微米。
[0009]于本實用新型一實施例中，從溝槽側壁引出的源區(qū)的寬度小于或等于0.3微米，側墻的寬度小于或等于0.3微米。
[0010]于本實用新型一實施例中，柵極結構包括形成在半導體襯底表面的柵氧層和位于柵氧層上方的作為柵極的多晶硅層。
[0011]于本實用新型一實施例中，當MOS結構為NLDMOS時，漂移區(qū)的摻雜類型為N型；當MOS結構為PLDMOS時，漂移區(qū)的摻雜類型為P型。
[0012]綜上所述，本實用新型提供的MOS結構與現(xiàn)有技術相比，具有以下優(yōu)點:
[0013]本實用新型提供的MOS結構在傳統(tǒng)的layout方式I的工藝上進行改進，重新進行MOS的源端設計，形成源區(qū)引出和體區(qū)引出。具體而言，在layout設計時在相鄰兩個MOS器件的源區(qū)之間形成溝槽，體區(qū)引出形成在溝槽的下方，源區(qū)引出形成在溝槽的側壁。該設置大大減小了源區(qū)的寬度，使得從溝槽側壁引出的源區(qū)的寬度可以減小到0.3微米，甚至更小。本實用新型提供的MOS結構不僅保持了MOS結構的有效寬度不會變小，又能將相鄰兩個MOS器件的POLY與POLY間距縮小至接近0.5um，減小了器件尺寸，降低器件了的導通電阻。進一步的，本實用新型提供的MOS結構利用傳統(tǒng)的layout方式I的光刻板來進行重組，實現(xiàn)對源端結構和形成步驟的優(yōu)化設計，無需額外增加光刻工藝，可與傳統(tǒng)的layout方式I相兼容，具有較低的設計成本和生產(chǎn)成本。
[0014]為讓本實用新型的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細說明如下。
【附圖說明】
[0015]圖1所示為傳統(tǒng)的layout方式I形成的NLDMOS結構的示意圖。
[0016]圖2所示為圖1的剖視圖。
[0017]圖3所示為傳統(tǒng)的layout方式2形成的NLDMOS結構的示意圖。
[0018]圖4所不為本實用新型一實施例提供的相鄰的兩個MOS結構的不意圖。
[0019]圖5至圖10所示為本實用新型一實施例提供的MOS結構的形成過程的示意圖。
【具體實施方式】
[0020]如圖1和圖2所示，傳統(tǒng)的layout方式I所形成的LDMOS結構由于受源端N+注入寬度和P+注入的寬度的限制，在layout設計時相鄰兩個器件的柵極至少在1.0微米以上，器件的尺寸較大，導通電阻大。而圖3所示為采用傳統(tǒng)的layout方式2所形成的LDMOS結構，在該種結構中通過犧牲器件的有效寬度來減小器件的尺寸，但有效寬度的減小使得器件的導通電流增加，相應的器件的導通電阻也增加。即傳統(tǒng)的LDMOS工藝很難同時滿足器件尺寸減小和低導通電阻的要求。
[0021]有鑒于此，本實用新型提供一種同時滿足減小器件尺寸和降低導通電阻的MOS結構。通過對LDMOS結構的源端增加溝槽，器件的源區(qū)從溝槽的側壁引出，體區(qū)從溝槽的底部引出。該設置在大大減小源區(qū)寬度的同時保持器件的有效寬度不變，使得器件在減小尺寸的同時能降低器件的導通電阻。
[0022]圖5至圖10所示為本實施例提供的MOS結構的形成過程的示意圖，具體而言，本實施例提供一種NLDMOS結構的形成過程。以下結合附圖對本實用新型的具體實施例作詳細的說明。在詳述本實用新型實施例時，為便于說明，示意圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本實用新型的保護范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。
[0023]步驟SI，如圖5所示，提供半導體襯底100并在半導體襯底100上形成漂移區(qū)101。由于本實施例提供的MOS結構為NLDM0S，漂移區(qū)101的摻雜類型為N型，摻雜離子為磷離子、砷離子或銻離子中一種或幾種，半導體襯底100的材料為硅。然而，本實用新型對此不作任何限定。于其它實施例中，當MOS結構為PLDMOS時漂移區(qū)101的摻雜類型為P型，摻雜離子為硼離子、鎵離子或銦離子中的一種或幾種。半導體襯底100的材料可為鍺、硅鍺、碳化硅、絕緣體上硅或絕緣體上鍺。
[0024]步驟S2，如圖6所示，在漂移區(qū)101的表面依次形成柵極結構102和阻擋層103。于本實施例中，柵極結構102包括柵氧層和形成在柵氧層上方的作為柵極的多晶硅層。于本實施例中，阻擋層103為氮化硅層。然而，本實用新型對此不作任何限定。于其它實施例中，阻擋層103可為氧化層或氧化層和氮化硅層的結合。
[0025]步驟S3，如圖7所示，通過光刻在柵極結構102和阻擋層103上打開源區(qū)注入窗201，并以柵極結構102和阻擋層103為掩膜對漂移區(qū)101進行離子注入。具體而言，通過源區(qū)注入窗201在漂移區(qū)101內形成與其摻雜類型相反的體區(qū)104，在體區(qū)104內形成與漂移區(qū)101摻雜類型相同的源區(qū)105。于本實施例中，漂移區(qū)101的摻雜類型為N型，相應的體區(qū)104的摻雜類型為P型，源區(qū)105的摻雜類型均為N型。然而，本實用新型對此不作任何限定。于其它實施例中，當MOS結構為PLDMOS時，體區(qū)104的摻雜類型為N型，源區(qū)105的摻雜類型為P型。
[0026]步驟S4，在去除離子注入的光刻膠后沉積形成側墻107的材料，經(jīng)蝕刻后在柵極結構102的側壁形成如圖8所示的側墻107，側墻107的寬度小于或等于0.3微米。優(yōu)選的，設置側墻107的厚度為0.1微米。然而，本實用新型對此不作任何限定。
[0027]步驟S5，如圖9所示，在形成側墻107后以位于柵極結構102上的阻擋層103以及側墻107為阻擋經(jīng)蝕刻在源區(qū)105內形成溝槽108。所述溝槽108的深度大于源區(qū)105的深度且小于體區(qū)104的深度。優(yōu)選的，設置溝槽108的寬度大于等于0.2微米且小于等于2微米，溝槽108的深度大于0.05微米且小于1.0微米。然而，本實用新型對此不作任何限定。于本實施例中，溝槽108的形成直接以阻擋層103和側墻107進行阻擋，工藝簡單、方便。于其它實施例中，可采用增加一塊光刻版來形成源區(qū)的溝槽，同樣能夠實現(xiàn)本發(fā)明中的器件結構。
[0028]步驟S6，如圖10所示，在溝槽108內進行離子注入，在體區(qū)104內形成重摻的且與體區(qū)104摻雜類型相同的體區(qū)引出109。于本實施例中，體區(qū)引出109的注入采用自對準注入形成，具有很小工藝波動。
[0029]步驟S7，去除柵極結構102上的阻擋層103形成如圖4所示的NLDMOS結構。圖4中給出了相鄰的兩個NLDMOS器件的結構示意圖。
[0030]本實用新型的重點在于通過對MOS結構源端的優(yōu)化設計來實現(xiàn)MOS器件尺寸的減小以及導通電阻的降低。作為一個完整的NLDMOS結構，在layout時需形成源區(qū)105和漏區(qū)106。于本實施例中，在步驟S2之后通過光刻在漂移區(qū)101內形成摻雜類型與漂移區(qū)101相同的漏區(qū)106，之后再執(zhí)行步驟S3。然而，本實用新型對漏區(qū)的形成步驟以及工藝不作任何限定。
[0031]本實施例提供的NLDMOS結構，源區(qū)105經(jīng)溝槽108隔離后，源區(qū)105從溝槽108的側壁引出，源區(qū)105的寬度與側墻107的寬度相近，約0.3微米，甚至更小。如圖4所示，當設計源區(qū)105的寬度和側墻107的寬度均為0.1微米，溝槽108的寬度約為0.3微米時，此時相鄰兩個NLDMOS器件的柵極之間的距離將接近0.5微米。相比傳統(tǒng)的layout方式I大大減小了器件的尺寸;進一步的，由于體區(qū)引出109設置在溝槽108的下方，與柵極結構102沒有任何的交疊，此時器件的有效寬度維持不變，器件尺寸的減小將勢必使得導通電阻下降。即本實施例提供的MOS結構可同時滿足器件尺寸的減小和導通電阻的下降這兩個要求。
[0032]經(jīng)上述工藝步驟后形成如圖4所示的MOS結構。于本實施例中，所述MOS結構為NLDM0S。然而，本實用新型對此不作任何限定。于其它實施例中，上述工藝步驟同樣適用于形成 PLDMOS。
[0033]本實施例提供的MOS結構包括半導體襯底100和形成在半導體襯底100上的漂移區(qū)101;形成在漂移區(qū)101內的摻雜類型與漂移區(qū)101相反的體區(qū)104和摻雜類型與漂移區(qū)101相同的漏區(qū)106;形成在體區(qū)104內的摻雜類型與漂移區(qū)101相同的源區(qū)105;形成在源區(qū)105內的溝槽108，溝槽108的深度大于源區(qū)105的深度且小于體區(qū)104的深度，源區(qū)105從溝槽108的側壁引出；形成在溝槽108下方，位于體區(qū)104內的重摻的且與體區(qū)摻雜類型相同的體區(qū)引出109;形成在半導體襯底100表面且橫跨體區(qū)104和漂移區(qū)101的柵極結構102以及形成在柵極結構102兩側的側墻107。
[0034]于本實施例中，由于器件為NLDM0S，因此漂移區(qū)101的摻雜類型為N型。相應的，體區(qū)104的摻雜類型為P性，源區(qū)105和漏區(qū)106的摻雜類型為N型。于其它實施例中，當器件為PLDMOS時，摻雜類型剛好相反。
[0035]于本實施例中，體區(qū)引出109采用自對準注入形成，工藝波動很小。因此，溝槽108的寬度可設計為大于等于0.2微米且小于等于2.0微米。考慮到源區(qū)105的注入深度，設置溝槽108的深度大于等于0.05微米且小于等于1.0微米。然而，本實用新型對此不作任何限定。
[0036]于本實施例中，經(jīng)溝槽108隔離后，從溝槽108側壁引出的源區(qū)105的寬度小于或等于0.3微米，側墻107的寬度小于或等于0.3微米。在實際中，經(jīng)溝槽108隔離后的源區(qū)105的寬度與側墻的寬度相近，兩者的距離可接近0.1微米。此時相鄰兩個NLDMOS器件的柵極之間的距離為:兩倍的側墻寬度加上溝槽的寬度。由于側墻107的寬度接近0.1微米，因此，只需設置溝槽108的寬度約為0.3微米即可使得相鄰兩個NLDMOS器件的柵極之間的距離接近0.5微米。
[0037]于本實施例中，柵極結構102包括形成在半導體襯底表面的柵氧層和位于柵氧層上方的作為柵極的多晶硅層。
[0038]綜上所述，本實用新型提供的MOS結構在傳統(tǒng)的layout方式I的工藝上進行改進，重新進行MOS的源端設計，形成源區(qū)引出和體區(qū)引出。具體而言，在layout設計時在相鄰兩個MOS器件的源區(qū)之間形成溝槽，體區(qū)引出形成在溝槽的下方，源區(qū)引出形成在溝槽的側壁。該設置大大減小了源區(qū)的寬度，使得從溝槽側壁引出的源區(qū)的寬度可以減小到0.3微米，甚至更小。本實用新型提供的MOS結構不僅保持了 MOS結構的有效寬度不會變小，又能將相鄰兩個MOS器件的POLY與POLY間距縮小至接近0.5um，減小器件尺寸，降低器件的導通電阻。進一步的，本實用新型提供的MOS結構利用傳統(tǒng)的layout方式I的光刻板來進行重組，實現(xiàn)對源端結構和形成步驟的優(yōu)化設計，無需額外增加光刻工藝，可與傳統(tǒng)的layout方式I相兼容，具有較低的設計和生產(chǎn)成本。
[0039]雖然本實用新型已由較佳實施例揭露如上，然而并非用以限定本實用新型，任何熟知此技藝者，在不脫離本實用新型的精神和范圍內，可作些許的更動與潤飾，因此本實用新型的保護范圍當視權利要求書所要求保護的范圍為準。
【主權項】
1.一種MOS結構，其特征在于，包括: 半導體襯底和形成在半導體襯底上的漂移區(qū)； 形成在漂移區(qū)內的摻雜類型與漂移區(qū)相反的體區(qū)和摻雜類型與漂移區(qū)相同的漏區(qū)； 形成在體區(qū)內的摻雜類型與漂移區(qū)相同的源區(qū)； 形成在所述源區(qū)內的溝槽，所述溝槽的深度大于源區(qū)的深度且小于體區(qū)的深度，所述源區(qū)從溝槽的側壁引出； 形成在溝槽下方，位于體區(qū)內的重摻的且與體區(qū)摻雜類型相同的體區(qū)引出； 形成在半導體襯底表面且橫跨體區(qū)和漂移區(qū)的柵極結構以及形成在柵極結構兩側的側墻O2.根據(jù)權利要求1所述的MOS結構，其特征在于，溝槽的寬度大于等于0.2微米且小于等于2.0微米，溝槽的深度大于等于0.05微米且小于等于1.0微米。3.根據(jù)權利要求1所述的MOS結構，其特征在于，從溝槽側壁引出的源區(qū)的寬度小于或等于0.3微米，側墻的寬度小于或等于0.3微米。4.根據(jù)權利要求1所述的MOS結構，其特征在于，所述柵極結構包括形成在半導體襯底表面的柵氧層和位于柵氧層上方的作為柵極的多晶硅層。5.根據(jù)權利要求1所述的MOS結構，其特征在于，當所述MOS結構為NLDMOS時，漂移區(qū)的摻雜類型為N型；當所述MOS結構為PLDMOS時，漂移區(qū)的摻雜類型為P型。
【文檔編號】H01L29/78GK205621742SQ201620262091
【公開日】2016年10月5日
【申請日】2016年3月31日
【發(fā)明人】韓廣濤, 陸陽, 黃必亮, 周遜偉
【申請人】杰華特微電子（杭州）有限公司