一種硅基異質(zhì)集成的p溝道hfet器件的制作方法
【專利摘要】本實(shí)用新型涉及半導(dǎo)體技術(shù)領(lǐng)域，公開(kāi)了一種硅基異質(zhì)集成的P溝道HFET器件，包括：襯底；低溫InAlAs成核層，所述低溫InAlAs成核層位于所述襯底上；InAlSb緩沖層，所述InAlSb緩沖層位于所述低溫InAlAs成核層上；InGaSb溝道層，所述InGaSb溝道層位于所述InAlSb緩沖層上；InAlSb隔離層，所述InAlSb隔離層位于所述InGaSb溝道層上；InAlSb勢(shì)壘層，所述InAlSb勢(shì)壘層位于所述InAlSb隔離層上；InGaSb帽層，所述InGaSb帽層位于所述InAlSb勢(shì)壘層上，在所述InGaSb帽層中間刻蝕有凹槽，所述凹槽由InGaSb帽層頂端延伸至所述InAlSb勢(shì)壘層。源電極、漏電極、柵電極，所述源電極和漏電極分別位于所述InGaSb帽層上的兩側(cè)，所述柵電極插入所述凹槽內(nèi)與所述InAlSb勢(shì)壘層接觸。
【專利說(shuō)明】
一種硅基異質(zhì)集成的P溝道HFET器件
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種硅基異質(zhì)集成的P溝道HFET器件。
【背景技術(shù)】
[0002]根據(jù)摩爾定律“集成電路上可容納的元器件的數(shù)目，約每隔18-24個(gè)月便會(huì)增加一倍，性能也將提升一倍”，若相同面積的晶圓下生產(chǎn)同樣規(guī)格的IC(芯片)，隨著制成技術(shù)的進(jìn)步，每隔一年半，IC產(chǎn)出量就可增加一倍，換算成成本，即每隔一年半成本可降低五成，平均每年成本可降低三成多，就摩爾定律延伸，IC技術(shù)每隔一年半推進(jìn)一個(gè)時(shí)代。國(guó)際上半導(dǎo)體廠商基本都遵循著這項(xiàng)定律。
[0003]但是，國(guó)際上最大的芯片制造廠商英特爾日前宣布將推遲旗下10納米制造技術(shù)的Cannonlake芯片的發(fā)布時(shí)間，推遲至2017年下半年，而Cannon lake芯片原定的發(fā)布日期是2016年。英特爾公司首席執(zhí)行官Brian Krzanich在電話會(huì)議上表示“由于要用各類相關(guān)技術(shù)，而每一種技術(shù)都有其自身一系列的復(fù)雜性和難度，從14納米到10納米和從22納米到14納米不是一回事。如果想大規(guī)模生產(chǎn)，光刻技術(shù)會(huì)更加困難，而且，完成多樣式步驟的數(shù)據(jù)會(huì)不斷增加”英特爾一直以來(lái)遵循每?jī)赡昕s小晶體管面積一半的時(shí)間表，也就是俗稱的“摩爾定律”，上述消息令時(shí)間表出現(xiàn)裂痕，究其原因是構(gòu)造芯片變得越來(lái)越小也越來(lái)越復(fù)雜，功耗越來(lái)越難以降低，而且各種短溝道效應(yīng)難以克服。
[0004]半導(dǎo)體技術(shù)雖然日益進(jìn)步，但是受制于物理定律，線路不可能過(guò)小，為延續(xù)半導(dǎo)體摩爾定律的有效性，采用新的物料來(lái)制作處理器晶體管已經(jīng)刻不容緩，目前已經(jīng)已有不少研究機(jī)構(gòu)，透過(guò)硅材料整合更高性能的材料，例如采用化合物半導(dǎo)體材料如GaAs/InP (如砷化銦鎵與磷化銦)等，形成所謂的II1-V溝道的晶體管，可增進(jìn)P-tyPe迀移率和提供高載流子速度與高驅(qū)動(dòng)電流，這種新的化合物半導(dǎo)體可望超越硅材料本身性能，維持摩爾定律，實(shí)現(xiàn)持續(xù)等比例縮小。
[0005]但是這項(xiàng)方案目前也遇到不少問(wèn)題，主要存在兩方面的挑戰(zhàn)，一方面，硅基材料和化合物半導(dǎo)體材料如GaAs/InP等存在大的晶格常數(shù)差，一直無(wú)法克服材料之間原子晶格難以匹配的挑戰(zhàn)；另一方面，通常Si基晶體管由P型溝道晶體管和N型溝道晶體管結(jié)合構(gòu)成CMOS結(jié)構(gòu)運(yùn)用于大規(guī)模數(shù)字領(lǐng)域，而通常GaAs器件方面N溝道器件容易實(shí)現(xiàn)，而P溝道器件受限于摻雜工程和外延制程難以實(shí)現(xiàn)以及低空穴迀移率(200-400cm2V—bee—工)，目前結(jié)合N溝道和P溝道的GaAs晶體管無(wú)法實(shí)現(xiàn)II1-V CMOS結(jié)構(gòu)，極大的阻礙了GaAs器件在數(shù)字電路領(lǐng)域的應(yīng)用。
【實(shí)用新型內(nèi)容】
[0006]本實(shí)用新型實(shí)施例通過(guò)提供一種硅基異質(zhì)集成的P溝道HFET器件，解決了現(xiàn)有技術(shù)中硅基材料和化合物半導(dǎo)體材料存在大的晶格常數(shù)差，無(wú)法克服材料之間原子晶格匹配的技術(shù)問(wèn)題。
[0007]為了解決上述技術(shù)問(wèn)題，本實(shí)用新型實(shí)施例提供了一種硅基異質(zhì)集成的P溝道HFET器件，包括:
[0008]襯底；
[0009]低溫InAlAs成核層，所述低溫InAlAs成核層位于所述襯底上；
[00?0] InAlSb緩沖層，所述InAlSb緩沖層位于所述低溫InAlAs成核層上；
[0011 ] InGaSb溝道層，所述InGaSb溝道層位于所述InAlSb緩沖層上；
[0012]InAlSb隔離層，所述InAlSb隔離層位于所述InGaSb溝道層上；
[0013]InAlSb勢(shì)皇層，所述InAlSb勢(shì)皇層位于所述InAlSb隔離層上；
[0014]InGaSb帽層，所述InGaSb帽層位于所述InAl Sb勢(shì)皇層上，在所述InGaSb帽層中間亥1J蝕有凹槽，所述凹槽由InGaSb帽層頂端延伸至所述InAlSb勢(shì)皇層。
[0015]源電極、漏電極、柵電極，所述源電極和漏電極分別位于所述InGaSb帽層上的兩側(cè)，所述柵電極插入所述凹槽內(nèi)與所述InAI Sb勢(shì)皇層接觸。
[0016]在襯底與InAlSb緩沖層之間的低溫InAlAs成核層是采用低溫(LT)生長(zhǎng)方式形成的，不摻雜，用于吸收襯底與后續(xù)外延層之間因?yàn)榫Ц袷洚a(chǎn)生的應(yīng)力，避免產(chǎn)生晶格弛豫。
[0017]該InAlSb緩沖層用于吸收襯底與后續(xù)外延之間因?yàn)榫Ц袷洚a(chǎn)生的應(yīng)力。
[0018]進(jìn)一步地，在所述InAlSb勢(shì)皇層與所述InAlSb隔離層之間還有Te摻雜層。
[0019]進(jìn)一步地，所述襯底具體為Si襯底、SiC襯底、GaN襯底、藍(lán)寶石襯底、Diamond襯底中的任意一種。襯底主要起支撐的作用。
[0020]進(jìn)一步地，在所述InGaSb溝道層與所述InAlSb勢(shì)皇層之間在所述InGaSb溝道層形成有二維空穴氣。該InGaSb溝道層，不摻雜，該InGaSb溝道層與該InAlSb勢(shì)皇層之間厚度30nm的區(qū)域形成二維空穴氣。該InAlSb隔離層位于InGaSb溝道層與InAlSb勢(shì)皇層之間，主要用來(lái)隔離勢(shì)皇層散射雜質(zhì)單元對(duì)溝道層的二維空穴氣的影響，提高該二維空穴氣的濃度。
[0021]進(jìn)一步地，所述InAlSb勢(shì)皇層的厚度為20nm，采用P型摻雜。該InAlSb勢(shì)皇層是采用MBE方法生長(zhǎng)的，用于和柵電極金屬形成肖特基接觸。
[0022]采用本實(shí)用新型中的一個(gè)或者多個(gè)技術(shù)方案，具有如下有益效果:
[0023]由于在該硅基異質(zhì)集成的P溝道HFET器件中由下至上依次為襯底、低溫InAlAs成核層、InAlSb緩沖層、InGaSb溝道層、InAlSb隔離層、InAlSb勢(shì)皇層、InGaSb帽層，在帽層上設(shè)置有源電極、漏電極，在帽層中間開(kāi)設(shè)的凹槽，該凹槽由帽層頂端延伸至勢(shì)皇層表面，柵極插入該凹槽內(nèi)，進(jìn)而解決了現(xiàn)有技術(shù)中硅基材料和化合物半導(dǎo)體材料存在大的晶格常數(shù)差，無(wú)法克服材料之間原子晶格匹配的技術(shù)問(wèn)題，進(jìn)而形成基于硅襯底的高迀移率P溝道HFET器件，形成所謂的II1-V溝道的晶體管，能夠提供更高載子速度與更高驅(qū)動(dòng)電流。
[0024]2、本申請(qǐng)形成的硅基異質(zhì)集成的P溝道HFET器件可與常規(guī)硅基CMOS高速邏輯電路器件工藝兼容。
[0025]3、本申請(qǐng)的硅基異質(zhì)集成的P溝道HFET器件可與η溝道HENT器件構(gòu)成II1-V CMOS結(jié)構(gòu)，極大的拓寬GaAs器件在數(shù)字電路領(lǐng)域的應(yīng)用。
[0026]4、本申請(qǐng)的硅基異質(zhì)集成的P溝道HFET器件有效維持摩爾定律，打破極限，維持半導(dǎo)體產(chǎn)業(yè)等比例縮小進(jìn)程。
【附圖說(shuō)明】
[0027]圖1為本實(shí)用新型實(shí)施例中硅基異質(zhì)集成的P溝道HFET器件的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0028]本實(shí)用新型實(shí)施例通過(guò)提供一種硅基異質(zhì)集成的P溝道HFET器件，解決了現(xiàn)有技術(shù)中硅基材料和化合物半導(dǎo)體材料存在大的晶格常數(shù)差，無(wú)法克服材料之間原子晶格匹配的技術(shù)問(wèn)題。
[0029]為了解決上述技術(shù)問(wèn)題，下面將結(jié)合說(shuō)明書附圖以及具體的實(shí)施方式對(duì)本實(shí)用新型的技術(shù)方案進(jìn)行詳細(xì)的說(shuō)明。
[0030]本實(shí)用新型實(shí)施例提供了一種硅基異質(zhì)集成的P溝道HFET器件，包括:由下至上依次排布的襯底10、低溫InAlAs成核層、InAlSb緩沖層、InGaSb溝道層、InAlSb隔離層、InAlSb勢(shì)皇層、InGaSb帽層以及InGaSb帽層上的源電極、漏電極、柵電極。其中，該襯底10具體可以是Si襯底、SiC襯底、GaN襯底、藍(lán)寶石襯底、Diamond襯底中的任意一種，起支撐的作用，低溫InAlAs成核層20，該低溫InAlAs成核層20位于襯底10上，該低溫InAlAs成核層主要采用低溫(LT)生長(zhǎng)方式生成，不摻雜，用于吸收襯底與后續(xù)外延層之間因?yàn)榫Ц袷洚a(chǎn)生的應(yīng)力，避免產(chǎn)生晶格弛豫，InAlSb緩沖層30位于低溫InAlAs成核層20上，該InAlSb緩沖層30用于吸收襯底與后續(xù)外延層之間因?yàn)榫Ц袷洚a(chǎn)生的應(yīng)力。該InGaSb溝道層40位于InAlSb緩沖層30上，且該InGaSb溝道層40不摻雜，在該InGaSb溝道層40上是InAlSb隔離層50，在該InAlSb隔離層50上是InAlSb勢(shì)皇層60，由于該InGaSb溝道層40與InAlSb勢(shì)皇層60之間插入有InAlSb隔離層50，該InAlSb隔離層50主要用來(lái)隔離開(kāi)勢(shì)皇層散射雜質(zhì)單元對(duì)溝道二維空穴氣的影響，提高溝道二維空穴氣的濃度。該InAlSb勢(shì)皇層60與InGaSb溝道層之間的30nm厚度區(qū)域形成有二維空穴氣，該InAlSb勢(shì)皇層60采用MBE方法生長(zhǎng)，生長(zhǎng)的厚度為20nm，采用P型摻雜，在該InAlSb勢(shì)皇層60與InAlSb隔離層50之間還有Te摻雜層501，該Te摻雜層用于增進(jìn)二維空穴氣。該InGaSb帽層70位于該InAlSb勢(shì)皇層60上，在該InGaSb帽層70中間刻蝕有凹槽，該凹槽由InGaSb帽層70延伸至InAlSb勢(shì)皇層60表面，在該InGaSb帽層70上左右兩側(cè)設(shè)置有源電極S和漏電極D，該柵電極插入凹槽內(nèi)與InAlSb勢(shì)皇層60接觸，形成肖特基接觸。該InGaSb帽層70摻雜，用以保護(hù)InAlSb勢(shì)皇層60不被氧化，同時(shí)用以降低歐姆接觸電阻率。
[0031]具體制作器件的步驟如下:
[0032]采用光刻和濕法刻蝕形成隔離臺(tái)面，采用Η3Ρ04:Η202:Η20 = 3:1:50配方的化學(xué)試劑進(jìn)行刻蝕隔離，刻蝕InGaSb帽層、InAlSb勢(shì)皇層、InGaSb溝道層，直到InAlSb緩沖層，形成一個(gè)隔離區(qū)，腐蝕時(shí)間80s完成1500Α隔離高度，以提供相互隔離的接近平面結(jié)構(gòu)的有源區(qū)。
[0033]接著，光刻、蒸發(fā)Ti/Pt/Au形成源漏電極金屬，再經(jīng)常規(guī)剝離工藝形成歐姆接觸的源漏電極，通常這層是做在有源層最上邊的cap(InGaSb帽層)上，用以降低接觸電阻率，再輔以高溫退火(>350度)，形成良好歐姆接觸；
[0034]然后，采用光刻膠作掩膜，露出器件柵電極插入的gate窗口區(qū)域，濕法刻蝕掉gate區(qū)域的InGaSb帽層。
[0035]最后，完成柵工藝，蒸發(fā)Ti/Pt/Au經(jīng)常規(guī)剝離工藝形成柵極金屬。形成硅基異質(zhì)集成的P溝道HFET器件。
[0036]盡管已描述了本實(shí)用新型的優(yōu)選實(shí)施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對(duì)這些實(shí)施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實(shí)施例以及落入本實(shí)用新型范圍的所有變更和修改。
[0037]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本實(shí)用新型進(jìn)行各種改動(dòng)和變型而不脫離本實(shí)用新型的精神和范圍。這樣，倘若本實(shí)用新型的這些修改和變型屬于本實(shí)用新型權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本實(shí)用新型也意圖包含這些改動(dòng)和變型在內(nèi)。
【主權(quán)項(xiàng)】
1.一種硅基異質(zhì)集成的P溝道HFET器件，其特征在于，包括: 襯底； 低溫InAlAs成核層，所述低溫InAlAs成核層位于所述襯底上； InAl Sb緩沖層，所述InAl Sb緩沖層位于所述低溫InAlAs成核層上； InGaSb溝道層，所述InGaSb溝道層位于所述InAl Sb緩沖層上； InAl Sb隔離層，所述InAl Sb隔離層位于所述InGaSb溝道層上； InAl Sb勢(shì)皇層，所述InAl Sb勢(shì)皇層位于所述InAl Sb隔離層上； InGaSb帽層，所述InGaSb帽層位于所述InAl Sb勢(shì)皇層上，在所述InGaSb帽層中間刻蝕有凹槽，所述凹槽由InGaSb帽層頂端延伸至所述InAlSb勢(shì)皇層， 源電極、漏電極、柵電極，所述源電極和漏電極分別位于所述InGaSb帽層上的兩側(cè)，所述柵電極插入所述凹槽內(nèi)與所述InAlSb勢(shì)皇層接觸。2.根據(jù)權(quán)利要求1所述的硅基異質(zhì)集成的P溝道HFET器件，其特征在于，在所述InAlSb勢(shì)皇層與所述InAlSb隔離層之間還有Te摻雜層。3.根據(jù)權(quán)利要求1所述的硅基異質(zhì)集成的P溝道HFET器件，其特征在于，所述襯底具體為Si襯底、SiC襯底、GaN襯底、藍(lán)寶石襯底、Diamond襯底中的任意一種。4.根據(jù)權(quán)利要求1所述的硅基異質(zhì)集成的P溝道HFET器件，其特征在于，在所述InGaSb溝道層與所述InAlSb勢(shì)皇層之間在所述InGaSb溝道層形成有二維空穴氣。5.根據(jù)權(quán)利要求1所述的硅基異質(zhì)集成的P溝道HFET器件，其特征在于，所述InAlSb勢(shì)皇層的厚度為20nm，采用P型摻雜。
【文檔編號(hào)】H01L29/06GK205670542SQ201620600676
【公開(kāi)日】2016年11月2日
【申請(qǐng)日】2016年6月17日
【發(fā)明人】黎明
【申請(qǐng)人】成都海威華芯科技有限公司