專利名稱：用于開關電路的驅動器和驅動方法
技術領域：
本發(fā)明涉及開關電路、用于這樣的電路的驅動電路和用于驅動開關電路的方法，而具體地但非排他地涉及開關電壓變換器電路。
各種各樣的開關穩(wěn)壓器通常被用來生成電壓。
一種類型的變換器，同步直流-直流變換器，被示意性地顯示于

圖1。輸入電壓Vin被加到輸入端2、4之間。一對晶體管，這里是場效應晶體管6、8，被連接在輸入端2、4之間?？拷斎攵?的晶體管6被稱為控制FET或高端晶體管，而靠近地的晶體管8被稱為同步(sync)晶體管或低端晶體管。雖然高端或低端不必具有相對于地的任何特定關系，但高端比低端相對更正(positive)。
在晶體管6、8之間的節(jié)點被稱為開關節(jié)點10。開關節(jié)點10通過電感12且跨越電容14而饋入輸出端16。
控制電路18具有在輸入控制端20上的一個輸入以及從輸出端16經(jīng)由反饋通路21饋送的另一個輸入?？刂齐娐?8提供控制信號來控制FET6、8以便通過交替地關斷和接通晶體管6、8而在輸出端保持恒定電壓。該控制信號是交變信號，它使得控制和同步FET交替地導通。傳號空號比(mark-space ratio)被改變，即，控制FET導通的時間對同步FET導通的時間的比率被調制，以便在輸出端16上達到想要的電壓。
這樣的直流-直流變換器的例子包括在給Intel公司的WO98/49607和給Lee的US 5,479,089中給出的那些變換器。
同步直流-直流變換器的一個特性是通常不希望同時接通高端和低端晶體管6、8。如果兩個晶體管都被接通，則輸入電壓被通過控制和同步FET直接在兩個輸入端2、4之間流過的電流短路。這個現(xiàn)象被稱為“擊穿”。因此，控制電路18通常被安排成保證在同一時刻只有兩個晶體管6、8中的一個晶體管接通。
傳統(tǒng)上這是通過監(jiān)視兩個電壓而實現(xiàn)的。在開關節(jié)點10處的電壓被監(jiān)視，以防止低端晶體管8在高端晶體管6被關斷之前接通。在低端晶體管8的柵極處的電壓被監(jiān)視，以防止高端晶體管在低端晶體管8被關斷之前接通。WO98/49607描述了一個這種類型的電路，給Lee的US5,479,089也描述了這種電路。
任一個FET都不接通的空載時間(dead time)取決于晶體管閾值電壓和同步FET的電容，它們由于所選FET的參數(shù)的制造上的散差以及按照FET的個別選擇而大范圍地變化。這意味著，控制IC必須使用這些參數(shù)的保守的估值來產(chǎn)生避免擊穿的空載時間。這通常是比當控制電路對于所使用的特定的FET進行最優(yōu)化時可能的空載時間更長的空載時間。
現(xiàn)在的趨勢是提高切換和時鐘速度，這提高了空載時間的重要性，在此期間高端或低端晶體管6、8都不接通。減小這個時間將是有益的。
目的在于減小這個空載時間的一個電路是在給Philips的WO02/063752中描述的電路。在驅動節(jié)點10上的電壓被監(jiān)視以及與預定的電壓進行比較，該預定的電壓具有與輸出電壓相反的正負號。當控制FET6關斷時，電感繼續(xù)通過同步FET8的寄生體二極管(parasitic bodydiode)汲取電流。該體二極管的壓降約為0.6伏，這樣，若假設輸入和輸出電壓是正的，當控制FET關斷時驅動節(jié)點10處的電壓變?yōu)樨摰?。WO02/063752因此使用在驅動節(jié)點處降低到低于預定值的電壓來觸發(fā)同步FET的接通，以確保在控制FET被關斷之前同步FET不被接通。
然而，雖然這樣的電路可靠地避免了擊穿，但仍舊有相當大的、至少是驅動器的延時加上FET的接通時間的空載時間，此時兩個FET都沒有接通。這個空載時間在使用當前的技術時約為30納秒。
在US 6,396,250中描述了另一個方法。在這個電路中，在用來選通晶體管的輸入端處提供可控制的延時，由反饋環(huán)用取自開關節(jié)點的信號控制。本發(fā)明人認識到，雖然這個電路提供了某些好處，但以這種方式從開關節(jié)點取控制信號有缺點。
隨著開關速度進一步提高，盡可能多地減小空載時間是有好處的。
因此，一方面，提供一種用于開關電路的驅動電路，包含第一和第二選通控制輸出端，用于連接到各自的第一和第二絕緣柵晶體管的柵極；第一和第二柵極驅動器，分別被連接到第一和第二選通控制輸出端，用于驅動各自的柵極交替地接通和關斷第一和第二絕緣柵晶體管；以及監(jiān)視電路，用于監(jiān)視在第一和第二監(jiān)視點上的電壓，而因此分別監(jiān)視第一和第二晶體管的狀態(tài)，第一監(jiān)視點是第一選通控制輸出端和第一和第二晶體管之間的開關節(jié)點中的一個而第二監(jiān)視點是第二選通控制輸出端，其中驅動電路被安排成驅動第二柵極驅動器，以關斷第二絕緣柵晶體管，然后在可控制的延時D以后驅動第一柵極驅動器，以接通第一絕緣柵晶體管；把第一監(jiān)視點上的電壓經(jīng)過第一預定電壓的時間與第二監(jiān)視點上的電壓經(jīng)過第二預定電壓的時間進行比較；以及如果第二時間是在第一時間之前則降低延時D而如果第二時間是在第一時間之后則增加延時D。
所述電路允許把空載時間減小到最小值，而不需要過分復雜的附加電路。
通過分開地使用關于每個晶體管的定時信息而不是像在US6,396,250中那樣只從開關節(jié)點取反饋信號，所述電路可以以一致的和可靠的方式跟蹤每個晶體管的接通時間。
所述晶體管可在開關節(jié)點被串聯(lián)地連接。第一監(jiān)視點可以是開關節(jié)點。替換地，第一監(jiān)視點便利地可以是第一柵極。這些方法的好處將在下面更詳細地說明。
延時D可以增加或減小一個預定量。預定量可以在0.5納秒-10納秒的范圍內，優(yōu)選地為1納秒-5納秒。通過使用在這個范圍內特別是在優(yōu)選的范圍內的預定量，即使在運行期間工作電流和溫度的改變影響元件的切換時間時，空載時間也可被減小到零-系統(tǒng)能夠足夠快速地調節(jié)以應付這些變化。而且，這個范圍允許良好的穩(wěn)定性。如果該延時以太大的步長減小，則選通信號可能重疊并延伸而使得兩個FET全部接通，且將發(fā)生“擊穿”，這增加了損耗。所以步長必須足夠小以避免大的擊穿。
替換地，延時D可以改變一個可變的量-例如在第一和第二時間之間的時間差越大，在每個周期內D可以被調節(jié)得越多。
預定的電壓可以基于被使用于絕緣柵場效應晶體管的元件進行選擇。
第一和第二預定的電壓可以是在1伏-2伏的范圍內；這個電壓允許對于各種各樣的輸出電壓進行良好的控制。在只工作于更高電壓范圍的電路中，該預定的電壓可以更寬地改變。例如，對于12伏輸出，預定的電壓可以是在1伏-10伏的范圍內。
電壓可以是相同的，以及優(yōu)選地可以是大約相應于晶體管的閾值電壓的電平。
對于p溝道絕緣柵晶體管，相應的預定電壓可以是比p溝道源電壓低1伏-2伏。
在優(yōu)選實施例中，驅動電路被安排成關斷第二絕緣柵晶體管以及在第二延時E以后接通第一絕緣柵晶體管；把第一選通控制輸出端上的電壓經(jīng)過第三預定電壓的時間與第二選通控制輸出端上的電壓經(jīng)過第四預定電壓的時間進行比較；以及如果第四時間是在第三時間之后則降低第二延時E而如果第四時間是在第三時間之前則增加第二延時E。這使得驅動電路能夠把延時D設置成與第二延時E不同，由此允許分開地設置用于第一和第二晶體管的延時。
便利地，第三電壓等于第一電壓而第四電壓等于第二電壓。
本發(fā)明還涉及包含如上所述的驅動電路以及上部和下部絕緣柵晶體管的開關電路，每個絕緣柵晶體管具有柵極、源極和漏極，上部和下部絕緣柵晶體管的柵極被連接到驅動電路的相應的選通控制輸出端。
預定電壓可以在絕緣柵晶體管閾值電壓的1伏內。
在實施例中，第一監(jiān)視點是第一選通控制輸出端。這個對稱的安排避免了單獨連接到開關節(jié)點的需要，因為該驅動電路內第一和第二選通控制輸出端都可得到。另外，通過不需要監(jiān)視開關節(jié)點，避免了在開關節(jié)點處噪聲帶來的困難。
在替換實施例中，第一監(jiān)視點是開關節(jié)點。把第一晶體管取為高端晶體管后，第一晶體管的源極實際上浮動在振蕩的開關節(jié)點電壓上，意思是柵極源電壓相對于地電位變動。通過監(jiān)視開關節(jié)點，而不是柵極電壓，便不需要考慮高端晶體管的變化的參考電壓。而且，不再需要考慮第一晶體管的閾值電壓的變化。
優(yōu)選地，預定電壓是在相對于低端晶體管的地的1伏-2伏范圍內-這個范圍允許驅動器分別用相同寬度范圍的變換(輸出)電壓工作。
另一方面，提供一種具有控制和同步絕緣柵晶體管的開關變換器電路，每個絕緣柵晶體管具有柵極、源極和漏極，控制和同步絕緣柵晶體管被與開關節(jié)點串聯(lián)在一起，用于驅動一個負載絕緣柵晶體管；而驅動電路被連接到絕緣柵晶體管的柵極，用于交替地接通和關斷該控制與同步絕緣柵晶體管，其中驅動電路被安排成關斷同步絕緣柵晶體管以及在延時D以后接通控制絕緣柵晶體管；監(jiān)視在第一和第二監(jiān)視點上的電壓，第一監(jiān)視點是開關節(jié)點或控制晶體管的柵極電壓而第二監(jiān)視點是同步晶體管的柵極電壓；把第一監(jiān)視點上的電壓下降到低于第一預定電壓的時間與第二監(jiān)視點上的電壓上升到超過第二預定電壓的時間進行比較；以及如果第二時間是在第一時間之后則減小延時D而如果第二時間是在第一時間之前則增加延時D。
在另外的一個方面，本發(fā)明涉及一種驅動具有控制和同步絕緣柵晶體管的變換器電路的方法，每個絕緣柵晶體管具有柵極、源極和漏極，上部和下部絕緣柵晶體管被串聯(lián)連接一起并且在它們之間有開關節(jié)點，用于連接到一個負載；該方法包括以下步驟(a)關斷第一絕緣柵晶體管；(b)在延時D以后接通第二絕緣柵晶體管；(c)監(jiān)視在第一和第二監(jiān)視點上的電壓，第一監(jiān)視點是第一晶體管的柵極和開關節(jié)點中的一個而第二監(jiān)視點是第二晶體管的柵極；以及(d)把第一監(jiān)視點上的電壓經(jīng)過第一預定電壓的時間與第二監(jiān)視點上的電壓經(jīng)過第二預定電壓的時間進行比較；(e)如果第二時間是在第一時間之后則減小延時D而如果第二時間是在第一時間之前則增加延時D；以及(f)交替地接通第一和第二晶體管，當接通第二晶體管和關斷第一晶體管時重復以上的步驟(a)-(e)。
為了更好地了解本發(fā)明，現(xiàn)在參照附圖純粹作為例子描述本發(fā)明的參照圖2，高端(控制)FET6經(jīng)由開關節(jié)點10與低端(同步)FET8串聯(lián)連接在被連接到高端輸入端2的高端線和被連接到低端輸入端4的地之間。開關節(jié)點10通過電感12和跨接的電容14被連接到輸出端16，輸出端可被連接到負載。負載可以是例如微處理器。
驅動電路18驅動高端FET6和低端FET8的柵極38。輸入信號被提供在端子20上。在本實施例中，輸入信號是由適當?shù)纳善魃傻拿}沖寬度調制信號。生成器在圖上未示出，因為適當?shù)纳煞桨笇τ诒绢I域技術人員是熟知的。生成方案具體地可以使用來自輸出端16的反饋，以控制在端子20上輸入的信號的傳號空號比，而因此控制在輸出端16處的電壓輸出。
第一柵極驅動器電路22和第二柵極驅動器電路24被安排來在第一和第二選通控制輸出端26、28處提供適當?shù)男盘?。這些又分別被依次連接到高端FET6和低端FET8的柵極。柵極驅動器22、24都包含根據(jù)在信號輸入端20的信號脈沖關斷各自的晶體管，以及在信號輸入端20上接收到相反符號脈沖的預定延時后接通各自的晶體管。具有可控制的接通延時的這樣的電路可以由本領域技術人員以許多方式制成。例如，某些電路在授權給Bridge的US 6,396,250中描述。
第一和第二比較器32、34被提供為分別連接到第一和第二選通控制輸出端26、28。每個比較器把在選通輸出端上的電壓與各自預定的電壓進行比較而把相應的輸出信號提供到控制單元36。比較器32、34和控制單元36因此構成監(jiān)視電路，用于監(jiān)視FET6、8上的柵極電壓。
控制單元36被連接到驅動電路22、24，以設置在這些電路中的可編程的接通延時。
在使用時，當?shù)投薋ET8被關斷時，高端FET6在可編程的延時D后被接通。在被連接到高端FET6的第一選通控制輸出端26處的電壓在圖3a上以虛線表示，而在被連接到低端FET8的第二選通控制輸出端28處的相應的電壓以實線表示。
在圖3a顯示的情形中，延時D是足夠長的，以使得低端FET8遠在高端FET6接通之前被關斷。在這種情形下，控制單元36檢測到，低端FET8的柵極電壓遠在第一選通控制輸出端26上的電壓經(jīng)過電壓V1之前經(jīng)過預定的電壓V2。術語“第一時間”將被使用來描述關于第一晶體管的時間，而術語“第二時間”將被使用來描述關于第二晶體管的時間，即使第一和第二時間的次序改變，例如在開始狀態(tài)下第二時間在第一時間之前。
當控制單元36確定第二時間在第一時間之前時，延時D被減小2納秒的預定量。這在信號輸入端20處信號的每個輸入周期上重復進行，在每個周期該延時被減小預定的時間2納秒，直至達到圖3b的情形為止，其中第一和第二時間基本是相同的。電壓V1，V2被選擇成使得在這種狀態(tài)下，空載時間被減小到約1-2納秒，這代表比起傳統(tǒng)的方案顯著減小的空載時間，它包括典型地可以是約為12納秒的上升時間。
當元件數(shù)值隨時間改變時，例如當元件變熱時，可能出現(xiàn)圖3c的情形，其中第二時間是在第一時間之后。在這種情形下，控制電路36增加延時，以避免擊穿。
相應的反饋環(huán)被用來接通第二晶體管和關斷第一晶體管。單獨的接通延時E被用于第二晶體管，以考慮在第一和第二晶體管6、8之間的元件變化。
當晶體管被切換時，在驅動器與晶體管之間的連接，即連線和PCB，的電感與柵極驅動電流相組合將造成沿連接的電壓降，導致感測到的柵極電壓的錯誤。所以，在優(yōu)選的變例中，比較器32、34的傳感連接可以通過分開的連接到達載送柵極驅動電流的連接而被直接連接到晶體管的絕緣柵。替換地，在多芯片模塊實施方案中，比較器可被集成在與絕緣柵晶體管相同的封裝中而被直接連接到絕緣柵晶體管。
在本發(fā)明的第二實施例中，第一比較器32的輸入是從開關節(jié)點10取得的，而不是第一控制輸出端26。這被顯示于圖4中。
這是行得通的，因為當高端FET6被接通時開關節(jié)點10上的電壓從約-0.5伏上升到輸入電壓。關斷高端FET6使得開關節(jié)點10從輸入電壓下降到約-0.5伏。所以參考電壓可以是在0伏與變換電壓之間的任何點，但優(yōu)選地在1-2伏之間，允許驅動電路工作在盡可能寬的變換電壓范圍以及給出一定的抗噪聲水平，因為開關節(jié)點10必然是有噪聲的圖4的方法的好處是控制FET的閾值電壓變化不再是相關的。第二個優(yōu)點是高端FET6的柵極-源極電壓是參照一個源，當FET被接通時它浮動到高電位而當FET被關斷時它浮動到低電位。這使得更難監(jiān)視高端FET6的柵極電壓信號。作為對于高端FET的柵極的替代，監(jiān)視開關節(jié)點沒有這樣的困難。
通過閱讀本公開內容，本領域技術人員將會看到其它變例和修正。這樣的變例和修正可包括在開關電路的設計、制造和使用方面已知的等價物和其它特性，而其可以附加或代替這里描述的特性使用。雖然在本申請中對于特性的特定的組合闡明了權利要求，但應當看到，公開內容的范圍也包括這里明顯地或隱含地揭示的任何新穎的特性或特性的任何新穎的組合或它們的任何廣義化，不管它是否與本發(fā)明一樣緩和任何或所有的相同的技術問題。本申請人由此提請注意，在本專利申請或從本申請得出的任何進一步的申請正在進行期間可以對于任何這樣的特性和/或這樣的特性的組合闡明新的權利要求。
例如，描述的實施例使用本發(fā)明的方法用于接通兩個晶體管，但有可能使用本發(fā)明的方法只用于接通一個晶體管而不接通另一個晶體管。
不需要兩個晶體管都是n溝道。例如，控制FET可以是p溝道。在這種情形下，預定的參考電壓將比這個晶體管的閾值電壓低約1伏-2伏。
描述的實施例使用恒定尺寸的步長達到最小延時。然而，這并不是本質的特性，本領域技術人員將容易設想替換的方法。例如，步長的尺寸可以正比于在第一和第二時間之間的時間上的差值。
而且，雖然描述的實施例涉及開關電壓變換器，但本發(fā)明也可應用于其中開關需要以動作之間最小延時運行的其它開關裝置。
權利要求
1.一種用于開關電路的驅動電路(8)，包含第一和第二選通控制輸出端(26，28)，用于連接到各自的第一和第二絕緣柵晶體管(6，8)的柵極；第一和第二柵極驅動器(22，24)，分別被連接到第一和第二選通控制輸出端(26，28)，用于驅動各自的柵極以交替地接通和關斷第一和第二絕緣柵晶體管；監(jiān)視電路(32，34，36)，用于分別監(jiān)視在第一和第二監(jiān)視點上的電壓，而因此監(jiān)視第一和第二晶體管(6，8)的狀態(tài)，第一監(jiān)視點是第一柵極與在第一和第二晶體管之間的開關節(jié)點(10)中的一個而第二監(jiān)視點是第二柵極；其中驅動電路元件被安排成驅動第二柵極驅動器(24)以關斷第二絕緣柵晶體管(8)，而然后在可控制的延時D以后驅動第一柵極驅動器(22)以接通第二絕緣柵晶體管(6)；把第一監(jiān)視點上的電壓經(jīng)過第一預定電壓的時間與第二監(jiān)視點上的電壓經(jīng)過第二預定電壓的時間進行比較；以及如果第二時間是在第一時間之前則降低延時D而如果第二時間是在第一時間之后則增加延時D。
2.按照權利要求1的驅動電路，其中第一監(jiān)視點是第一選通控制輸出端(26)而第二監(jiān)視點是第二選通控制輸出端(28)。
3.按照權利要求1的驅動電路，其中第一和第二絕緣柵晶體管在開關節(jié)點處被串聯(lián)連接在一起而第一監(jiān)視點是該開關節(jié)點。
4.按照任一前述權利要求的驅動電路，其中每次延時D被增加或減小時，所述延時被增加或減小一個恒定的預定的時間。
5.按照權利要求4的驅動電路，其中預定的時間是在1納秒-5納秒的范圍。
6.按照任一前述權利要求的驅動電路，其中驅動電路元件被安排成關斷第一絕緣柵晶體管(6)而在第二延時E以后接通第二絕緣柵晶體管(8)；把第一監(jiān)視點上的電壓經(jīng)過第三預定電壓的時間與第二監(jiān)視點上的電壓經(jīng)過第四預定電壓的時間進行比較；以及如果第四時間是在第三時間之后則減小第二延時E而如果第四時間是在第三時間之前則增加第二延時E，這樣，驅動電路元件可以把延時D設置成與第二延時E不同。
7.一種開關電路，包含按照任一前述權利要求的驅動電路(18)；以及第一和第二絕緣柵晶體管(6，8)，每個具有柵極、源極和漏極，第一和第二絕緣柵晶體管(6，8)的柵極(38)被連接到驅動電路的相應的選通控制輸出端(26，28)。
8.按照權利要求7的開關電路，其中預定的電壓是在絕緣柵晶體管(6，8)的閾值電壓的1伏內。
9.一種開關變換器電路，包含控制和同步絕緣柵晶體管(6，8)，每個都具有柵極、源極和漏極，該控制和同步絕緣柵晶體管(6，8)在開關節(jié)點(10)處被串聯(lián)連接在一起，用于驅動負載；以及驅動電路(18)，被連接到絕緣柵晶體管的柵極，用于交替地接通和關斷該控制和同步絕緣柵晶體管；其中驅動電路(18)被安排成關斷同步絕緣柵晶體管(8)而在延時D以后接通控制絕緣柵晶體管(6)；監(jiān)視在第一和第二監(jiān)視點上的電壓，第一監(jiān)視點是開關節(jié)點或控制晶體管(6)的柵極電壓而第二監(jiān)視點是同步晶體管(8)的柵極電壓；把第一監(jiān)視點上的電壓下降到低于第一預定電壓的時間與第二監(jiān)視點上的電壓上升到超過第二預定電壓的時間進行比較；以及如果第二時間是在第一時間之后則減小延時D而如果第二時間是在第一時間之前則增加延時D。
10.一種驅動具有第一和第二絕緣柵晶體管(6，8)的變換器電路的方法，其中每個絕緣柵晶體管具有柵極、源極和漏極，該方法包括以下步驟(a)關斷第一絕緣柵晶體管(6)；(b)在延時D以后接通第二絕緣柵晶體管(8)；(c)監(jiān)視在第一和第二監(jiān)視點上的電壓，第一監(jiān)視點是第一晶體管(6)的柵極和第一和第二晶體管之間的開關節(jié)點(10)中的一個，而第二監(jiān)視點是第二晶體管(8)的柵極；以及(d)把第一監(jiān)視點上的電壓經(jīng)過第一預定電壓的時間與第二監(jiān)視點上的電壓向上經(jīng)過第二預定電壓的時間進行比較；(e)如果第二時間是在第一時間之后則減小延時D而如果第二時間是在第一時間之前則增加延時D；以及(f)交替地接通第一和第二晶體管(6，8)，當接通第二晶體管和關斷第一晶體管時重復以上的步驟(a)-(e)。
11.按照權利要求10的方法，還包含(g)關斷第二絕緣柵晶體管(8)而在可能與延時D不同的第二延時E以后接通第一絕緣柵晶體管(6)；(h)監(jiān)視第一和第二監(jiān)視點上的電壓；(i)把第二監(jiān)視點上的電壓下降到低于第三預定電壓的第三時間與第一監(jiān)視點上的電壓上升到超過第四預定電壓的第四時間進行比較；(j)如果第四時間是在第三時間之后則減小第二延時E而如果第四時間是在第三時間之前則增加第二延時E；以及在晶體管被交替地接通時當接通第一晶體管(6)和關斷第二晶體管(8)時重復以上的步驟(g)-(j)。
12.按照權利要求10或11的方法，其中在每次循環(huán)該延時都被增加或減小一個在1納秒-5納秒范圍內的預定的量。
13.按照權利要求10-12的任一項的方法，其中第一監(jiān)視點分別是控制晶體管的柵極。
14.按照權利要求10-12的任一項的方法，其中第一和第二絕緣柵晶體管(6，8)被串聯(lián)連接在一起，并且在它們之間有開關節(jié)點(10)用于連接到負載，而其中第一監(jiān)視點是該開關節(jié)點。
全文摘要
驅動器電路包括用于監(jiān)視高端和低端開關(6，8)的狀態(tài)的監(jiān)視電路(32，34，36)。驅動器電路具有用于接通晶體管(6，8)的可調節(jié)的延時。該延時當監(jiān)視電路檢測到相應于一個晶體管的電壓在相應于另一個晶體管的電壓經(jīng)過另一個預定點V2之前經(jīng)過預定的電壓V1時被減小，而反之亦然。
文檔編號H02M3/158GK1717869SQ200380104354
公開日2006年1月4日 申請日期2003年11月19日 優(yōu)先權日2002年11月29日
發(fā)明者P·魯特 申請人:皇家飛利浦電子股份有限公司