專利名稱：Pwm三電平逆變器觸發(fā)信號(hào)的譯碼電路和其死區(qū)補(bǔ)償?shù)目刂品椒?br> 技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于變電，尤其是關(guān)于三電平逆變器的PWM觸發(fā)信號(hào)的譯碼電路和其死區(qū)補(bǔ)償?shù)目刂品椒ā?br> 背景技術(shù)：
工業(yè)和交通運(yùn)輸?shù)陌l(fā)展，不僅對(duì)電力的需求量日益增加，而且對(duì)電力器件的性能要求也越來(lái)越高。近年來(lái)，逆變器作為一種可將直流輸入電功率轉(zhuǎn)換成一種電壓、頻率均可變的正弦交變輸出電功率裝置正不斷地?cái)U(kuò)大其使用范圍。與此同時(shí)，對(duì)逆變器的調(diào)制和控制對(duì)其運(yùn)行性能的影響也逐漸受到業(yè)者的普遍重視。尤其現(xiàn)在大功率的逆變器正傾向于采用門極可控的開(kāi)關(guān)器件作為逆變器的主功率開(kāi)關(guān)器件，采用調(diào)制觸發(fā)脈沖信號(hào)的寬度實(shí)現(xiàn)開(kāi)關(guān)器件的開(kāi)通或關(guān)斷時(shí)間長(zhǎng)短，也即PWM調(diào)制。由于觸發(fā)開(kāi)關(guān)器件動(dòng)作電路存在一定的時(shí)間滯后，在這段時(shí)間內(nèi)逆變器本身不受觸發(fā)信號(hào)的控制，這就是所謂的“死區(qū)”，因?yàn)椤八绤^(qū)”的存在，使逆變器的輸出電壓產(chǎn)生了畸變并帶來(lái)不必要的諧波，影響了逆變器的工作性能，即通常所說(shuō)的死區(qū)效應(yīng)?！八绤^(qū)”是目前PWM逆變器的一種客觀現(xiàn)實(shí)，就現(xiàn)有技術(shù)來(lái)說(shuō)，要想根除“死區(qū)”是很困難的，而采取補(bǔ)償?shù)霓k法—即增加或減少一個(gè)與死區(qū)相等的滯后時(shí)間，來(lái)抵消死區(qū)，從而消除死區(qū)效應(yīng)。電氣與電子工程師協(xié)會(huì)出版的工業(yè)電子儀器會(huì)刊(IEEE Transaction On IndustrialElctronics)1991年第38卷發(fā)表的《PWM逆變器死區(qū)的分析和補(bǔ)償》(TheAnalysis and Compensation of Dead-Time in PWM Inverters)揭示了一種逆變器死區(qū)補(bǔ)償控制的邏輯合成法和其相對(duì)應(yīng)的逆變器PWM譯碼電路(參見(jiàn)圖1)。該邏輯合成法是通過(guò)移位寄存器1將PWM方波控制信號(hào)S分別生成具有延遲一個(gè)死區(qū)時(shí)間(Td)的方波控制信號(hào)S1和延遲二個(gè)死區(qū)時(shí)間(2Td)的方波控制信號(hào)S2(參見(jiàn)圖2)，然后根據(jù)D型觸發(fā)器3保持的逆變器輸出端2電流方向?qū)刂菩盘?hào)S、S1、S2進(jìn)行一系列的與非、以及非和與非的邏輯運(yùn)算生成了所期望的實(shí)際驅(qū)動(dòng)信號(hào)B1和B2，該驅(qū)動(dòng)信號(hào)B1和B2分別驅(qū)動(dòng)逆變器一個(gè)橋臂的兩個(gè)開(kāi)關(guān)器件的導(dǎo)通與截止。這一方法的不足之處在于補(bǔ)償機(jī)制過(guò)于復(fù)雜，從而導(dǎo)致邏輯運(yùn)算過(guò)程的復(fù)雜。就目前三電平逆變器每相橋臂各有四個(gè)開(kāi)關(guān)器件(參見(jiàn)圖3)來(lái)說(shuō)，總計(jì)需要12路控制信號(hào)；如此一來(lái)，整個(gè)PWM譯碼電路就顯得太復(fù)雜龐大了。另外譯碼電路本身也帶來(lái)了時(shí)延問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種PWM三電平逆變器觸發(fā)信號(hào)的譯碼電路和其死區(qū)補(bǔ)償控制的方法，解決以現(xiàn)有技術(shù)產(chǎn)生12路PWM控制信號(hào)復(fù)雜性的技術(shù)問(wèn)題，并確保同一橋臂中的開(kāi)關(guān)器件在切換時(shí)的互鎖和消除譯碼電路本身帶來(lái)的延時(shí)而造成的死區(qū)效應(yīng)的技術(shù)問(wèn)題。
本發(fā)明解決上述技術(shù)問(wèn)題的技術(shù)方案如下一種PWM三電平逆變器觸發(fā)信號(hào)的譯碼電路，其特征在于電路由編碼器和三組邏輯延時(shí)電路組成，該編碼器產(chǎn)生的調(diào)制逆變器三相電路的三組PWM調(diào)制信號(hào)PWM1和PWM2分別接至對(duì)應(yīng)的各組邏輯延時(shí)電路，每組邏輯延時(shí)電路由一個(gè)二輸入與門、一個(gè)二輸入或門、二個(gè)非門和四個(gè)延時(shí)器組成，按下列連接將每相的PWM1和PWM2通過(guò)邏輯運(yùn)算和延時(shí)輸出逆變器每相電路的4路控制信號(hào)S1～S4①.二輸入與門輸出分兩路，一路輸出和非門、延時(shí)器依次串接，輸出控制信號(hào)S1；該與門另一路輸出直接和一個(gè)延時(shí)器連接，輸出控制信號(hào)S3；②.二輸入或門輸出分兩路，一路和非門、延時(shí)器依次串接，輸出控制信號(hào)S2；該或門另一路輸出直接和一個(gè)延時(shí)器連接，輸出控制信號(hào)S4。
所述的PWM三電平逆變器觸發(fā)信號(hào)的譯碼電路，其特征在于所述的延時(shí)器由移位寄存器和一個(gè)或非門組成，當(dāng)輸入由低電平0變?yōu)楦唠娖?時(shí)，輸出反向由高電平1變?yōu)榈碗娖?；當(dāng)輸入高電平1變?yōu)榈碗娖?時(shí)，則在延遲一個(gè)死區(qū)時(shí)間Td后反向輸出，由低電平0變?yōu)楦唠娖?。
所述的PWM三電平逆變器觸發(fā)信號(hào)的譯碼電路，其特征在于該編碼器為數(shù)字信號(hào)處理器DSP、或者是單片機(jī)。
所述的PWM三電平逆變器觸發(fā)信號(hào)的譯碼電路，其特征在于該三組邏輯延時(shí)電路為一可編程邏輯器件PLD。
一種三電平逆變器死區(qū)補(bǔ)償控制的方法，其特征在于該編碼器用編程軟件判別，當(dāng)PWM2為高電平1且i≥0時(shí)以及PWM2為低電平0且i≤0時(shí)，使PWM1在前半個(gè)PWM調(diào)制周期內(nèi)增加一個(gè)死區(qū)時(shí)間Td的脈沖寬度；當(dāng)PWM2為高電平1且i＜0以及PWM2為低電平0且i＞0時(shí)，使PWM1在后半個(gè)PWM調(diào)制周期內(nèi)減少一個(gè)死區(qū)時(shí)間Td的脈沖寬度。
本發(fā)明的優(yōu)點(diǎn)如下1.極大地簡(jiǎn)化了生成12路PWM控制信號(hào)電路的復(fù)雜性。
2.實(shí)現(xiàn)了逆變器的開(kāi)關(guān)器件在切換瞬間的互鎖，確保其運(yùn)行安全。
3.死區(qū)補(bǔ)償改善了輸出電壓的畸變且消除了每一個(gè)PWM周期實(shí)際所發(fā)出脈沖的不對(duì)稱性，減少了系統(tǒng)輸出電壓的諧波含量，提高逆變器的工作性能。
4.可適用于任何三電平逆變器和整流器，具有廣泛的工業(yè)應(yīng)用性。


圖1是現(xiàn)有的基于死區(qū)補(bǔ)償邏輯合成的逆變器PWM譯碼電路(單相)。
圖2是圖1的波形合成示意圖。
圖3是三電平逆變器電路示意圖。
圖4是本發(fā)明譯碼電路邏輯延時(shí)電路圖。
圖5是本發(fā)明延時(shí)器的電路和其輸入、輸出信號(hào)波形圖。
圖6是當(dāng)逆變器輸出電壓為正時(shí)本發(fā)明的波形時(shí)序和死區(qū)補(bǔ)償控制方法的原理圖。
圖7是當(dāng)逆變器輸出電壓為負(fù)時(shí)本發(fā)明的波形時(shí)序和死區(qū)補(bǔ)償控制方法的原理圖。
圖8是本發(fā)明的一種譯碼電路結(jié)構(gòu)示意圖。
具體實(shí)施例方式本發(fā)明的譯碼電路由編碼器和三組邏輯延時(shí)電路組成。編碼器輸出的三對(duì)PWM調(diào)制信號(hào)分別輸入對(duì)應(yīng)的一組邏輯延時(shí)電路經(jīng)過(guò)簡(jiǎn)單的邏輯運(yùn)算和延時(shí)處理輸出控制逆變器三相橋臂開(kāi)關(guān)器件的控制信號(hào)。由于各組邏輯延時(shí)電路是相同的，均由一個(gè)二輸入與門AND、一個(gè)二輸入或門OR、二個(gè)非門NOT和四個(gè)延時(shí)器DELAY構(gòu)成。故以其中一組為例給予詳細(xì)的說(shuō)明。
請(qǐng)參閱圖4所示，為對(duì)三電平逆變器進(jìn)行PWM調(diào)制，編碼器(圖中未表示)對(duì)每相逆變器電路發(fā)出一對(duì)PWM1和PWM2調(diào)制信號(hào)。PWM1為一調(diào)制脈沖信號(hào)，在1個(gè)PWM調(diào)制周期內(nèi)電平值由0→1→0或1→0→1變化。PWM2為控制每相電壓的調(diào)制信號(hào)，在1個(gè)PWM調(diào)制周期內(nèi)，PWM2恒定為高電平1時(shí)，表明該相電壓在0～+Vdc(Vdc為1/2直流母線電壓)之間跳變；PWM2恒定為低電平0時(shí)，該相在0～-Vdc之間跳變。在一個(gè)PWM調(diào)制周期內(nèi)，當(dāng)PWM2為高電平1時(shí)，PWM1為0→1→0電平變化的脈沖；當(dāng)PWM2為低電平0時(shí)，PWM1為1→0→1電平變化的脈沖(參見(jiàn)圖6(a)和(b)所示)。該一對(duì)PWM調(diào)制信號(hào)PWM1和PWM2分別輸入對(duì)應(yīng)的邏輯延時(shí)電路通過(guò)邏輯運(yùn)算和延時(shí)處理同時(shí)產(chǎn)生對(duì)逆變器一相橋臂的四個(gè)開(kāi)關(guān)S1’～S4’(參見(jiàn)圖3)實(shí)行開(kāi)通或關(guān)斷操作的4路控制信號(hào)S1～S4，其中1.PWM1和PWM2輸入二輸入與門AND進(jìn)行邏輯與運(yùn)算后，分二路輸出，其中一路輸出經(jīng)依次串聯(lián)的非門NOT和延時(shí)器DELAY進(jìn)行邏輯非運(yùn)算和延時(shí)處理輸出控制信號(hào)S1；二輸入與門AND另一路輸出直接通過(guò)延時(shí)器DELAY輸出控制信號(hào)S3；2.PWM1和PWM2輸入二輸入或門OR進(jìn)行邏輯或運(yùn)算后分二路輸出，其中一路輸出經(jīng)依次串聯(lián)的非門NOT和延時(shí)器DELAY進(jìn)行邏輯非運(yùn)算和延時(shí)處理后輸出控制信號(hào)S2；二輸入或門另一路輸出直接通過(guò)延時(shí)器DELAY延時(shí)處理后輸出控制信號(hào)S4。
上述的延時(shí)器DELAY是一個(gè)由移位寄存器和一個(gè)或非門NOR組成的電路(圖5)，在延時(shí)處理過(guò)程中，輸出信號(hào)B的電平值正好與輸入信號(hào)A相反，當(dāng)輸入信號(hào)A由低電平0變?yōu)楦唠娖?時(shí)，輸出信號(hào)B反向由高電平1變?yōu)榈碗娖?，且在輸入信號(hào)A由高電平1變?yōu)榈碗娖?時(shí)，輸出信號(hào)B則延遲一個(gè)死區(qū)時(shí)間Td后與輸入信號(hào)A反向。
圖6是本發(fā)明在逆變器輸出相電壓為正時(shí)PWM調(diào)制信號(hào)在譯碼過(guò)程中的波形圖?，F(xiàn)就其中圖(a)輸出電流i≥0為例作詳細(xì)說(shuō)明；此時(shí)PWM1為一由低電平0→1→0的矩形脈沖，PWM2為高電平1，表示該相電壓(Ua、Ub、或Uc)在0到+Vdc之間跳變1.t0≤t＜t1時(shí)間段內(nèi)，PWM1電平值為0、PWM2電平值為1，兩者邏輯與后為低電平0，通過(guò)延時(shí)處理后輸出的控制信號(hào)S3為高電平1；邏輯與后的低電平經(jīng)邏輯非和延時(shí)處理后輸出的控制信號(hào)S1為低電平0。PWM1和PWM2邏輯或后為高電平1，經(jīng)延時(shí)處理后輸出控制信號(hào)S4為低電平0；邏輯或后的高電平1經(jīng)延時(shí)處理后輸出控制信號(hào)S2為高電平1。對(duì)應(yīng)該四個(gè)控制信號(hào)S1～S4的電平值，逆變器該相電路中的開(kāi)關(guān)器件S1’、S4’關(guān)斷，S2’、S3’導(dǎo)通，該相電壓輸出為0。
2.t1≤t＜t2時(shí)間段內(nèi)，PWM1變?yōu)楦唠娖?、PWM2仍為高電平1，兩者邏輯與后為高電平1，經(jīng)延時(shí)處理后輸出的控制信號(hào)S3為低電平，邏輯與后的高電平1經(jīng)邏輯非和延時(shí)處理，由于存在一個(gè)死區(qū)時(shí)間Td的時(shí)間延遲，所以S1仍為低電平。而PWM1和PWM2的邏輯或仍為高電平1不變，所以控制信號(hào)S2、S4不變。即在此時(shí)間段內(nèi)，只有控制信號(hào)S3起變化，其它控制信號(hào)不變，對(duì)應(yīng)的逆變器該相電路中開(kāi)關(guān)器件S3’關(guān)斷，其它開(kāi)關(guān)器件保持原狀不變。
3.t2≤t＜t3時(shí)間段。PWM1和PWM2高電平值1保持不變，除控制信號(hào)S1在延遲了一個(gè)死區(qū)時(shí)間Td后，其電平值由低電平0變?yōu)楦唠娖?，將開(kāi)關(guān)器件S1’開(kāi)通外，其余控制信號(hào)S2～S4保持不變，相關(guān)的開(kāi)關(guān)器件S2’～S4’也維持原狀不變，該相輸出電壓為+Vdc。而且在開(kāi)關(guān)器件S1’開(kāi)通時(shí)，開(kāi)關(guān)器件S3’已經(jīng)可靠的關(guān)斷了，這種開(kāi)關(guān)器件S1’與S3’的互鎖功能避免了上下橋臂的直接導(dǎo)通，保證逆變器的運(yùn)行安全性。
4.t3≤t＜t4時(shí)間段。PWM1變?yōu)榈碗娖?，PWM2仍為高電平1，兩者邏輯與后為高電平1，經(jīng)延時(shí)處理后，處于死區(qū)時(shí)間Td的延時(shí)期內(nèi)，故控制信號(hào)S3仍保持在低電平0不變，邏輯與后的高電平1經(jīng)邏輯非和延時(shí)處理輸出的控制信號(hào)S1變?yōu)榈碗娖?，從而關(guān)斷開(kāi)關(guān)器件S1’。PWM1和PWM2邏輯或后仍為高電平1不變，故控制信號(hào)S2和S4仍保持原狀不變。
5.t4≤t＜t5時(shí)段。PWM1繼續(xù)處在低電平0、PWM2仍為高平1，除控制信號(hào)S3因延時(shí)處理已過(guò)死區(qū)時(shí)間Td的延時(shí)期由低電平0變?yōu)楦唠娖?輸出外，而其它控制信號(hào)S1、S2、S4未變。此階段逆變器開(kāi)關(guān)器件S3’導(dǎo)通，但開(kāi)關(guān)器件S1’早已有效關(guān)斷了，故實(shí)現(xiàn)了互鎖功能，逆變器該相輸出電壓為0。
從圖6(a)中可見(jiàn)，當(dāng)i≥0時(shí)，為要使控制信號(hào)S1輸出真實(shí)的脈沖寬度為2ta，且在一個(gè)PWM周期2Ts中處于左右對(duì)稱的位置，則必須使調(diào)制信號(hào)PWM1在PWM前半周期Ts增加一個(gè)死區(qū)時(shí)間Td脈沖占空比，使在該Ts周期內(nèi)脈沖寬度為ta+Td；而PWM在后半周期內(nèi)仍保持該P(yáng)WM1的脈沖占空比不變，這樣控制信號(hào)S3也在2Ts周期中處于左右對(duì)稱位置。從圖6(b)中可見(jiàn)，當(dāng)i＜0時(shí)，為使控制信號(hào)S3輸出真實(shí)的脈沖寬度2ta’在一個(gè)PWM周期2Ts處于左右對(duì)稱位置，則必須使調(diào)制信號(hào)PWM1在PWM后半周期Ts減少一個(gè)死區(qū)時(shí)間Td的脈沖占空比，使該Ts周期內(nèi)的脈沖寬度為ta’-Td，而保持PWM前半周期Ts內(nèi)的脈沖占空比不變。這樣也使控制信號(hào)S1在一個(gè)PWM周期2Ts內(nèi)處于左右對(duì)稱位置。
本發(fā)明在逆變器輸出相電壓為負(fù)時(shí)，PWM調(diào)制信號(hào)的譯碼波形如圖7所示。從圖7(a)可見(jiàn)，當(dāng)i≤0時(shí)，為輸出真實(shí)的脈沖寬度為2ta的控制信號(hào)S4，且使其在一個(gè)PWM周期2Ts中處于左右對(duì)稱位置，則必須使調(diào)制信號(hào)PWM1在PWM前半周期Ts增加一個(gè)死區(qū)時(shí)間Td脈沖占空比，使該Ts周期內(nèi)脈沖寬度為ta+Td，而在PWM后半周期內(nèi)仍保持該P(yáng)WM1脈沖占空比不變。這樣控制信號(hào)S2也在2Ts周期內(nèi)中處于左右對(duì)稱位置。由圖7(b)中可見(jiàn)，當(dāng)i＞0時(shí)，為使控制信號(hào)S2輸出真實(shí)的脈沖寬度為2ta’，且在一個(gè)PWM周期2Ts中處于左右對(duì)稱位置，則必須使調(diào)制信號(hào)PWM1在PWM后半周期Ts減少一個(gè)死區(qū)時(shí)間Td的脈沖占空比，使該Ts周期內(nèi)的脈沖寬度為ta-Td，而保持PWM前半周期Ts內(nèi)的脈沖占空比不變。這樣控制信號(hào)S4也在2Ts周期中處于左右對(duì)稱位置。
通過(guò)上述改變控制信號(hào)PWM1脈沖寬度的方式可使逆變器輸出有效的相電壓，并使真實(shí)的有效控制信號(hào)S1和S3、或S2和S4在一個(gè)PWM周期2Ts內(nèi)處于中心對(duì)稱位置，從而達(dá)到了消除逆變器輸出電壓的畸變，補(bǔ)償了死區(qū)的不利影響。
正因?yàn)槿绱?，本發(fā)明輕易地解決了傳統(tǒng)技術(shù)中控制信號(hào)的時(shí)間滯后，減少了系統(tǒng)輸出電壓的諧波含量。而這一根據(jù)輸出電流i的方向和調(diào)制信號(hào)PWM2的電平值來(lái)對(duì)調(diào)制信號(hào)PWM1的增、減脈沖占空比的死區(qū)補(bǔ)償方法是通過(guò)對(duì)產(chǎn)生PWM調(diào)制信號(hào)的編碼器的軟件編程來(lái)實(shí)現(xiàn)的。
根據(jù)上述，本發(fā)明可用數(shù)字信號(hào)處理器DSP或單片機(jī)來(lái)作編碼器，并用可編程邏輯器件PLD替代三個(gè)并列的邏輯延時(shí)電路來(lái)實(shí)現(xiàn)(參見(jiàn)圖8所示)在數(shù)字信號(hào)處理器DSP(例如由T1公司或Motorola公司的型號(hào)為TMS320LF240、DSP56807或具有同樣性能的其它型號(hào)的數(shù)字信號(hào)處理器，或Microchip Technology公司的PIC18FXX31系列單片機(jī))中通過(guò)其軟件的程序判斷每相電流i的方向和該相調(diào)制信號(hào)PWM2的電平值，并據(jù)此調(diào)整該相調(diào)制信號(hào)PWM1的脈沖寬度，從而產(chǎn)生三組共六路的PWM調(diào)制信號(hào)PWM1a和PWM2a、PWM1b和PWM2b、PWM1c和PWM2c。再由可編程邏輯器件PLD(型號(hào)為ISPLI 1032E-70LJ，或具有相同性能的其它型號(hào))，對(duì)該三組PWM調(diào)制信號(hào)PWM1a和PWM2a、PWM1b和PWM2b、PWM1c和PWM2c進(jìn)行邏輯運(yùn)算和延時(shí)處理產(chǎn)生三電平逆變器A、B、C三相12路的控制信號(hào)S1a～S4a、S1b～S4b、S1c～S4c。如此，可提高線路的集成化程度，簡(jiǎn)化了線路的連接。
權(quán)利要求
1.一種PWM三電平逆變器觸發(fā)信號(hào)的譯碼電路，其特征在于電路由編碼器和三組邏輯延時(shí)電路組成，該編碼器產(chǎn)生的調(diào)制逆變器三相電路的三組PWM調(diào)制信號(hào)PWM1和PWM2分別接至對(duì)應(yīng)的各組邏輯延時(shí)電路，每組邏輯延時(shí)電路由一個(gè)二輸入與門、一個(gè)二輸入或門、二個(gè)非門和四個(gè)延時(shí)器組成，按下列連接將每相的PWM1和PWM2通過(guò)邏輯運(yùn)算和延時(shí)輸出逆變器每相電路的4路控制信號(hào)S1～S4①.二輸入與門輸出分兩路，一路輸出和非門、延時(shí)器依次串接，輸出控制信號(hào)S1；該與門另一路輸出直接和一個(gè)延時(shí)器連接，輸出控制信號(hào)S3；②.二輸入或門輸出分兩路，一路和非門、延時(shí)器依次串接，輸出控制信號(hào)S2；該或門另一路輸出直接和一個(gè)延時(shí)器連接，輸出控制信號(hào)S4。
2.根據(jù)權(quán)利要求1所述的PWM三電平逆變器觸發(fā)信號(hào)的譯碼電路，其特征在于所述的延時(shí)器由移位寄存器和一個(gè)或非門組成，當(dāng)輸入由低電平0變?yōu)楦唠娖?時(shí)，輸出反向由高電平1變?yōu)榈碗娖?；當(dāng)輸入高電平1變?yōu)榈碗娖?時(shí)，則在延遲一個(gè)死區(qū)時(shí)間Td后反向輸出，由低電平0變?yōu)楦唠娖?。
3.根據(jù)權(quán)利要求1所述的PWM三電平逆變器觸發(fā)信號(hào)的譯碼電路，其特征在于該編碼器為數(shù)字信號(hào)處理器DSP或單片機(jī)。
4.根據(jù)權(quán)利要求2所述的PWM三電平逆變器觸發(fā)信號(hào)的譯碼電路，其特征在于該編碼器為數(shù)字信號(hào)處理器DSP或單片機(jī)。
5.根據(jù)權(quán)利要求1、2、3或4所述的PWM三電平逆變器觸發(fā)信號(hào)的譯碼電路，其特征在于該三組邏輯延時(shí)電路為一可編程邏輯器件PLD。
6.一種三電平逆變器死區(qū)補(bǔ)償控制的方法，其特征在于該編碼器用編程軟件判別，當(dāng)PWM2為高電平1且i≥0時(shí)以及PWM2為低電平0且i≤0時(shí)，使PWM1在前半個(gè)PWM調(diào)制周期內(nèi)增加一個(gè)死區(qū)時(shí)間Td的脈沖寬度；當(dāng)PWM2為高電平1且i＜0以及PWM2為低電平0且i＞0時(shí)，使PWM1在后半個(gè)PWM調(diào)制周期內(nèi)減少一個(gè)死區(qū)時(shí)間Td的脈沖寬度。
全文摘要
一種PWM三電平逆變器觸發(fā)信號(hào)的譯碼電路，由編碼器和三組邏輯延時(shí)電路組成，每組邏輯延時(shí)電路由一個(gè)二輸入與門、一個(gè)二輸入或門、二個(gè)非門和四個(gè)延時(shí)器組成，該編碼器產(chǎn)生的三組調(diào)制信號(hào)PWM1和PWM2分別接至對(duì)應(yīng)的各組邏輯延時(shí)電路，通過(guò)邏輯運(yùn)算延時(shí)①二輸入與門的一路輸出和非門、延時(shí)器依次串接，輸出控制信號(hào)S1；該與門另一路輸出直接和一個(gè)延時(shí)器連接，輸出控制信號(hào)S3；②二輸入或門輸出分兩路，一路和非門、延時(shí)器依次串接，輸出控制信號(hào)S2；該或門另一路輸出直接和一個(gè)延時(shí)器連接，輸出控制信號(hào)S4。解決現(xiàn)有技術(shù)產(chǎn)生12路PWM控制信號(hào)復(fù)雜、并確保同一橋臂中的開(kāi)關(guān)器件在切換時(shí)的互鎖和消除譯碼電路本身延時(shí)的死區(qū)效應(yīng)的技術(shù)問(wèn)題。
文檔編號(hào)H02M1/08GK1585251SQ20041002465
公開(kāi)日2005年2月23日 申請(qǐng)日期2004年5月26日 優(yōu)先權(quán)日2004年5月26日
發(fā)明者李耀華, 李海山, 葛瓊璇, 張樹(shù)田, 王曉新 申請(qǐng)人:上海磁浮交通工程技術(shù)研究中心