專利名稱：可變頻直流電機脈寬調(diào)制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子技術(shù)領(lǐng)域，涉及對直流電機控制系統(tǒng)中的脈寬調(diào)制器的改進(jìn)。
背景技術(shù)：
典型的脈寬調(diào)制器一般由脈沖產(chǎn)生電路、脈沖分配電路和邏輯延時電路組成。傳統(tǒng)的以三角波和調(diào)制波比較產(chǎn)生脈寬調(diào)制(PWM)信號的方法雖然比較簡單，但用模擬電路實現(xiàn)時，存在控制精度低，易受溫度漂移和干擾影響等缺點。對于采用模擬電路方式存在的問題可由數(shù)字電路實現(xiàn)加以克服，常見的數(shù)字PWM實現(xiàn)方式如圖1所示，這種電路對于調(diào)速精度要求較高的情況下一般不能滿足要求，若需產(chǎn)生更高精度的PWM信號則必需擴展電路，若需產(chǎn)生多路PWM信號，則所需元件數(shù)將成倍增長。
因此可以看出，現(xiàn)有的PWM脈寬調(diào)制器具有以下兩個特點1.調(diào)寬波頻率和脈寬延時時間不能調(diào)整。
2.電路由多級分立器件構(gòu)成，結(jié)構(gòu)復(fù)雜，調(diào)整不易；3.系統(tǒng)的集成度低，抗干擾能力和工作穩(wěn)定性差；發(fā)明內(nèi)容針對上述問題，本發(fā)明的目的是要解決背景技術(shù)結(jié)構(gòu)復(fù)雜；抗干擾能力和工作穩(wěn)定性差；輸出調(diào)寬波頻率和脈寬延時時間不能調(diào)整的問題，本發(fā)明將要給出一種可將PWM脈寬調(diào)制器簡化成由一片可編程邏輯器件及一些外圍接口電路組成的數(shù)字直流電機脈寬調(diào)制器。
本發(fā)明如圖2所示它包括可編程邏輯器件、總線發(fā)送/接收器、長線驅(qū)動器、總線接插件、晶振器、多路開關(guān)、多路開關(guān)，本發(fā)明的總線接插件的數(shù)據(jù)信號端與可編程邏輯器件的雙向端連接，將數(shù)據(jù)信號引入可編程邏輯器件；總線接插件的地址信號端與可編程邏輯器件的輸入端連接，將地址總線引入可編程邏輯器件；總線接插件的讀寫控制端與可編程邏輯器件的輸入端連接，將讀寫信號引入可編程邏輯器件；總線發(fā)送/接收器的輸出端與可編程邏輯器件的輸入端連接，將被隔離的外部控制信號引入可編程邏輯器件；可編程邏輯器件的輸出端與長線驅(qū)動器的輸入端連接，將可編程邏輯器件輸出的調(diào)寬波給入長線驅(qū)動器；晶振器的輸出端與可編程邏輯器件的時鐘端連接，為可編程邏輯器件提供時鐘信號；多路開關(guān)6和多路開關(guān)7的輸出與可編程邏輯器件的輸入端連接，并且分別將頻率調(diào)整信號和延時調(diào)整信號給入可編程邏輯器件。
本發(fā)明可編程邏輯器件1的內(nèi)部邏輯如圖3所示，它主要包括脈寬延時發(fā)生器、邏輯控制電路、分頻器10、比較器11、比較器12、脈寬預(yù)置寄存器、計數(shù)器14、計數(shù)器15、分頻器16、延時寄存器；時鐘信號A分別給入分頻器16與分頻器10的時鐘端，為分頻器16和分頻器10提供時鐘信號；多路開關(guān)7的延時調(diào)整信號N給入分頻器16的數(shù)據(jù)輸入端，為分頻器提供初始值；分頻器16的輸出信號B給入延時寄存器的時鐘端，為延時寄存器提供時鐘信號；延時寄存器的輸出為延時的分頻信號C；分頻器10輸出的分頻信號G分別給入計數(shù)器14和計數(shù)器15的時鐘端，為兩個計數(shù)器提供時鐘信號；計數(shù)器15的輸出信號O給入計數(shù)器14的輸入端，作為計數(shù)器14的清零信號；總線接插件的地址總線、選擇開關(guān)的卡地址和總線接插件中的寫信號WR同時給入比較器12的兩路輸入端和啟動信號；比較器12的輸出為選通信號D，選通信號D給入脈寬預(yù)置寄存器，作為脈寬預(yù)置寄存器的數(shù)據(jù)選通信號，也給入邏輯控制電路的信號輸入端，作為輸出調(diào)寬波的觸發(fā)信號；總線接插件的數(shù)據(jù)總線E給入脈寬預(yù)置寄存器的數(shù)據(jù)輸入端，為脈寬預(yù)置寄存器提供初始值；脈寬預(yù)置寄存器的輸出是選通信號D有效時的總線數(shù)據(jù)，脈寬預(yù)置寄存器的數(shù)據(jù)輸出F作為一路比較信號給入比較器11的輸入端；計數(shù)器14的輸出作為另一路比較信號也給入比較器11的輸入端；比較器11輸出的原始調(diào)寬信號I同時給入計數(shù)器14和脈寬延時發(fā)生器，分別作為計數(shù)器14的計數(shù)控制信號和脈寬延時發(fā)生器的輸入信號；延時的分頻信號C作為時鐘信號給入脈寬延時發(fā)生器的延時控制端；脈寬延時發(fā)生器輸出的延時調(diào)寬信號J給入邏輯控制電路的信號輸入端，作為邏輯控制電路的信號端；外部控制信號K給入邏輯控制電路的控制端，邏輯控制電路的輸出為調(diào)寬波輸出L。
本發(fā)明工作時如圖2和3所示晶振器為可編程邏輯器件提供標(biāo)準(zhǔn)時鐘，總線接插件的數(shù)據(jù)總線和地址總線進(jìn)入可編程邏輯器件，外部控制系統(tǒng)對卡地址進(jìn)行寫操作時，比較器12產(chǎn)生選通信號D，選通信號D使這時數(shù)據(jù)總線上的數(shù)據(jù)進(jìn)入脈寬預(yù)置寄存器，同時也選通邏輯控制電路中的調(diào)寬波；時鐘信號A和頻率調(diào)整信號M經(jīng)分頻器10產(chǎn)生分頻信號G，分頻信號G為輸出調(diào)寬波的單位脈沖；分頻信號G經(jīng)計數(shù)器15計數(shù)產(chǎn)生所需調(diào)寬波的波長信號O，同時為計數(shù)器14提供清零信號；計數(shù)器14在比較器11輸出為1時對分頻信號G進(jìn)行計數(shù)，在比較器11輸出為0時停止計數(shù)；當(dāng)計數(shù)器14輸出數(shù)據(jù)H小于脈寬預(yù)置寄存器輸出F時，比較器11輸出為1，否則比較器11輸出為0；比較器11的輸出為原始調(diào)寬信號I；延時調(diào)整信號N為分頻器16提供延時預(yù)置值，時鐘信號A和延時調(diào)整信號N經(jīng)過分頻器16產(chǎn)生分頻信號B；分頻信號B經(jīng)延時寄存器產(chǎn)生延時分頻信號C；原始調(diào)寬信號I與延時分頻信號C經(jīng)脈寬延時發(fā)生器產(chǎn)生延時調(diào)寬信號J；控制信號輸入經(jīng)總線發(fā)送/接收器件進(jìn)入可編程邏輯器件內(nèi)，形成外部控制信號K，延時調(diào)寬信號J與外部控制信號K經(jīng)邏輯控制電路從而形成一個周期的PWM信號。PWM信號經(jīng)長線驅(qū)動器產(chǎn)生具有長線驅(qū)動能力的PWM信號。當(dāng)系統(tǒng)對卡地址再次進(jìn)行寫操作時，選通信號D再次有效，計數(shù)器14被調(diào)寬波的波長信號O清零并重新開始計數(shù)，產(chǎn)生新一周期的PWM信號。
本發(fā)明采用可編程邏輯器件構(gòu)成了脈寬調(diào)制電路，保持了原有脈寬調(diào)制電路的優(yōu)點，克服了已有技術(shù)中的結(jié)構(gòu)復(fù)雜，集成度低，抗干擾能力和工作穩(wěn)定性差，調(diào)寬波頻率和脈寬延時時間不能調(diào)整的問題。本發(fā)明采用多路開關(guān)使調(diào)寬波頻率和脈寬延時時間調(diào)整方便，具有結(jié)構(gòu)簡單、價格低廉、精度高和實用性強的特點，在提高系統(tǒng)集成度的同時，大大提高了系統(tǒng)的抗干擾能力和工作穩(wěn)定性，并且具有頻率、占空比、脈寬延時時間可調(diào)，修改設(shè)計方便、適應(yīng)性強以及能夠防止系統(tǒng)飛車的特點。它是對目前最先進(jìn)的數(shù)字脈寬調(diào)制電路的改造，廣泛適用于直流脈寬調(diào)速系統(tǒng)，特別適用于對調(diào)速精度和系統(tǒng)集成度要求均較高的應(yīng)用場合，例如精密伺服傳動等領(lǐng)域。本發(fā)明在設(shè)計可編程邏輯器件內(nèi)部的邏輯中采用了原理圖與VHDL語言混合編程的方式和自頂向下的層次化設(shè)計方法，分模塊、分層次地進(jìn)行設(shè)計描述。這樣既使電路聯(lián)接關(guān)系直觀、清楚，適合大多數(shù)人的表達(dá)習(xí)慣又使邏輯描述簡單、效率高，
圖1是已有技術(shù)原理框圖圖2是本發(fā)明的組成框圖圖3是本發(fā)明可編程邏輯器件的內(nèi)部原理圖具體實施方式
如圖2所示它包括可編程邏輯器件1、總線發(fā)送/接收器2、長線驅(qū)動器3、總線接插件4、晶振器5、多路開關(guān)6、多路開關(guān)7，本發(fā)明的可編程邏輯器件1采用Lattice公司的ispLSI1048芯片，用于PWM信號的產(chǎn)生、整形、延時。總線發(fā)送/接收器2采用74LS245芯片，用于對PWM信號進(jìn)行必要的狀態(tài)控制并且具有保護可編程邏輯芯片的作用。長線驅(qū)動器3采用74HC140，用于提高PWM信號的長線驅(qū)動能力?？偩€接插件4采用PC104總線插座，用于將本電路與PC104主板連接。晶振器5采用臥式50M晶振，用于提供可編程邏輯器件1所需的時鐘信號。多路開關(guān)6和多路開關(guān)7均采用八路開關(guān)。
本發(fā)明在設(shè)計可編程邏輯器件1內(nèi)部的邏輯中采用了原理圖與VHDL語言混合編程的方式和自頂向下的層次化設(shè)計方法，分模塊、分層次地進(jìn)行設(shè)計描述。這樣既使電路聯(lián)接關(guān)系直觀、清楚，適合大多數(shù)人的表達(dá)習(xí)慣又使邏輯描述簡單、效率高，其原理如圖3所示?？删幊踢壿嬈骷?nèi)設(shè)計的器件包括脈寬延時發(fā)生器8、邏輯控制電路9、分頻器10、比較器11和12、脈寬預(yù)置寄存器13、計數(shù)器14、計數(shù)器15、分頻器16、延時寄存器17、選擇開關(guān)18。
本發(fā)明中的分頻器16和10采用VHDL語言實現(xiàn)，其主要程序如下Entity counter isPort(reset，clockin std_logic；Counterout std_logic_vector(7 downto 0))；End counter；Architecture action of counter isSignal cnt_ffunsigned(7 downto 0)；Begin
Process(clock，reset，cnt_ff)BeginIf reset＝’1’then cnt_ff＜＝x”00”；＿清零端為1，則計數(shù)器清零Elsif(clock＝’1’and clock’event)thenCnt_ff＜＝cnt_ff+1；否則每當(dāng)時鐘觸發(fā)時，計數(shù)器加1End if；End process；Counter＜＝std_logic_vector(cnt_ff)；End action；脈寬預(yù)置寄存器13、計數(shù)器14、計數(shù)器15、延時寄存器17和邏輯控制電路9均由原理圖方式實現(xiàn)(即利用可編程邏輯器件軟件元件庫中的寄存器)。
比較器11和比較器12采用VHDL語言實現(xiàn)，其主要程序如下Entity comparer isPort(A，Bin std_logic_vector(7 dowmto 0)；EQout_std_logic)；End comparer；Architecture action of camparer isBeginEQ＜＝’1’when A＝B else‘0’；＿輸入相等，輸出為1，否則為零End action脈寬延時發(fā)生器8采用VHDL語言的方式實現(xiàn)，其主要程序如下Entity delay isPort(clk，ckin std_logic；Hb，lbout std_logic；Delay_timein std_logic_vector(7 downto 0)；Qinout std_logic_vector(7 downto 0))；End delay；Architecture description of delay isBeginProcess(clk)
BeginIf(clk’event and clk＝’1’)thenIf((ck＝’1’)and(q?。絛elay_time))ThenQ＜＝q+1；＿輸入為1，計數(shù)器不為最大值，計數(shù)器加1Elsif((ck＝’0’)and(q！＝”00000000”))thenQ＜＝q-1；＿輸入為0，計數(shù)器不為0，計數(shù)器減1End if；If((ck＝’1’)and(q＝delay_time))ThenHb＜＝’1’；＿輸入為1，計數(shù)器為最大值ElseHb＜＝’0’；End if；If((ck＝’0’)and(q＝”00000000”))ThenLb＜＝’1’；＿輸入為0，計數(shù)器為0，下橋臂導(dǎo)通ElseLb＝’0’；End if；End if；End process；End description；End delay；選擇開關(guān)18的線數(shù)與地址總線的線數(shù)一一對應(yīng)，根據(jù)用戶需要設(shè)置卡地址。
權(quán)利要求1.可變頻直流電機脈寬調(diào)制器，其特征在于可編程邏輯器件(1)、總線發(fā)送/接收器(2)、長線驅(qū)動器(3)、總線接插件(4)、晶振器(5)、多路開關(guān)(6)、多路開關(guān)(7)，總線接插件(4)的數(shù)據(jù)信號端與可編程邏輯器件(1)的雙向端連接，將數(shù)據(jù)信號引入可編程邏輯器件(1)；總線接插件(4)的地址信號端與可編程邏輯器件(1)的輸入端連接，將地址總線引入可編程邏輯器件(1)；總線接插件(4)的讀寫控制端與可編程邏輯器件(1)的輸入端連接，將讀寫信號引入可編程邏輯器件(1)；總線發(fā)送/接收器(2)的輸出端與可編程邏輯器件(1)的輸入端連接，將被隔離的外部控制信號引入可編程邏輯器件(1)；可編程邏輯器件(1)的輸出端與長線驅(qū)動器(3)的輸入端連接，將可編程邏輯器件(1)輸出的調(diào)寬波給入長線驅(qū)動器(3)；晶振器(5)的輸出端與可編程邏輯器件(1)的時鐘端連接，為可編程邏輯器件(1)提供時鐘信號；多路開關(guān)(6)和多路開關(guān)(7)的輸出與可編程邏輯器件(1)的輸入端連接，并且分別將頻率調(diào)整信號和延時調(diào)整信號給入可編程邏輯器件(1)。
2.根據(jù)權(quán)利要求1所述的可變頻直流電機脈寬調(diào)制器，其特征在于可編程邏輯器件(1)主要包括脈寬延時發(fā)生器(8)、邏輯控制電路(9)、分頻器(10)、比較器(11)、比較器(12)、脈寬預(yù)置寄存器(13)、計數(shù)器14、計數(shù)器(15)、分頻器(16)、延時寄存器(17)、選擇開關(guān)(18)；時鐘信號A分別給入分頻器(16)與分頻器(10)的時鐘端，為分頻器(16)和分頻器(10)提供時鐘信號；多路開關(guān)(7)的延時調(diào)整信號N給入分頻器(16)的數(shù)據(jù)輸入端，為分頻器提供初始值；分頻器(16)的輸出信號B給入延時寄存器(17)的時鐘端，為延時寄存器提供時鐘信號；延時寄存器17的輸出為延時的分頻信號C；分頻器(10)輸出的分頻信號G分別給入計數(shù)器(14)和計數(shù)器(15)的時鐘端，為兩個計數(shù)器提供時鐘信號；計數(shù)器(15)的輸出信號0給入計數(shù)器(14)的輸入端，作為計數(shù)器(14)的清零信號；總線接插件(4)的地址總線、選擇開關(guān)(18)的卡地址和總線接插件(4)中的寫信號WR同時給入比較器(12)的兩路輸入端和啟動信號；比較器(12)的輸出為選通信號D，選通信號D給入脈寬預(yù)置寄存器(13)，作為脈寬預(yù)置寄存器13的數(shù)據(jù)選通信號，也給入邏輯控制電路(9)的信號輸入端，作為輸出調(diào)寬波的觸發(fā)信號；總線接插件(4)的數(shù)據(jù)總線E給入脈寬預(yù)置寄存器(13)的數(shù)據(jù)輸入端，為脈寬預(yù)置寄存器提供初始值；脈寬預(yù)置寄存器(13)的輸出是選通信號D有效時的總線數(shù)據(jù)，脈寬預(yù)置寄存器(13)的數(shù)據(jù)輸出F作為一路比較信號給入比較器(11)的輸入端；計數(shù)器(14)的輸出作為另一路比較信號也給入比較器(11)的輸入端；比較器11輸出的原始調(diào)寬信號I同時給入計數(shù)器(14)和脈寬延時發(fā)生器(8)，分別作為計數(shù)器(14)的計數(shù)控制信號和脈寬延時發(fā)生器(8)的輸入信號；延時的分頻信號C作為時鐘信號給入脈寬延時發(fā)生器(8)的延時控制端；脈寬延時發(fā)生器(8)輸出的延時調(diào)寬信號J給入邏輯控制電路(9)的信號輸入端，作為邏輯控制電路(9)的信號端；外部控制信號K給入邏輯控制電路(9)的控制端，邏輯控制電路(9)的輸出為調(diào)寬波輸出L。
專利摘要本實用新型涉及可變頻直流電機脈寬調(diào)制器。它包括可編程邏輯器件1、總線發(fā)送/接收器2、長線驅(qū)動器3、總線接插件4、晶振器5、多路開關(guān)6、多路開關(guān)7，脈寬延時發(fā)生器8、邏輯控制電路9、分頻器10、比較器11、比較器12、脈寬預(yù)置寄存器13、計數(shù)器14、計數(shù)器15、分頻器16、延時寄存器17、選擇開關(guān)18，本實用新型解決原脈寬調(diào)制電路結(jié)構(gòu)復(fù)雜，集成度低，抗干擾能力和工作穩(wěn)定性差的問題，提高系統(tǒng)集成度、抗干擾能力和工作穩(wěn)定性，并且具有頻率、占空比、脈寬延時時間可調(diào)，適應(yīng)性強能夠防止系統(tǒng)飛車的特點。適用于直流脈寬調(diào)速系統(tǒng)，特別適用于對調(diào)速精度和系統(tǒng)集成度要求均較高的應(yīng)用場合，如精密伺服傳動等領(lǐng)域。
文檔編號H02P7/29GK2735653SQ200420012398
公開日2005年10月19日 申請日期2004年8月27日 優(yōu)先權(quán)日2004年8月27日
發(fā)明者王紅宣, 高慧斌, 孫健 申請人:中國科學(xué)院長春光學(xué)精密機械與物理研究所