專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使圖騰柱(totem pole)型連接的上下半導(dǎo)體開關(guān)元件交替導(dǎo)通的半導(dǎo)體器件。
背景技術(shù)：
作為將直流的輸入電壓變換為不同大小的直流的輸出電壓的器件，已知DC-DC變換器。DC-DC變換器一般包括在輸入電壓和基準(zhǔn)電壓之間串聯(lián)的、所謂的圖騰柱型連接的上側(cè)半導(dǎo)體開關(guān)元件和下側(cè)半導(dǎo)體開關(guān)元件；以及在兩個(gè)半導(dǎo)體開關(guān)元件的連接節(jié)點(diǎn)和負(fù)載之間連接的電感器。作為上側(cè)半導(dǎo)體開關(guān)元件，可使用MOSFET或IGBT等晶體管，作為下側(cè)半導(dǎo)體開關(guān)元件，可使用二極管。但是，在使用二極管的情況下，由于正向電壓大，所以有功率損失大的問題。因此，即使是下側(cè)半導(dǎo)體開關(guān)元件，也大多使用導(dǎo)通時(shí)的消耗功率少、通過柵極電壓可進(jìn)行與上側(cè)半導(dǎo)體開關(guān)元件的導(dǎo)通/非導(dǎo)通同步的導(dǎo)通控制的電壓控制半導(dǎo)體元件，例如MOSFET。
這樣，在由MOSFET等電壓控制半導(dǎo)體元件構(gòu)成上側(cè)/下側(cè)半導(dǎo)體開關(guān)元件兩者的情況下，需要防止因控制電路的邏輯或噪聲等的影響而使上側(cè)/下側(cè)半導(dǎo)體開關(guān)元件同時(shí)導(dǎo)通而流過貫通電流。因此，在只有上側(cè)半導(dǎo)體開關(guān)元件為導(dǎo)通狀態(tài)的期間、以及只有下側(cè)半導(dǎo)體開關(guān)元件為導(dǎo)通狀態(tài)的期間的之間，設(shè)定兩晶體管都為非導(dǎo)通狀態(tài)的期間(靜寂時(shí)間dead time)。這種靜寂時(shí)間被設(shè)定長度，以便即使因噪聲等而使兩晶體管產(chǎn)生接通/關(guān)斷(turn on/off)的時(shí)間性變化，兩晶體管也不同時(shí)變?yōu)閷?dǎo)通狀態(tài)。但是，如果將這種靜寂時(shí)間設(shè)定得過長，則功率損失增大。因此，為了將靜寂時(shí)間的長度設(shè)為需要的最小限度而提出了各種方案。例如，在日本特開2003-134802號(hào)公報(bào)中，根據(jù)檢測一個(gè)半導(dǎo)體開關(guān)元件的控制電壓低于等于閾值電壓的比較器的輸出，來切換另一個(gè)半導(dǎo)體開關(guān)元件的導(dǎo)通狀態(tài)( ～ 段、圖1、圖6等)。
但是，該文獻(xiàn)的電路是在通過比較器檢測上下一方的半導(dǎo)體開關(guān)元件的控制電壓比閾值電壓小后，以上下另一方的半導(dǎo)體開關(guān)元件的控制電壓作為大于等于閾值電壓而從非導(dǎo)通狀態(tài)切換為導(dǎo)通狀態(tài)的電路。因此，需要基于比較器的檢測、檢測后的控制電壓的控制的過程，所以靜寂時(shí)間依然存在。

發(fā)明內(nèi)容
本發(fā)明的半導(dǎo)體器件的特征在于包括上側(cè)開關(guān)元件，包括被施加第1控制電壓的第1控制端子，通過使所述第1控制電壓變化而在導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之間切換；下側(cè)開關(guān)元件，包括在連接點(diǎn)與所述上側(cè)開關(guān)元件串聯(lián)連接、而且被施加第2控制電壓的第2控制端子，通過使所述第2控制電壓變化而在導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之間切換；以及控制單元，控制所述第1控制電壓及所述第2控制電壓的大小而使所述上側(cè)開關(guān)元件和所述下側(cè)開關(guān)元件交替地導(dǎo)通，所述控制單元在所述上側(cè)開關(guān)元件在導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之間切換的時(shí)刻的前后的切換期間，將所述第2控制電壓的絕對(duì)值控制為比所述下側(cè)開關(guān)元件的閾值電壓的絕對(duì)值小、比基準(zhǔn)電壓大的中間電壓，并施加在所述第2控制端子上。


圖1是表示采用了本發(fā)明的實(shí)施方式的DC-DC變換器的基本結(jié)構(gòu)的電路圖。
圖2是說明圖1所示的DC-DC變換器的動(dòng)作。
圖3是說明圖1所示的DC-DC變換器的動(dòng)作。
圖4是說明圖1所示的DC-DC變換器的動(dòng)作。
圖5是表示以往的DC-DC變換器中的控制單元100的動(dòng)作。
圖6是表示本發(fā)明第1實(shí)施方式的DC-DC變換器的控制單元100的動(dòng)作。
圖7是表示本發(fā)明的實(shí)施方式的原理。
圖8是表示本發(fā)明的實(shí)施方式的原理。
圖9是表示本發(fā)明的實(shí)施方式的原理。
圖10是表示晶體管Q2等n型MOS晶體管中的漏-源間電壓Vds與漏極電流Id之間關(guān)系的曲線圖。
圖11表示本發(fā)明第2實(shí)施方式的DC-DC變換器的控制單元100的動(dòng)作。
圖12A表示本發(fā)明第3實(shí)施方式的DC-DC變換器的控制單元100的動(dòng)作。
圖12B表示本發(fā)明第4實(shí)施方式的DC-DC變換器的控制單元100的動(dòng)作。
圖12C表示本發(fā)明第5實(shí)施方式的DC-DC變換器的控制單元100的動(dòng)作。
圖12D表示本發(fā)明第6實(shí)施方式的DC-DC變換器的控制單元100的動(dòng)作。
圖13表示本發(fā)明第7實(shí)施方式的DC-DC變換器的基本結(jié)構(gòu)的電路圖。
圖14表示進(jìn)行第1實(shí)施方式的動(dòng)作的控制單元100的具體結(jié)構(gòu)例子。
圖15表示圖14所示的控制單元100的動(dòng)作的時(shí)序圖。
圖16表示進(jìn)行第2實(shí)施方式的動(dòng)作的控制單元100的具體結(jié)構(gòu)例子。
圖17是表示圖16所示的控制單元100的動(dòng)作的時(shí)序圖。
圖18表示進(jìn)行第4實(shí)施方式的動(dòng)作的控制單元100的具體結(jié)構(gòu)例子。
圖19是表示圖18所示的控制單元100的動(dòng)作的時(shí)序圖。
圖20表示本發(fā)明的實(shí)施方式的一個(gè)變形例。
具體實(shí)施例方式
下面，參照附圖來說明本發(fā)明的實(shí)施方式。圖1是表示采用了本發(fā)明的實(shí)施方式的DC-DC變換器的基本結(jié)構(gòu)的電路圖。該DC-DC變換器包括在被提供了輸入電壓Vin的輸入端子N0和被提供了基準(zhǔn)電壓(0)的地線GND之間，作為上側(cè)開關(guān)元件的n型MOS晶體管Q1，以及在節(jié)點(diǎn)N1上與該晶體管Q1串聯(lián)連接的、作為下側(cè)開關(guān)元件的n型MOS晶體管Q2。
在節(jié)點(diǎn)N1上連接電感器L1的一端，電感器L1的另一端被作為將輸出電壓Vout輸出的輸出端子N2。再有，在該輸出端子N2和接地端子之間，連接用于使輸出電壓Vout平滑的平滑電容器C1。
晶體管Q1通過改變被提供給柵極的柵極電壓P4的大小，而在非導(dǎo)通狀態(tài)和導(dǎo)通狀態(tài)之間被切換。晶體管Q2也通過改變被提供給柵極的柵極電壓P7的大小，而在非導(dǎo)通狀態(tài)和導(dǎo)通狀態(tài)之間被切換。柵極電壓P4和P7的大小在控制單元100中受到控制?？刂茊卧?00通過控制該柵極電壓P4及P7，使晶體管Q1、Q2交替地導(dǎo)通。
在晶體管Q1為導(dǎo)通狀態(tài)、晶體管Q2為非導(dǎo)通狀態(tài)的情況下，基于輸入電壓Vin的電流I經(jīng)由晶體管Q1及電感器L1而被供給到負(fù)載LOAD(圖2)。另一方面，在晶體管Q為非導(dǎo)通狀態(tài)、晶體管Q2為導(dǎo)通狀態(tài)的情況下，通過基于被存儲(chǔ)于電感器L1中的能量的電流I，經(jīng)由負(fù)載LOAD而向晶體管Q2流入再生電流I(Q2)(圖3)。以后，通過交替地重復(fù)圖2、圖3所示的狀態(tài)，輸入電壓Vin被變換為不同大小的輸出電壓Vout并被輸出到負(fù)載LOAD。
n型MOS晶體管Q2分別具有寄生二極管D2，寄生二極管D2與通常的偏置條件一樣，源區(qū)(S)和p型襯底被短路、并將從p型襯底向n型漏區(qū)(D)的方向作為正方向。在寄生二極管D2導(dǎo)通時(shí)，開關(guān)速度因復(fù)原現(xiàn)象而下降，而且功率損失增大。因此，晶體管Q2在其漏-源間電壓必須大于等于二極管D2的正向電壓的條件下被使用。
再有，作為上側(cè)開關(guān)元件的晶體管Q1，也可以使用p型MOS晶體管。這種情況下，源極、漏極的電位關(guān)系、柵極電壓的符號(hào)等成為完全相反的關(guān)系。此外，也可以使用雙極晶體管等、與下側(cè)開關(guān)元件不同結(jié)構(gòu)的元件。
在晶體管Q1、Q2同時(shí)導(dǎo)通時(shí)，流過圖4所示的貫通電流I’，功率損失增大，而且還存在誘發(fā)晶體管Q1、Q2的擊穿的可能性。為了防止它，以往如圖5所示，將柵極電壓P4、P7同時(shí)為“L”電平的靜寂時(shí)間(t1～t2、t3～t4)設(shè)定為合適的長度，即使產(chǎn)生突發(fā)性的噪聲，也避免晶體管Q1、Q2同時(shí)導(dǎo)通。
另一方面，本實(shí)施方式的控制單元100如圖6所示，在柵極電壓P4為“L”電平和“H”電平之間進(jìn)行邏輯切換的時(shí)刻(t2、t3)的前后的切換期間(t1～TA、tB～t4)，將柵極電壓P7切換為中間電壓Vmean。該中間電壓Vmean是比基準(zhǔn)電壓即“L”電平高、且比晶體管Q2的閾值電壓Vth2低的電壓。優(yōu)選是只比閾值電壓Vth2低與考慮了噪聲等的變動(dòng)的余量對(duì)應(yīng)的部分的電壓。由此，晶體管Q2可以在柵極電壓P4的邏輯切換后立即在導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之間進(jìn)行切換。因此，與現(xiàn)有技術(shù)相比較，能降低與靜寂時(shí)間的部分相對(duì)應(yīng)的電力損耗。其原理基于MOS晶體管的特性，以下參照?qǐng)D7～圖10來詳細(xì)地說明。
如圖7所示，在柵電極上施加大于等于閾值電壓Vth2的柵極電壓Vg時(shí)，在柵電極之下的P-層表面形成N溝道層，成為源-漏間可以導(dǎo)通的狀態(tài)。形成N溝道層的條件是源-漏間電壓Vgs大于等于閾值電壓Vth2，但由于晶體管Q2的源極側(cè)被接地，所以柵極電壓Vg大于等于閾值電壓Vth2成為n溝道形成的條件。在柵極電壓Vg低于閾值電壓Vth2、例如為零的情況下，不形成N溝道層，即使在源-漏間施加電壓，也不流過電流。
在形成了N溝道層的狀態(tài)下，在源-漏間施加電壓Vds時(shí)，在源-漏間流過電流Id。在n型MOS晶體管中，通常即使漏極電位Vd比源極電位Vs高，在漏-源間也流過電流(以下，將這種狀態(tài)稱為正向偏置)。在源-漏間電壓Vds變大時(shí)，源-漏間電流Id也與其大致成正比增加(非飽和區(qū))，在電壓Vds比Vg大時(shí)，如圖8所示，n溝道層夾斷(pinch off)，即使電壓Vds增加，電流Id也不大增加(飽和區(qū))。
與上述相反，即使漏極電位Vd比源極電位Vs低(以下，將這種狀態(tài)稱為反向偏置)，也不能流過電流，圖1的晶體管Q2在該條件下流過再生電流I(Q2)。但是，在反向偏置的情況下，n型MOS晶體管的柵電極之下形成n溝道層的條件，不是由源-柵間電壓Vgs決定，而是由漏-柵間電壓Vgd(＝|Vg|+|Vd|)決定。
由于這樣的正向偏置和反向偏置時(shí)形成n溝道層的條件不同，所以表示漏-源間電壓Vds和漏極電流Id之間關(guān)系的曲線圖如圖10所示。即，在柵極電壓Vg大于等于閾值電壓(這里設(shè)為0.6V)的情況下，無論漏-源間電壓Vds為正或負(fù)，都流過漏極電流Id。在圖10中，示出了柵極電壓Vg為1.0V的情況下、1.5V的情況下、大于1.5V情況下的曲線。
在柵極電壓Vg為0V的情況下，漏源間電壓Vds為正，即漏極側(cè)是比源極側(cè)高的電位的情況下(正向偏置)，不流過漏極電流Id。另一方面，在漏-源間電壓Vds為負(fù)，即漏極側(cè)是比源極側(cè)低的電位的情況下(反向偏置)，Vds大于等于寄生二極管的正向電壓時(shí)，開始流過漏極電流Id。
在柵極電壓Vg是比0大、比閾值電壓小的電壓，例如為0.5V左右的中間電壓的情況下，與Vg為0的情況同樣，在正向偏置時(shí)不流過漏極電流Id。相反，在反向偏置時(shí)，如圖10所示，因漏-源間電壓Vds大約為-0.1V，所以開始流過漏極電流。在本發(fā)明，關(guān)注到這種特性，在圖1的晶體管Q1的柵極電壓P4在“L”電平和“H”電平之間進(jìn)行邏輯切換時(shí)刻的前后的切換期間中，施加比這樣的閾值電壓小的作為中間電壓的柵極電壓Vg(0.5V左右，上述中間電壓Vmean)。由此，晶體管Q2可以在柵極電壓P4的邏輯切換后立即在導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之間進(jìn)行切換。因此，與以往相比，可以降低靜寂時(shí)間的部分的功率損失。
下面，根據(jù)圖11來說明本發(fā)明的第2實(shí)施方式。如圖11所示，在柵極電壓P4從“H”電平切換到“L”電平的時(shí)刻(t3)的前后的切換期間(tB～t4)中，將柵極電壓P7從基準(zhǔn)電壓切換為中間電壓Vmean的方式與第1實(shí)施方式相同。但是，在柵極電壓P4從“L”電平切換到“H”電平的時(shí)刻(t2)的前后的切換期間中，不是將柵極電壓P7作為中間電壓Vmean而是作為基準(zhǔn)電壓的方面，與第1實(shí)施方式有所不同。與第1實(shí)施方式相比，這種結(jié)構(gòu)實(shí)質(zhì)性地增加了靜寂時(shí)間變長部分的功率損失，但可以進(jìn)一步減少晶體管Q1和Q2同時(shí)導(dǎo)通并流過貫通電流的可能性。
即，在柵極電壓P4從“L”電平切換到“H”電平的時(shí)刻晶體管Q1導(dǎo)通，晶體管Q2為非導(dǎo)通時(shí)，晶體管Q2的漏極(節(jié)點(diǎn)N1)的電位上升。晶體管Q2的漏-柵間有電容器，所以節(jié)點(diǎn)N1的電位上升時(shí)，在該電容器中流過充電電流。這種情況下，在控制單元100的與晶體管Q2的柵極連接的元件的導(dǎo)通電阻大時(shí)，在流過該充電電流時(shí)晶體管Q2的柵極電位上升而大于等于閾值電壓Vth2，晶體管Q2導(dǎo)通(誤導(dǎo)通)而流過貫通電流。柵極電位Q2如第1實(shí)施方式那樣上升至Vmean時(shí)，誤導(dǎo)通的可能性高。因此，在要降低誤導(dǎo)通的可能性的情況下，該第2實(shí)施方式是較佳的。
下面，參照?qǐng)D12A來說明本發(fā)明的第3實(shí)施方式。在該實(shí)施方式，與第1實(shí)施方式的不同在于在柵極電壓P4從“H”切換到“L”電平，晶體管Q1為非導(dǎo)通狀態(tài)(時(shí)刻t3)，經(jīng)過上述切換期間(tB～t4)后，也不使柵極電壓P7上升至“H”電平，而原樣維持中間電壓Vmean。即使是這種方式，也可以使晶體管Q1為非導(dǎo)通狀態(tài)期間的晶體管Q2維持導(dǎo)通狀態(tài)，而且與第1實(shí)施方式同樣，可以使晶體管Q2在晶體管Q1切換到非導(dǎo)通狀態(tài)后立即導(dǎo)通(參照?qǐng)D10)。
下面，參照?qǐng)D12B來說明本發(fā)明的第4實(shí)施方式。該實(shí)施方式在柵極電壓P4為“L”電平、晶體管Q1為非導(dǎo)通期間，柵極電壓P7不上升至輸入電壓Vin而被維持在中間電壓Vmean這方面與第3實(shí)施方式相同。但是，在柵極電壓P4從“L”上升到“H”電平(時(shí)刻t2等)，使晶體管Q1導(dǎo)通之前，將柵極電壓P7從“H”下降到“L”方面，與第3實(shí)施方式有所不同。根據(jù)這種結(jié)構(gòu)，與第2實(shí)施方式同樣，可以降低誤導(dǎo)通的可能性。
下面，參照?qǐng)D12C來說明本發(fā)明的第5實(shí)施方式。在該實(shí)施方式，在柵極電壓P7被始終維持在中間電壓Vmean方面，與上述實(shí)施方式有所不同。即使是這種方式，也可以在晶體管Q1為非導(dǎo)通狀態(tài)期間將晶體管Q2維持在導(dǎo)通狀態(tài)。此外，在晶體管Q1為導(dǎo)通狀態(tài)的情況下，可以使晶體管Q2為非導(dǎo)通狀態(tài)。在晶體管Q1為導(dǎo)通狀態(tài)的情況下，漏極的電位比源極的電位高(正向偏置)，因而如果柵極電壓Vg比閾值電壓Vth2低，則晶體管Q2就不導(dǎo)通(參照?qǐng)D10的Vg＝0.5的曲線)。而且，與第1實(shí)施方式同樣，可以使晶體管Q2在晶體管Q1切換到非導(dǎo)通后立即導(dǎo)通(參照?qǐng)D10)。
下面，參照?qǐng)D12D來說明本發(fā)明的第6實(shí)施方式。該實(shí)施方式在柵極電壓P4為“H”電平，晶體管Q1為導(dǎo)通狀態(tài)的期間，不使柵極電壓P7下降至基準(zhǔn)電壓而維持在中間電壓Vmean方面，與上述實(shí)施方式有所不同。晶體管Q1為導(dǎo)通狀態(tài)期間，由于晶體管Q2為正向偏壓，所以即使將中間電壓Vmean施加在柵極上，晶體管Q2也為非導(dǎo)通狀態(tài)，所以這樣的結(jié)構(gòu)也是可能的。根據(jù)這種結(jié)構(gòu)，可以簡化柵極電壓P7的控制，可以簡單地形成控制單元100的結(jié)構(gòu)。
下面，參照?qǐng)D13來說明本發(fā)明的第7實(shí)施方式。該實(shí)施方式在包括用于檢測晶體管Q2的溫度的溫度傳感器200，其檢測結(jié)果被反饋到控制單元100并利用進(jìn)行柵極電壓P7的大小的控制這方面，與上述實(shí)施方式有所不同。
晶體管Q2的閾值電壓Vth2具有溫度依賴性的情況居多。為了減小功率損失，期望中間電壓Vmean的大小為盡量接近Vth2的值，而在Vth2因溫度變化而下降的情況下，柵極電壓P7原封不動(dòng)時(shí)，晶體管Q2錯(cuò)誤導(dǎo)通，從而有流過貫通電流的可能性。為了防止它，在通過溫度傳感器200檢測到溫度上升的情況下，可以使中間電壓Vmean的值比溫度上升前小。由此，可以防止晶體管Q2的誤導(dǎo)通，并且可以將功率損失抑制到最小限度。
下面，參照?qǐng)D14～圖21來說明這種控制單元100的具體結(jié)構(gòu)例子及動(dòng)作。再有，在圖14、圖16、圖18及圖20中，與圖1等有所不同，將晶體管Q1作為p型MOS晶體管來說明，所以在柵極電壓P4為“L”電平時(shí)晶體管Q1導(dǎo)通，在柵極電壓P4為“H”電平時(shí)晶體管Q1非導(dǎo)通。
圖14表示用于進(jìn)行第1實(shí)施方式的動(dòng)作的控制單元100的結(jié)構(gòu)例子。
控制單元100包括將柵極電壓P4作為輸出信號(hào)輸出到晶體管Q1的柵極的CMOS反相器C1。此外，控制單元100包括用于對(duì)輸出到晶體管Q2的柵極上的柵極電壓P7的大小進(jìn)行切換的切換電路C2。CMOS反相器C1將p型MOS晶體管PM1和n型MOS晶體管NM1通過作為輸出端子的漏極來連接，并將信號(hào)P3共用地輸入到兩者的柵極上。
另外，切換電路C2包括n型MOS晶體管NM2；n型MOS晶體管NM3；以及開關(guān)元件SW1。晶體管NM2的源極和晶體管NM3的漏極連接并被作為柵極電壓P7的輸出端子。晶體管NM2及NM3的柵極上，分別輸入信號(hào)P10、P6。而開關(guān)元件SW1將被供給了輸入電壓Vin的端子H、以及被供給了與中間電壓Vmean對(duì)應(yīng)的電壓V2的端子L的其中之一選擇性連接到晶體管NM2的漏極。這里，假設(shè)在信號(hào)P5為“H”電平的情況下，晶體管NM2的漏極被連接到端子H，在“L”電平的情況下晶體管NM2的漏極被連接到端子L。再有，端子L2上供給的電壓V2由偏置電路105根據(jù)參照電壓V1而生成。
信號(hào)P10是信號(hào)P4為“H”電平的期間、及其前后的規(guī)定期間(切換期間)為“H”電平的信號(hào)，另一方面，信號(hào)P6是該反相器電路120產(chǎn)生的反轉(zhuǎn)信號(hào)。因此，晶體管NM2和NM3交替地導(dǎo)通，柵極電壓P7在基準(zhǔn)電壓和提供給晶體管NM3的漏極的電壓(Vin或V2)之間切換。Vin和V2之間的切換，由開關(guān)元件SW1基于信號(hào)P5來進(jìn)行。信號(hào)P5是在信號(hào)P4為“H”電平期間之中，除了所述切換期間以外的期間中為“H”電平的信號(hào)。
在信號(hào)P10從“L”電平切換為“H”電平，同時(shí)信號(hào)P6從“H”電平切換到“L”電平時(shí)，柵極電壓P7從“L”電平上升至電壓V2。然后，信號(hào)P5經(jīng)過上述切換期間后從“L”電平上升至“H”電平時(shí)，開關(guān)元件SW1從端子L切換到端子H，由此，柵極電壓P7從電壓V2上升至Vin。在下一個(gè)切換期間中信號(hào)P5從“H”電平下降到“L”電平時(shí)，柵極電壓P7從電壓Vin下降到V2。在經(jīng)過切換期間后，信號(hào)P10從“H”電平切換到“L”電平，同時(shí)信號(hào)P6從“L”電平切換到“H”電平時(shí)，柵極電壓P7下降到“L”電平。這樣，生成圖15所示的柵極電壓P7。
控制單元100包括脈沖發(fā)生電路101、延遲電路102、114、115、116、相位匹配電路110、116、比較器112、113、反相器電路111、117、120、“或”電路119等，以便以具有上述定時(shí)(timing時(shí)序)來生成這些信號(hào)P4、P5、P6及P7。
脈沖發(fā)生電路101是以規(guī)定的間隔來產(chǎn)生規(guī)定的脈沖信號(hào)P0的電路。延遲電路102輸出將該脈沖信號(hào)P0延遲了時(shí)間Td0后的信號(hào)P1。該信號(hào)P1被輸入到相位匹配電路110。相位匹配電路110輸出該信號(hào)P1、以及作為來自延遲電路115的延遲信號(hào)P12的邏輯和(logic sum)信號(hào)的信號(hào)P2。該信號(hào)P2通過反相器111的反轉(zhuǎn)信號(hào)P3由CMOS反相器C1再次被反轉(zhuǎn)，生成柵極電壓P4。延遲電路115生成將上述柵極電壓P7與參照電壓產(chǎn)生電路104輸出的參照電壓V1的比較輸出P10延遲了時(shí)間Td2后的延遲信號(hào)P12。
比較器112比較柵極電壓P4和參照電壓產(chǎn)生電路104產(chǎn)生的參照電壓V1而輸出比較信號(hào)Pc。延遲電路114輸出將該比較信號(hào)Pc延遲了規(guī)定時(shí)間后的信號(hào)P11。該信號(hào)P11與信號(hào)P1一起被輸入到相位匹配電路116。相位匹配電路116與信號(hào)P11的上升同步地下降，輸出與信號(hào)P1的下降同步下降的信號(hào)P8。該信號(hào)P8被反相器電路117反轉(zhuǎn)，而上述信號(hào)P5以與信號(hào)P4具有規(guī)定的定時(shí)來生成。
該信號(hào)P5也被輸入到延遲電路118，生成使信號(hào)P5延遲了規(guī)定時(shí)間的延遲信號(hào)P9。然后，由“或”電路119生成該信號(hào)P9和P1的邏輯和信號(hào)P10。由反相器電路120反轉(zhuǎn)了該信號(hào)P10所得的信號(hào)是上述信號(hào)P6。
在圖14的結(jié)構(gòu)例子，將監(jiān)視晶體管Q2的柵極電壓P7的邏輯切換而生成的信號(hào)P12輸入到相位匹配電路110，從而調(diào)整晶體管Q1的柵極電壓P4的切換定時(shí)，而將監(jiān)視晶體管Q1的柵極電壓P4而生成的信號(hào)P11輸入到相位匹配電路116，從而調(diào)整晶體管Q2的柵極電壓P7的切換定時(shí)。由此，可以將三級(jí)地變化電壓值的柵極電壓P7的切換定時(shí)和柵極電壓P4的切換定時(shí)最佳化。
下面，參照?qǐng)D16及圖17來說明進(jìn)行本發(fā)明第2實(shí)施方式(圖11)的動(dòng)作的控制單元110的結(jié)構(gòu)例子及動(dòng)作。CMOS反相器C1、切換電路C2、脈沖發(fā)生電路101、參照電壓電路104及偏置電路105的結(jié)構(gòu)與圖14相同。但是，在圖16的結(jié)構(gòu)例子，省略了比較器、相位匹配電路等，取而代之為延遲電路102′、123形成級(jí)聯(lián)(cascaded)，通過將它們的輸出信號(hào)P1、P2′輸入到“與”電路126、127、及“或”電路128，生成信號(hào)P5、P6及P3等。
此外，為了生成圖11所示的P7的波形，生成信號(hào)P19。該信號(hào)P19是用于切換開關(guān)元件SW1的信號(hào)。信號(hào)P19是在信號(hào)P10從“H”切換到“L”時(shí)同時(shí)從“L”切換到“H”，在信號(hào)P10從“L”切換到“H”后，在經(jīng)過上述切換期間的時(shí)刻從“H”切換到“L”的信號(hào)。開關(guān)元件SW1在信號(hào)P19為“H”電平的情況下，將晶體管NM2的漏極連接到端子H(電壓Vin)，在信號(hào)P19為“L”電平的情況下，將晶體管NM3的漏極連接到端子L(電壓V2)。
作為用于生成信號(hào)P3、P4、信號(hào)P5、P6及P19等的電路，在圖16的結(jié)構(gòu)例子中采用延遲電路102′、123、“與”電路126、127、及“或”電路128。
“與”電路126輸出邏輯積(logic product)信號(hào)P18，該信號(hào)P18是信號(hào)P0和信號(hào)P1的邏輯積信號(hào)，信號(hào)P0由脈沖發(fā)生電路101生成，信號(hào)P1是將信號(hào)P0由延遲電路102′延遲了時(shí)間Td1所得的信號(hào)。該信號(hào)P18由反相器電路129反轉(zhuǎn)并作為信號(hào)P10被輸出到晶體管NM3的柵極，此外，通過緩沖電路130作為信號(hào)P6被輸出到晶體管NM3的柵極。
“與”電路127輸出邏輯積信號(hào)P3，該信號(hào)P3是信號(hào)P1和延遲信號(hào)P2′的邏輯積信號(hào)，延遲信號(hào)P2′是將信號(hào)P1由延遲電路123延遲了時(shí)間Td2所得的延遲信號(hào)，該信號(hào)P3的通過CMOS反相器C1的反轉(zhuǎn)信號(hào)被形成為信號(hào)P4。信號(hào)P4成為在脈沖信號(hào)P0的上升之后，大致延遲時(shí)間Td1+Td2后下降的信號(hào)。即，信號(hào)P4成為比信號(hào)P10延遲時(shí)間Td2后上升的信號(hào)。由此，在晶體管Q1從非導(dǎo)通狀態(tài)切換到導(dǎo)通狀態(tài)，晶體管Q2相反地從導(dǎo)通狀態(tài)切換到非導(dǎo)通狀態(tài)時(shí)，靜寂時(shí)間被確保。
信號(hào)P19通過“或”電路128，作為信號(hào)P2′和信號(hào)P18的邏輯和信號(hào)而生成。因此，信號(hào)P19成為比信號(hào)P4延遲時(shí)間Td2后上升，比信號(hào)P6延遲時(shí)間Td1+td2后下降的信號(hào)。由此，柵極電壓P7成為在晶體管Q1從導(dǎo)通狀態(tài)切換到非導(dǎo)通狀態(tài)的時(shí)刻的前后，對(duì)晶體管Q2的柵極供給電壓V2的波形。
下面，參照?qǐng)D18及圖19來說明用于進(jìn)行本發(fā)明第4實(shí)施方式(圖12B)的動(dòng)作的控制單元100的結(jié)構(gòu)例子及動(dòng)作。在該第4實(shí)施方式，柵極電壓P7只在電壓V2和基準(zhǔn)電壓之間變動(dòng)，所以與上述圖14和圖16相比，可以將控制單元100形成為簡單的結(jié)構(gòu)。即，切換電路C2沒有開關(guān)元件SW1，在晶體管NM2的漏極上被始終施加電壓V2。此外，輸入到CMOS反相器C1的信號(hào)P′3是由延遲電路102″將信號(hào)P0延遲了時(shí)間Td后的信號(hào)，而輸入到切換電路C2的信號(hào)P10及P6形成以與信號(hào)P0相同的定時(shí)來切換的信號(hào)。因此，柵極電壓P7成為在信號(hào)P10為“H”的情況下為電壓V2、在信號(hào)P10為“L”的情況下為基準(zhǔn)電壓的與信號(hào)P0基本同步的信號(hào)。因此，可獲得具有圖19所示的波形的信號(hào)P4、P7。再有，就構(gòu)成用于進(jìn)行第3實(shí)施方式的動(dòng)作(圖12A)的控制單元100而言，例如在圖18中，設(shè)置用于生成信號(hào)P0和P1的邏輯和信號(hào)的“或”電路，將該邏輯和信號(hào)及其反轉(zhuǎn)信號(hào)作為信號(hào)P10、P6就可以。
以上，對(duì)發(fā)明的實(shí)施方式進(jìn)行了說明，但本發(fā)明不限于這些實(shí)施方式，在不脫離本發(fā)明的主旨的范圍內(nèi)，可進(jìn)行各種追加、變更、置換等。例如，在上述實(shí)施方式，在柵極電壓P4的邏輯的切換時(shí)刻的前后的切換期間中，將柵極電壓P7切換為階梯狀的中間電壓Vmean，使切換期間維持一定，但如圖20所示，也可以控制柵極電壓P7，以使其從基準(zhǔn)電壓緩慢地向中間電壓Vmean維持規(guī)定的斜度來上升，或從中間電壓Vmean緩慢地向基準(zhǔn)電壓以規(guī)定的斜度下降。
本申請(qǐng)基于并要求2004年10月25日申請(qǐng)的日本專利申請(qǐng)2004-309663，其內(nèi)容全部包含于此。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于包括上側(cè)開關(guān)元件，包括被施加第1控制電壓的第1控制端子，通過使所述第1控制電壓變化而在導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之間切換；下側(cè)開關(guān)元件，包括在連接點(diǎn)與所述上側(cè)開關(guān)元件串聯(lián)連接、而且被施加第2控制電壓的第2控制端子，通過使所述第2控制電壓變化而在導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之間切換；以及控制單元，控制所述第1控制電壓及所述第2控制電壓的大小而使所述上側(cè)開關(guān)元件和所述下側(cè)開關(guān)元件交替地導(dǎo)通，所述控制單元在所述上側(cè)開關(guān)元件在導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之間切換的時(shí)刻的前后的切換期間，將所述第2控制電壓的絕對(duì)值控制為比所述下側(cè)開關(guān)元件的閾值電壓的絕對(duì)值小、比基準(zhǔn)電壓大的中間電壓，并施加在所述第2控制端子上。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中，還包括以面向所述連接點(diǎn)的方向作為正方向與所述下側(cè)開關(guān)元件并聯(lián)連接的二極管。
3.如權(quán)利要求2所述的半導(dǎo)體器件，其中，所述下側(cè)開關(guān)元件是n型MOS晶體管，所述二極管是該n型MOS晶體管的寄生二極管。
4.如權(quán)利要求3所述的半導(dǎo)體器件，其中，所述上側(cè)開關(guān)元件是n型MOS晶體管，從所述連接點(diǎn)面向另一方的端子側(cè)的方向作為正方向的二極管與該上側(cè)開關(guān)元件并聯(lián)連接。
5.如權(quán)利要求4所述的半導(dǎo)體器件，其中，所述二極管是n型MOS晶體管的寄生二極管。
6.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述上側(cè)開關(guān)元件是p型MOS晶體管。
7.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述上側(cè)開關(guān)元件是雙極晶體管。
8.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述中間電壓是比所述閾值電壓低與考慮了噪聲變動(dòng)等因素的余量對(duì)應(yīng)的部分的電壓。
9.如權(quán)利要求1所述的半導(dǎo)體器件，其中，在所述切換期間的前后，所述上側(cè)開關(guān)元件為非導(dǎo)通狀態(tài)的情況下，所述第2控制電壓的絕對(duì)值被設(shè)定為比所述下側(cè)開關(guān)元件的閾值電壓的絕對(duì)值高的電壓，在所述上側(cè)開關(guān)元件為導(dǎo)通狀態(tài)的情況下，所述第2控制電壓被設(shè)定為所述基準(zhǔn)電壓。
10.如權(quán)利要求1所述的半導(dǎo)體器件，其中，在所述切換期間的前后，所述上側(cè)開關(guān)元件為非導(dǎo)通狀態(tài)的情況下，所述第2控制電壓的絕對(duì)值被設(shè)定為比所述下側(cè)開關(guān)元件的閾值電壓的絕對(duì)值高的電壓，在所述上側(cè)開關(guān)元件為導(dǎo)通狀態(tài)的情況下，所述第2控制電壓的絕對(duì)值被設(shè)定為所述中間電壓。
11.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述控制單元在所述上側(cè)開關(guān)元件從導(dǎo)通狀態(tài)切換為非導(dǎo)通狀態(tài)的時(shí)刻的前后的切換期間，將所述第2控制電壓的絕對(duì)值控制為所述中間電壓，而在所述上側(cè)開關(guān)元件從非導(dǎo)通狀態(tài)切換為導(dǎo)通狀態(tài)的時(shí)刻的前后的切換期間，將所述第2控制電壓的絕對(duì)值控制為所述基準(zhǔn)電壓。
12.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述控制單元在所述切換期間、及其前后的期間，將所述第2控制電壓的值維持在所述中間電壓。
13.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述中間電壓在所述切換期間的時(shí)候被維持在一定的值。
14.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述中間電壓在所述切換期間的時(shí)候按照規(guī)定的斜度增加或減少。
15.如權(quán)利要求1所述的半導(dǎo)體器件，其中，還包括用于檢測所述下側(cè)開關(guān)元件的溫度的溫度檢測單元，所述控制單元根據(jù)該溫度檢測單元的檢測輸出，控制所述中間電壓的大小。
16.如權(quán)利要求15所述的半導(dǎo)體器件，其中，所述控制單元在通過所述溫度檢測單元檢測出溫度上升的情況下，進(jìn)行使所述中間電壓的大小降低的控制。
17.如權(quán)利要求1所述的半導(dǎo)體器件，其中，還包括一端連接到所述連接點(diǎn)的電感器，在該電感器的另一個(gè)端子上連接負(fù)載。
18.如權(quán)利要求17所述的半導(dǎo)體器件，其中，還包括被連接到所述電感器的另一個(gè)端子的平滑電容器。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件。上側(cè)及下側(cè)開關(guān)元件通過使控制電壓變化而在導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之間切換。控制單元控制該控制電壓的大小而使上側(cè)/下側(cè)開關(guān)元件交替地導(dǎo)通。控制單元進(jìn)行控制，以在上側(cè)開關(guān)元件導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之間進(jìn)行切換時(shí)刻的前后，使下側(cè)開關(guān)元件的控制電壓的絕對(duì)值成為比閾值電壓的絕對(duì)值小、比基準(zhǔn)電壓大的中間電壓。
文檔編號(hào)H02M3/155GK1780124SQ20051011618
公開日2006年5月31日 申請(qǐng)日期2005年10月25日 優(yōu)先權(quán)日2004年10月25日
發(fā)明者遠(yuǎn)藤幸一, 高橋守郎 申請(qǐng)人:株式會(huì)社東芝