專(zhuān)利名稱(chēng)：電子系統(tǒng)的電源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有高工作頻率的電子電路的電源。根據(jù)摩爾定律，近幾十年來(lái)，計(jì)算機(jī)的計(jì)算能力每一年半翻一倍。這種能力的提高通過(guò)越來(lái)越小的半導(dǎo)體結(jié)構(gòu)實(shí)現(xiàn)，其導(dǎo)致更高的集成密度，并且因此時(shí)鐘頻率的穩(wěn)定提高是可能的。這帶給這些系統(tǒng)的電源的結(jié)果是工作電壓的逐漸減小，以及工作電流的相應(yīng)增大。由于此原因，除了必須的控制精度的提高，對(duì)于電源的動(dòng)態(tài)要求也隨時(shí)鐘頻率而顯著增加。
在目前的以約2至3GHz的時(shí)鐘頻率工作的高性能處理器中，工作電壓不可超過(guò)±5％(約±0.05至0.075V)以上，動(dòng)態(tài)負(fù)載電流變化為約350A/μs，以使處理器持續(xù)正確地工作。
例如，如果電源線(xiàn)僅為大約1.5cm長(zhǎng)和1cm寬，而且導(dǎo)線(xiàn)間隔是1.5mm(雙疊層電路板)，則線(xiàn)路電感大約是3nH。這意味著350A/μs的動(dòng)態(tài)電流變化就已在電源線(xiàn)中感應(yīng)出約為±1V的電壓尖脈沖，也就是在UB＝1.5V的工作電壓的約±70％。
以目前的技術(shù)發(fā)展水平，嘗試用具有高工作頻率的負(fù)載點(diǎn)DC/DC轉(zhuǎn)換器以及相當(dāng)大數(shù)量的支撐電容器來(lái)滿(mǎn)足這些動(dòng)態(tài)要求，所述負(fù)載點(diǎn)DC/DC轉(zhuǎn)換器在現(xiàn)在的版本中被配置為具有同步整流和數(shù)字相位控制與調(diào)整的多相降壓變壓器，所述支撐電容器分布在芯片表面上，具有分布在整個(gè)處理器芯片上的大量電源觸點(diǎn)，使電源線(xiàn)電感最小化。
為了能夠用具有較低的ESR和電感的少量小電容器代替高電容支撐電容器，使用了例如由愛(ài)立信(Ericsson)公司提供的或根據(jù)美國(guó)專(zhuān)利6,472,855B2的DRC電路(動(dòng)態(tài)負(fù)載瞬變響應(yīng)電路)。
盡管有這些技術(shù)的應(yīng)用，但為了繼續(xù)增加時(shí)鐘速率所進(jìn)行的努力達(dá)到了物理極限(在商業(yè)雜志中稱(chēng)為“電源問(wèn)題”)。在目前的技術(shù)發(fā)展水平下，最近如在2003年對(duì)2005年預(yù)測(cè)的15GHz的CPU時(shí)鐘頻率看起來(lái)不可能實(shí)現(xiàn)。利用芯片級(jí)的附加設(shè)計(jì)措施，例如X體系結(jié)構(gòu)，細(xì)分為幾個(gè)與外部支撐電容器連接的電源區(qū)，以及其他措施，所能達(dá)到的最好水平是約4GHZ的時(shí)鐘頻率為最大頻率極限，即便借助于進(jìn)一步的結(jié)構(gòu)小型化，也不會(huì)超過(guò)該極限。
在目前的技術(shù)水平下，無(wú)論是利用90nm的結(jié)構(gòu)寬度已能達(dá)到的超過(guò)70GHz的晶體管單元頻率極限，還是在蒸發(fā)冷卻(例如散熱管)中可能的1kW/cm2(在芯片和蒸汽溫度之間ΔT≈5℃)的熱量排放，都沒(méi)有被完全開(kāi)發(fā)利用。
當(dāng)目前可能的時(shí)鐘速率被超出的時(shí)候，系統(tǒng)會(huì)不可控制地崩潰，這可歸因于與時(shí)鐘頻率和工作電流成比例的工作電壓尖脈沖(瞬變)，盡管芯片結(jié)合有相對(duì)大量的支撐電容器，但其顯著超出了仍然安全的工作電壓范圍的±10％。由依賴(lài)軟件和數(shù)據(jù)流的位奇偶波動(dòng)(奇偶噪聲)引起伴隨時(shí)鐘頻率的工作電流的動(dòng)態(tài)變化，其與支撐電容器的ESR和電感結(jié)合產(chǎn)生這些電壓尖脈沖。
取樣計(jì)算利用典型處理器的運(yùn)行數(shù)據(jù)，1.5V的工作電壓UB，40A的電流消耗，2GHz的時(shí)鐘頻率，規(guī)格為1210的20個(gè)支撐電容器(3.2×2.4×2.5mm)在支撐電容器上，40A/20→2A/電容器→在1％電流噪聲，具有0.25ns的脈沖寬度，導(dǎo)致動(dòng)態(tài)電流變化為±0.02A/0.25ns≈±8·107A/s。
與芯片的平均電容器間距為2.5mm/2+0.25mm，隨芯片形成的電感可由公式LC＝μ0·A/l來(lái)計(jì)算LC＝μ0·1.5mm·2.5mm/2.5mm≈1.9nH
因此在這個(gè)電感等級(jí)下由電流噪聲感應(yīng)的電壓是±8·107A/s·1.9nH≈±0.15V這個(gè)數(shù)字對(duì)應(yīng)平穩(wěn)運(yùn)行所仍然允許的±10％UB的工作電壓尖脈沖。
由于隨著日益增加的集成密度(從130nm→90nm→65nm→45nm的結(jié)構(gòu)寬度，后者相當(dāng)于COMS柵長(zhǎng))和日益增加的工作電流，工作電壓必須從2V降低到0.9V，而支撐電容器的數(shù)量幾乎根本不能再增加，并且其尺寸和芯片間距不能再減少，因此加劇了該問(wèn)題。這解釋了通常被認(rèn)為是對(duì)時(shí)鐘頻率進(jìn)一步增加的“物理極限”的屏障。
本發(fā)明的目的是將這些不利因素在它們出現(xiàn)的地方直接消除。在根據(jù)本發(fā)明提出的方案中，在上面概括描述的類(lèi)型的電子系統(tǒng)的電源中，動(dòng)態(tài)電流變化補(bǔ)償電路位于發(fā)生電流變化的位置的鄰近處，例如加法器、高速緩沖存儲(chǔ)器、數(shù)據(jù)總線(xiàn)驅(qū)動(dòng)器等處，或集成在集成電路自身中。
從電路板的毫米范圍到半導(dǎo)體芯片級(jí)的微米范圍，動(dòng)態(tài)工作電壓穩(wěn)定化的再分配(借助于電流變化補(bǔ)償電路)，使到負(fù)載(電力消耗電路)的電流線(xiàn)路電感以同樣的比例因子減少。依照本發(fā)明，在對(duì)于工作電壓瞬變的相同容許范圍下，理論上時(shí)鐘頻率能夠增加比例因子的倒數(shù)倍。
在這種情況下，能夠?qū)崿F(xiàn)簡(jiǎn)單的電流變化補(bǔ)償電路，例如用一些相對(duì)于工作電壓電容性地反向耦合的晶體管(密勒積分器)，它們?cè)诎雽?dǎo)體芯片中或其上適當(dāng)?shù)奈恢貌⒙?lián)至CPU的工作電壓作為分路控制器(shunt controller)。依賴(lài)于應(yīng)用，在具有約1％到10％的分路電流(工作電流的本地共享)的情況下，發(fā)生的所有動(dòng)態(tài)電流變化幾乎都能被完全校正，并且在電源線(xiàn)路(外部電源)上能夠降低至由IC產(chǎn)生的電流變化的約1％。
本發(fā)明具有以下優(yōu)點(diǎn)，即，在電源線(xiàn)路和支撐電容器上的電流噪聲源不會(huì)感應(yīng)出任何電壓尖脈沖，并且對(duì)于安全操作不再具有不良影響。這不僅使時(shí)鐘頻率提高了大約十倍，而且還允許支撐電容器的數(shù)量和到芯片的電壓供應(yīng)觸點(diǎn)減少約90％，因此生產(chǎn)成本大量削減，可靠性充分增強(qiáng)。當(dāng)應(yīng)用本發(fā)明時(shí)，能夠使芯片體系結(jié)構(gòu)進(jìn)一步可觀(guān)地簡(jiǎn)化，結(jié)果設(shè)計(jì)費(fèi)用和設(shè)計(jì)時(shí)間顯著減少。
具有最大3％時(shí)鐘頻率的、約20％至110％的與程序相關(guān)的工作電流變化必須持續(xù)被主處理器電源校正，遵守(involving observance)UB＝±10％。為了在約25Ghz的時(shí)鐘頻率時(shí)也能夠繼續(xù)滿(mǎn)足這些要求，必須使主電源位于距微處理器最小可能的距離處(即直接在它上面)，并且就當(dāng)前的技術(shù)水平而對(duì)它繼續(xù)優(yōu)化。在下面的實(shí)施例中描述了以這種方式在不同的子功能方面優(yōu)化了的電源，其使得能夠以效率等級(jí)提高的形式開(kāi)發(fā)這些改良的協(xié)同效果，并且在降低生產(chǎn)成本的同時(shí)充分增強(qiáng)可靠性。
在本發(fā)明的一個(gè)實(shí)施例中，低壓電源位于集成電路的芯片載體之上。通過(guò)這樣做所實(shí)現(xiàn)的是，到集成電路所可能的最短電源線(xiàn)使得能夠縮短用于校正提供給集成電路的電源電壓所需的時(shí)間。由此還實(shí)現(xiàn)了，消除了對(duì)于電源在集成電路載體板上目前所需的空間。
在另一實(shí)施例中，集成電路和低壓電源通過(guò)共同的冷卻塊(coolingblock)被冷卻。由此所實(shí)現(xiàn)的是，消除了對(duì)電源分離冷卻的裝置和費(fèi)用，并且能夠?qū)﹄娫春拓?fù)載進(jìn)行防御過(guò)高溫度的共同保護(hù)。除此之外，如果冷卻塊被設(shè)計(jì)作為低壓電源的機(jī)械部分，它也能擔(dān)當(dāng)?shù)较难b置的電源線(xiàn)。
在另一實(shí)施例中，在對(duì)集成電路的電源電壓變壓之前，在初級(jí)側(cè)(DC耦合或去耦)控制低壓電源。由此所實(shí)現(xiàn)的是，能夠以按變壓器的變壓比減小的初級(jí)電流來(lái)執(zhí)行控制。這降低了生產(chǎn)成本，并增加了電源的效率等級(jí)。還實(shí)現(xiàn)了，能夠消除到目前為止所需要的DC中間電路轉(zhuǎn)換器，因?yàn)榈蛪弘娫纯梢栽陔娫纯偩€(xiàn)(例如，48V)上直接DC去耦地工作。
還能實(shí)現(xiàn)的是，根據(jù)本發(fā)明，由于同步整流級(jí)或它的控制失效而引起的對(duì)集成電路來(lái)說(shuō)是一種危險(xiǎn)的電源電壓的增長(zhǎng)將不再發(fā)生。
在另一實(shí)施例中，推挽式換流變壓器的漏電感作為低壓電源的存儲(chǔ)電感來(lái)使用。結(jié)果，消除了在目前的技術(shù)狀態(tài)所需要的額外存儲(chǔ)電感。
在另一實(shí)施例中，初級(jí)側(cè)的脈寬調(diào)制頻率是推挽式轉(zhuǎn)換器頻率的許多倍。由此所實(shí)現(xiàn)的是，與到目前為止的技術(shù)水平相比，同步整流器的轉(zhuǎn)換頻率降低20到50倍，從而使開(kāi)關(guān)損耗相應(yīng)降低。
在另一實(shí)施例中，由雙繞組組成的推挽式次級(jí)繞組，加于變壓器的外側(cè)并與同步整流器并聯(lián)。本發(fā)明導(dǎo)致在同樣的電源負(fù)荷下，同步整流器的變壓器的數(shù)量需求減半。
在另一實(shí)施例中，通過(guò)使其容量具有裕度(oversize)，電源還可以為充當(dāng)外圍電路的負(fù)載點(diǎn)轉(zhuǎn)換器。由此所實(shí)現(xiàn)的是，消除了外圍電路的電源所需的空間。
在附圖中示出了本發(fā)明的基本實(shí)施例

圖1是在發(fā)生動(dòng)態(tài)電流變化的位置處直接對(duì)其進(jìn)行補(bǔ)償?shù)碾娮酉到y(tǒng)的電源的框圖。
圖2顯示了電子系統(tǒng)的電源和要供電的集成電路以及共同的冷卻系統(tǒng)的基本機(jī)械結(jié)構(gòu)。
電子系統(tǒng)的電源需要干線(xiàn)和/或供電總線(xiàn)連接(1.1和1.2)。脈寬調(diào)制器(2)確定供給到推挽式電壓轉(zhuǎn)換器(3)的電流。推挽式電壓轉(zhuǎn)換器(3)從脈寬調(diào)制器輸出電壓的積分平均值形成方波電壓。推挽式轉(zhuǎn)換器變壓器(4)將推挽式轉(zhuǎn)換器的輸出電壓變換為所需的主電源電壓和需要的輔助電壓。用于主電源的變換的推挽電壓被整流，并且并聯(lián)在同步整流器(5)中。輔助電壓產(chǎn)生裝置(7)由推挽式轉(zhuǎn)換器變壓器(4)上的另一次級(jí)繞組供電。該次級(jí)繞組同時(shí)用于控制同步整流器(6)。由輔助電壓產(chǎn)生裝置(7)饋電的控制放大器(8)將主電源的電壓與積分參考進(jìn)行比較，并且經(jīng)由光耦合器(9)傳送控制偏差給脈寬調(diào)制器(2)的控制單元。輔助電壓產(chǎn)生裝置(7)不僅饋電給主電源，而且饋電給動(dòng)態(tài)電流變化補(bǔ)償電路(10)的電子控制設(shè)備。這樣，負(fù)載(11)上的電壓變化幾乎完全被校正。
溫度保護(hù)功能可以通過(guò)由動(dòng)態(tài)電流變化補(bǔ)償電路(10)或集成電路(11)發(fā)出的控制信號(hào)來(lái)實(shí)現(xiàn)。如果以及當(dāng)選定的級(jí)別低于允許的芯片溫度(例如，與芯片允許的最大溫度相比-30K)時(shí)，將命令控制放大器(8)以受控方式減小主電源電壓和輔助電壓。在冗余設(shè)計(jì)的情況下，當(dāng)超過(guò)規(guī)定溫度時(shí)，能夠使控制放大器(8)自動(dòng)減小主電源電壓和輔助電壓。
在該機(jī)械結(jié)構(gòu)中，由導(dǎo)電和導(dǎo)熱材料(例如銅)制成的冷卻塊(13)被施加給芯片載體(12.2)，該芯片載體必須在頂部完全連接。該冷卻塊被分段，以便能夠進(jìn)行正極和負(fù)極供電；使用于輔助電壓的連接穿過(guò)冷卻塊。主電源的變壓器次級(jí)繞組由圍繞在變壓器外側(cè)的傳導(dǎo)性模制配件構(gòu)成，并與冷卻塊的正段和負(fù)段連接，同時(shí)作為同步整流器的MOSFET的載體，并散發(fā)它們的熱量。電容器(C)橋接正段和負(fù)段，并充當(dāng)電源(14.1)的積分電容器，以及作為負(fù)載(11)和動(dòng)態(tài)電流變化補(bǔ)償電路(10)的支撐電容器。
蒸發(fā)室位于負(fù)載(11)和動(dòng)態(tài)電流變化補(bǔ)償電路(10)之上，用于冷卻液，冷卻液經(jīng)由同軸線(xiàn)(15)的內(nèi)部導(dǎo)管(15.1)供給。蒸汽形式的冷卻液可經(jīng)由外部導(dǎo)管(15.2)排除。
權(quán)利要求
1.以高頻率工作或時(shí)鐘控制的集成電路(11)的電子系統(tǒng)電源，在發(fā)生動(dòng)態(tài)工作電流變化的位置處直接對(duì)其進(jìn)行補(bǔ)償，其中動(dòng)態(tài)電流變化補(bǔ)償電路(10)位于發(fā)生電流變化的位置的鄰近處，或者集成在集成電路(12.1)自身中。
2.根據(jù)權(quán)利要求1的電子系統(tǒng)電源，其中低壓電源(14.2)位于所述集成電路的芯片載體(12.2)之上。
3.根據(jù)權(quán)利要求1或2的電子系統(tǒng)電源，其中所述集成電路(12.2)和低壓電源(14.2)由共同的冷卻塊(13)冷卻。
4.根據(jù)權(quán)利要求1直到并包括3的電子系統(tǒng)電源，其中在對(duì)所述集成電路(11)的電源電壓(4，5)變壓之前，在DC耦合或去耦(4，9)的初級(jí)側(cè)控制(2，8)低壓電源(14.1)
5.根據(jù)權(quán)利要求1直到并包括4的電子系統(tǒng)電源，其中推挽式轉(zhuǎn)換器變壓器(4)的漏電感被用作低壓電源(14.1)的存儲(chǔ)電感。
6.根據(jù)權(quán)利要求1直到并包括5的電子系統(tǒng)電源，其中初級(jí)側(cè)脈寬調(diào)制頻率(2)是推挽式轉(zhuǎn)換器頻率(3)的多倍。
7.根據(jù)權(quán)利要求1直到并包括6的電子系統(tǒng)電源，其中在每種情形中由雙繞組構(gòu)成的推挽式次級(jí)繞組被施加到變壓器(4A)的外側(cè)，并且在同步整流(5)中并聯(lián)。
8.根據(jù)權(quán)利要求1直到并包括7的電子系統(tǒng)電源，其中通過(guò)使其容量具有裕度，所述電源還可作為外圍電路的負(fù)載點(diǎn)轉(zhuǎn)換器。
全文摘要
根據(jù)現(xiàn)有技術(shù)，由于不能充分補(bǔ)償動(dòng)態(tài)電流變化，對(duì)于時(shí)鐘控制的高頻率集成電路尤其是微處理器的時(shí)鐘頻率增加達(dá)到了目前的約3GHz的物理極限。本發(fā)明的目的是提供具有兩位數(shù)GHz范圍的電子系統(tǒng)的電源。為了實(shí)現(xiàn)動(dòng)態(tài)電流變化的快速補(bǔ)償，電流補(bǔ)償電路(10)置于集成電路(11)附近或集成到集成電路中?？刂品糯笃?8)借助光耦合器(9)來(lái)影響脈寬調(diào)制器(2)。所述脈寬調(diào)制器控制具有同步整流(5)的正常模式電壓轉(zhuǎn)換器(3，4)。本發(fā)明的特定應(yīng)用領(lǐng)域是未來(lái)的高性能微處理器的電源，其發(fā)展被前面所述的電源問(wèn)題所延遲。
文檔編號(hào)H02M3/335GK101044668SQ200580035476
公開(kāi)日2007年9月26日 申請(qǐng)日期2005年10月13日 優(yōu)先權(quán)日2004年10月18日
發(fā)明者邁克爾·考夫曼 申請(qǐng)人:Mk電子有限公司