專利名稱：一種加快穩(wěn)定低壓差線性穩(wěn)壓器輸出電壓的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種模擬集成電路技術(shù)，尤其指一種加快穩(wěn)定低壓差線性穩(wěn)壓器輸出電壓的電路。
背景技術(shù)：
LDO(Low Dropout Regulator，低壓差線性穩(wěn)壓器)是電源IC(Integratedcircuit，集成電路)中的一個重要分支，和基于PWM(Pulse Width Modulation，脈沖寬度調(diào)制)、PFM(Pulse Frequency Modulation，脈沖頻率調(diào)制原理)的DC-DC(直流-直流)轉(zhuǎn)換器相比，它具有成本低，噪聲低和靜態(tài)電流小的優(yōu)點，同時由于無需電感，也不會帶來EMI的問題，在便攜式產(chǎn)品應(yīng)用中，經(jīng)常會使用LDO作為系統(tǒng)的電源。
如圖1所示，一個基本的LDO由輸出管103，電阻分壓網(wǎng)絡(luò)104，誤差放大器102以及基準電壓源101構(gòu)成?；鶞孰妷寒a(chǎn)生模塊通常是帶隙基準(bandgap)電壓，該模塊產(chǎn)生一個幾乎不隨電源電源、芯片溫度等工作條件而變化的參考電壓。輸出電壓VOUT驅(qū)動負載105，負載包括一個負載電容CL和一個負載電阻RL。系統(tǒng)通過電阻網(wǎng)絡(luò)R1、R2分壓進行采樣，該分壓信號反饋到EA(Error Amplifier，誤差放大器)的一個輸入端。誤差放大器的另一個輸入端連接參考電壓，誤差放大器的輸出VG接到一個具有很大寬長比的PMOS驅(qū)動管MPX，當外部負載條件或者其他條件的變化使得輸出電壓VOUT變化時，誤差放大器的輸出VG電壓也會隨之而變化，控制PMOS管MPX的導通程度，從而使得VOUT的電壓保持不變。負載電容CL用于輔助控制使得這樣的一個閉環(huán)反饋系統(tǒng)在各種應(yīng)用條件情況下保持穩(wěn)定。
負載變化導致VOUT的變化以及對比變化響應(yīng)速度是考察LDO性能的一個重要指標，從LDO本身設(shè)計的要求看，希望在負載變化時，VOUT輸出的變化越小越好。實際應(yīng)用中，外部負載的急劇變化時，例如等效負載RL突然由一個較大的阻值變成一個較小的阻值，或者RL由一個較小的阻值變成一個較大的阻值，那么在負載變化的時刻，輸出電流也會產(chǎn)生急劇的大的變化，也就會導致輸出電壓的急劇變化，這個變化通過反饋電阻反映到誤差放大器的正輸入端，誤差放大器就通過比較Vfb和Vref的電壓差來控制功率管MPX的導通程度，從而來穩(wěn)定輸出電壓VOUT。
圖2給出一種典型情況下結(jié)構(gòu)(如圖1所示的某一設(shè)計下的LDO)的瞬態(tài)響應(yīng)仿真波形。輸入電壓2.5V，輸出1.8V。負載在1mA到150mA之間快速切換。其中圖2中第一個波形是負載電流，第二個波形是輸出電壓，第三個波形是MPX的柵壓VG。
從圖中可知，當負載電流由1mA瞬變到150mA時，輸出會有一個先下降后上升的過程，這是由于當輸出電壓變化時，誤差放大器的相應(yīng)需要一定的時間，MPX的柵電壓不能很快的響應(yīng)負載的變化。
當負載電流由150mA瞬變到1mA時，MPX的柵壓VG的變化不是其輸出穩(wěn)定延遲的主要原因，柵壓被較早的拉高，MPX已經(jīng)截止，此時負載電容上過高的電壓只能經(jīng)由負載RL以1mA的電流泄放，此處負載電容CL的放電時間是延遲的主要原因。
在諸多影響輸出穩(wěn)定速度的因素中，對輸出P管柵電容和負載電容的放電時間起主要作用。在某些設(shè)計中，由于穩(wěn)定性，靜態(tài)電流等一些參數(shù)的制約，該LDO系統(tǒng)不具備很大的驅(qū)動電流給MPX柵電容以及負載電容放電時，LDO的響應(yīng)特性就會很差。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種加快穩(wěn)定低壓差線性穩(wěn)壓器輸出電壓的電路，在不影響靜態(tài)電流等指標的情況下，利用瞬態(tài)受控電流來加快對輸出功率管MPX的柵電容的放電以及輸出電容的放電，從而大大改善了LDO的瞬態(tài)響應(yīng)，而電路規(guī)模和芯片面積都沒有太多的變化。
本發(fā)明所提供的一種加快穩(wěn)定低壓差線性穩(wěn)壓器輸出電壓的電路，基于由輸出管、誤差放大器、基準電壓源、電阻分壓網(wǎng)絡(luò)和負載所組成的電路，包括一由所述基準電壓源輸出的參考電壓Vref和一由所述電阻分壓網(wǎng)絡(luò)輸出的反饋電壓Vfb，其特征在于所述電阻分壓網(wǎng)絡(luò)是由四個分壓電阻Ra、Rd、Re、Rf串聯(lián)而成，用于提供三個反饋電壓，即第一反饋電壓Vfb+ΔV、第二反饋電壓Vfb和第三反饋電壓Vfb-ΔV。
在上述的電路中，在誤差放大器和輸出管之間的節(jié)點上還連接一第一電荷泄放控制電路，用于對輸出管的柵電容快速放電。
在上述的電路中，第一電荷泄放控制電路由一個第一比較器件comp1、一個第一MOS開關(guān)MN1和一個電流源依次連接構(gòu)成，其中該第一比較器件comp1的輸入端分別接參考電壓Vref和第一反饋電壓Vfb+ΔV。
在上述的電路中，它還包括一在所述負載和電阻分壓網(wǎng)絡(luò)的連接節(jié)點上連接的第二電荷泄放控制電路，用于對負載的電容進行快速放電。
在上述的電路中，第二電荷泄放控制電路由一個第二比較器件comp2，一個第二MOS開關(guān)MN2和一個電阻Rb依次連接構(gòu)成，其中該第二比較器的輸入分別接參考電壓Vref和第三反饋電壓Vfb-ΔV。
由于采用了上述的技術(shù)解決方案，本發(fā)明在不影響靜態(tài)電流等指標的情況下，利用瞬態(tài)受控電流來加快對輸出功率管MPX的柵電容的放電以及輸出電容的放電，從而大大改善了LDO的瞬態(tài)響應(yīng)，而電路規(guī)模和芯片面積都沒有太多的變化。
圖1是現(xiàn)有LDO輸出電壓的電路結(jié)構(gòu)示意圖；圖2是一種典型情況下LDO的瞬態(tài)響應(yīng)仿真波形圖；圖3是本發(fā)明的LDO輸出電壓的電路結(jié)構(gòu)示意圖；圖4本發(fā)明的LDO加同樣的仿真條件所得到瞬態(tài)響應(yīng)仿真波形圖；圖5是圖4中的前三個波形的放大示意圖。
具體實施例方式
如圖3所示，本發(fā)明LDO輸出電壓的電路，基于已有的由輸出管103、誤差放大器102、基準電壓源101、電阻分壓網(wǎng)絡(luò)和負載105所組成的電路，其區(qū)別是電阻分壓網(wǎng)絡(luò)204提供三個反饋電壓，分別是Vfb，比Vfb略高的電壓Vfb+ΔV以及比Vfb略低的電壓Vfb-ΔV。
第一電荷泄放控制電路206是為了對輸出管203的柵電容快速放電，由一個第一比較器件comp1，一個第一MOS開關(guān)MN1和一個電流源構(gòu)成。第一比較器comp1的輸入端分別接基準產(chǎn)生的參考電壓Vref和一個比反饋電壓略高的電壓Vfb+ΔV。
第二電荷泄放控制電路207是為了對負載205電容快速放電。由一個第二比較器件，一個第二MOS開關(guān)和一個電阻構(gòu)成。第二比較器comp2的輸入分別接基準產(chǎn)生的參考電壓Vref和一個比反饋電壓略低的電壓Vfb-ΔV。
兩個比較器控制兩個開關(guān)管在特定情況下給MPX柵電容以及輸出負載電容放電，加快穩(wěn)定。ΔV依實際情況選取，推薦30mV左右，電阻Rd，Re的值在典型LDO的應(yīng)用中(該路電流大約為5uA)可以取在5k-7kohm。
給本發(fā)明的LDO加同樣的條件仿真得到圖4，圖4中第一個波形是負載電流，第二個波形是輸出電壓，第三個波形是MPX的柵壓VG，第四個波形是MN1的柵壓SW1，第五個波形是MN2的柵壓SW2。
負載穩(wěn)定時Vref＝Vfb(或者說非常接近)，比較器comp1和比較器comp2都輸出低，MN1和MN2截止，系統(tǒng)穩(wěn)定工作。
負載由小變大時，輸出電壓VOUT下降，當Vfb+ΔV低于Vref時，輸出管、第一電荷泄放控制電路206起作用。第一比較器comp1翻轉(zhuǎn)，SW1變高，第一MN1導通，MPX的柵電容迅速放電，VG更快的變低，使得MPX導通電流快速變大，輸出電流快速增大，穩(wěn)定電壓。VOUT回復(fù)，Vfb回復(fù)，comp1翻轉(zhuǎn)，回到穩(wěn)定狀態(tài)。第二比較器comp2這一過程不變。
負載由大變小時，輸出電壓VOUT上升，當Vfb-ΔV高于Vref時，負載、第二電容電荷泄放控制電路207起作用。比較器comp2翻轉(zhuǎn)，SW2變高，MN2導通，使得CL上過高的電壓可以經(jīng)由Rb快速泄放，Rb的阻值決定了泄放電流的大小，使輸出電壓快速減小，達到穩(wěn)定。VOUT回復(fù)，Vfb回復(fù)，comp2翻轉(zhuǎn)，回到穩(wěn)定狀態(tài)。第一比較器comp1這一過程不變。
為了與原始LDO更好的比較，放大圖4中的前三個波形得到圖5。
與已有LDO比較，本發(fā)明LDO在負載由1mA瞬變到150mA時，MPX的柵壓VG下降更迅速，輸出在跌到1.63V的時候即回復(fù)，而原始LDO跌到1.53V才開始回復(fù)。VG的泄放電流是瞬態(tài)電流，不會影響LDO的靜態(tài)功耗。
當負載由150mA瞬變到1mA時，已有LDO需要大約37us才趨于穩(wěn)定(以輸出±5mV為標準)，85us才完全穩(wěn)定(以VOUT和VG穩(wěn)定不變?yōu)闃藴?。本發(fā)明LDO只需要5us左右就已經(jīng)趨于穩(wěn)定，40us完全穩(wěn)定。
以上實施例僅供說明本發(fā)明之用，而非對本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以作出各種變換或變型，因此所有等同的技術(shù)方案也應(yīng)該屬于本發(fā)明的范疇之內(nèi)，應(yīng)由各權(quán)利要求限定。而納入權(quán)利要求的范圍之內(nèi)。
權(quán)利要求
1.一種加快穩(wěn)定低壓差線性穩(wěn)壓器輸出電壓的電路，基于由輸出管(103)、誤差放大器(102)、基準電壓源(101)、電阻分壓網(wǎng)絡(luò)和負載(105)所組成的電路，包括一由所述基準電壓源(101)輸出的參考電壓(Vref)和一由所述電阻分壓網(wǎng)絡(luò)輸出的反饋電壓(Vfb)，其特征在于所述電阻分壓網(wǎng)絡(luò)(204)是由四個分壓電阻(Ra、Rd、Re、Rf)串聯(lián)而成，用于提供三個反饋電壓，即第一反饋電壓(Vfb+ΔV)、第二反饋電壓(Vfb)和第三反饋電壓(Vfb-ΔV)。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于在所述誤差放大器(102)和輸出管(103)之間的節(jié)點上還連接一第一電荷泄放控制電路(206)，用于對輸出管(103)的柵電容快速放電。
3.根據(jù)權(quán)利要求2所述的電路，其特征在于所述的第一電荷泄放控制電路(206)由一個第一比較器件(comp1)、一個第一MOS開關(guān)(MN1)和一個電流源依次連接構(gòu)成，其中該第一比較器件(comp1)的輸入端分別接參考電壓(Vref)和第一反饋電壓(Vfb+ΔV)。
4.根據(jù)權(quán)利要求1或2或3所述的電路，其特征在于它還包括一在所述負載(105)和電阻分壓網(wǎng)絡(luò)(204)的連接節(jié)點上連接的第二電荷泄放控制電路(207)，用于對負載(105)的電容進行快速放電。
5.根據(jù)權(quán)利要求4所述的電路，其特征在于所述的第二電荷泄放控制電路(207)由一個第二比較器件(comp2)，一個第二MOS開關(guān)(MN2)和一個電阻(Rb)依次連接構(gòu)成，其中該第二比較器的輸入分別接參考電壓(Vref)和第三反饋電壓(Vfb-ΔV)。
全文摘要
一種加快穩(wěn)定低壓差線性穩(wěn)壓器輸出電壓的電路，基于由輸出管(103)、誤差放大器(102)、基準電壓源(101)、電阻分壓網(wǎng)絡(luò)和負載(105)所組成的電路，包括一由所述基準電壓源(101)輸出的參考電壓(Vref)和一由所述電阻分壓網(wǎng)絡(luò)輸出的反饋電壓(Vfb)，其特征在于所述電阻分壓網(wǎng)絡(luò)(204)是由四個分壓電阻(Ra、Rd、Re、Rf)串聯(lián)而成，用于提供三個反饋電壓，即第一反饋電壓(Vfb+ΔV)、第二反饋電壓(Vfb)和第三反饋電壓(Vfb－ΔV)。本發(fā)明在不影響靜態(tài)電流等指標的情況下，利用瞬態(tài)受控電流來加快對輸出功率管MPX的柵電容的放電以及輸出電容的放電，從而大大改善了LDO的瞬態(tài)響應(yīng)，而電路規(guī)模和芯片面積都沒有太多的變化。
文檔編號H02M3/04GK1821922SQ200610023879
公開日2006年8月23日 申請日期2006年2月15日 優(yōu)先權(quán)日2006年2月15日
發(fā)明者吳珂, 孫洪軍, 史亞軍 申請人:啟攀微電子(上海)有限公司