專利名稱：調(diào)節(jié)器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及從高電壓生成所希望的低電壓的下降(drop)型調(diào)節(jié)器電路。
背景技術(shù)：
對(duì)于一般的半導(dǎo)體集成電路及現(xiàn)有的調(diào)節(jié)器電路，參照?qǐng)D3、圖4進(jìn)行說(shuō)明。
圖3是表示一般的半導(dǎo)體集成電路的布局圖。在微型電子計(jì)算機(jī)等的LSI芯片100的中央部，設(shè)置有內(nèi)部電路101。內(nèi)部電路101由模擬電路和數(shù)字電路構(gòu)成。并且，在內(nèi)部電路101的周圍設(shè)置有具有用于接收來(lái)自LSI芯片100的外部的輸入信號(hào)并送到內(nèi)部電路101的輸入電路、或用于將來(lái)自內(nèi)部電路101的信號(hào)向外部的電路輸出的輸出電路的作用的電路(以下，將這些統(tǒng)一簡(jiǎn)稱為IO電路102)。另外，各電路的動(dòng)作所需要的規(guī)定電源電壓Vdd從外部供給。
這里，在某種LSI芯片100中，為了降低耗電，要求從直接用于IO電路102的驅(qū)動(dòng)的高電壓的電源電壓Vdd(例如，5V)生成適合內(nèi)部電路101的驅(qū)動(dòng)的所希望的低電壓(例如，3V)。為了生成這樣的低電壓而采用下降型的調(diào)節(jié)器電路。
圖4是現(xiàn)有的下降型調(diào)節(jié)器電路的電路圖。該調(diào)節(jié)器電路具備對(duì)源極施加了電源電壓Vdd的P溝道型控制MOS晶體管103；與控制MOS晶體管103串聯(lián)連接的第一及第二電阻104、105；和第一差動(dòng)輸入端子(-)被施加基準(zhǔn)電壓Vref、第二差動(dòng)輸入端子(+)被施加所述第一電阻104與第二電阻105的連接點(diǎn)的電壓Va、差動(dòng)輸出端子與所述控制MOS晶體管103的柵極連接的運(yùn)算放大器106，從控制MOS晶體管103與第一電阻104的連接點(diǎn)取得輸出電壓Vout。另外，基準(zhǔn)電壓Vref例如由公知的帶隙(band gap)型基準(zhǔn)電壓產(chǎn)生電路107產(chǎn)生。
調(diào)節(jié)器電路的技術(shù)例如記載于以下的專利文獻(xiàn)中。
專利文獻(xiàn)1特開2000-284843號(hào)公報(bào)在微型電子計(jì)算機(jī)中，無(wú)需全部的電路始終運(yùn)行，除通常動(dòng)作狀態(tài)以外，還存在稱為低耗電狀態(tài)(備用(standby)狀態(tài))的各種各樣的模式，對(duì)應(yīng)各種模式的動(dòng)作電流不同。例如，在HALT模式下，停止CPU的命令執(zhí)行。另外，如果是IDLE模式，還要停止向其他電路供給時(shí)鐘脈沖。另外，如果是STOP模式，進(jìn)而要停止作為系統(tǒng)的動(dòng)作時(shí)鐘的振蕩。
然而，上述現(xiàn)有的調(diào)節(jié)器電路在通常動(dòng)作狀態(tài)下，為了穩(wěn)定保持設(shè)定的電壓而設(shè)想最大的負(fù)載電流，并進(jìn)行構(gòu)成運(yùn)算放大器106的輸出晶體管及控制MOS晶體管103的元件設(shè)計(jì)。因此，具有在低耗電狀態(tài)下流動(dòng)無(wú)用的動(dòng)作電流的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的調(diào)節(jié)器電路具備第一控制晶體管；第一及第二電阻，與所述第一控制晶體管串聯(lián)連接；第一運(yùn)算放大器，第一差動(dòng)輸入端子被施加基準(zhǔn)電壓，第二差動(dòng)輸入端子被施加所述第一及第二電阻的連接點(diǎn)的電壓，其輸出被施加到所述第一控制晶體管的柵極；第二控制晶體管，與所述第一及第二電阻串聯(lián)連接；第二運(yùn)算放大器，第三差動(dòng)輸入端子被施加所述基準(zhǔn)電壓，第4差動(dòng)輸入端子被施加所述第一及第二電阻的連接點(diǎn)的電壓，其輸出被施加到所述第二控制晶體管的柵極；和切換電路，在第一狀態(tài)下選擇所述第一運(yùn)算放大器使其動(dòng)作，在第二狀態(tài)下選擇所述第二運(yùn)算放大器使其動(dòng)作，所述第二運(yùn)算放大器的電流驅(qū)動(dòng)能力比所述第一運(yùn)算放大器的電流驅(qū)動(dòng)能力小。
另外，本發(fā)明的調(diào)節(jié)器電路，其特征在于所述第二運(yùn)算放大器的輸出晶體管的晶體管尺寸比所述第一運(yùn)算放大器的輸出晶體管的晶體管尺寸小。
另外，本發(fā)明的調(diào)節(jié)器電路，其特征在于所述第二控制晶體管的晶體管尺寸比所述第一控制晶體管的晶體管尺寸小。
而且，本發(fā)明的調(diào)節(jié)器電路中的切換電路，其特征在于在所述第一狀態(tài)時(shí)，對(duì)所述第二控制晶體管的柵極施加使所述第二控制晶體管截止的柵極電壓，在所述第二狀態(tài)時(shí)，對(duì)所述第一控制晶體管的柵極施加使所述第一控制晶體管截止的柵極電壓。
根據(jù)本發(fā)明的調(diào)節(jié)器電路，可以根據(jù)半導(dǎo)體集成電路的各種狀態(tài)來(lái)切換調(diào)節(jié)器電路的電流驅(qū)動(dòng)能力。因此，可根據(jù)各種狀態(tài)而僅供給所需要的最佳的動(dòng)作電流，而且還可以降低消耗電流。


圖1是說(shuō)明本發(fā)明的調(diào)節(jié)器電路的電路圖；圖2是說(shuō)明本發(fā)明的調(diào)節(jié)器電路的電路圖；圖3是說(shuō)明現(xiàn)有的調(diào)節(jié)器電路的電路圖；圖4是說(shuō)明現(xiàn)有的調(diào)節(jié)器電路的電路圖。
圖中10-基準(zhǔn)電壓產(chǎn)生電路，20-第一恒流晶體管，30一輸出晶體管，35-輸出晶體管，40-(N溝道型)MOS晶體管，45-(P溝道型)MOS晶體管，50-第二恒流晶體管，60-輸出晶體管，65-輸出晶體管，70-(N溝道型)MOS晶體管，75-(P溝道型)MOS晶體管，80-控制電路，100-LSI芯片，101-內(nèi)部電路，102-IO電路，103-控制MOS晶體管，104-第一電阻，105-第二電阻，106-運(yùn)算放大器，107-基準(zhǔn)電壓產(chǎn)生電路，M1-第一控制MOS晶體管，M2-第二控制MOS晶體管，R1-第一電阻，R2-第二電阻，Vdd-電源電壓，Vref-基準(zhǔn)電壓，Va-差動(dòng)輸入電壓，Vbias-偏置電壓，V1-差動(dòng)輸出電壓，V2-差動(dòng)輸出電壓，OP1-第一運(yùn)算放大器，OP2-第二運(yùn)算放大器，φ-控制信號(hào)，*φ-反相控制信號(hào)，SW1、SW2、SW3、SW4-開關(guān)，MNa1、MNa2、MNb1、MNb2-N溝道型MOS晶體管，MPa1、MPa2、MPb1、MPb2-P溝道型MOS晶體管。
具體實(shí)施例方式
下面，參照附圖對(duì)本發(fā)明的調(diào)節(jié)器電路進(jìn)行說(shuō)明。
圖1是表示本發(fā)明的調(diào)節(jié)器電路的電路結(jié)構(gòu)的一個(gè)例子的圖。該調(diào)節(jié)器電路具備對(duì)源極施加電源電壓Vdd的P溝道型第一控制MOS晶體管M1；串聯(lián)連接在第一控制MOS晶體管M1的漏極的第一及第二電阻R1、R2；和一方的差動(dòng)輸入端子(-)被施加基準(zhǔn)電壓Vref，另一方的差動(dòng)輸入端子(+)被施加所述第一電阻R1與第二電阻R2的連接點(diǎn)的電壓Va，其輸出施加到第一控制MOS晶體管M1的柵極的第一運(yùn)算放大器OP1。
在此，第一運(yùn)算放大器OP1的輸出晶體管及第一控制MOS晶體管M1，在需要高電流驅(qū)動(dòng)能力時(shí)，即，若為微型電子計(jì)算機(jī)則為了獲得通常動(dòng)作狀態(tài)下的動(dòng)作電流，將該晶體管尺寸設(shè)計(jì)得大。
另外，該調(diào)節(jié)器電路具備源極被施加電源電壓Vdd、漏極與第一及第二電阻R1、R2串聯(lián)連接的P溝道型第二控制MOS晶體管M2；和一方的差動(dòng)輸入端子(-)被施加基準(zhǔn)電壓Vref、另一方的差動(dòng)輸入端子(+)被施加所述第一電阻R1與第二電阻R2的連接點(diǎn)的電壓Va、其輸出施加到第二控制MOS晶體管M2的柵極的第二運(yùn)算放大器OP2。
在此，第二運(yùn)算放大器OP2的輸出晶體管及第二控制MOS晶體管M2，在不需要高電流驅(qū)動(dòng)能力時(shí)，即，若為微型電子計(jì)算機(jī)，則為了取得低耗電狀態(tài)下的動(dòng)作電流，將該晶體管尺寸設(shè)計(jì)得小。
因此，第二運(yùn)算放大器OP2的輸出晶體管的晶體管尺寸比第一運(yùn)算放大器OP1的輸出晶體管的晶體管尺寸小，另外，第二控制MOS晶體管M2的晶體管尺寸比第一控制MOS晶體管M1的晶體管尺寸小。具體而言，例如將第二運(yùn)算放大器OP2的輸出晶體管、第二控制MOS晶體管M2的晶體管尺寸設(shè)為減小到十分之一左右。在此，所謂晶體管尺寸，是指GW/GL(GW是溝道寬度，GL是溝道長(zhǎng)度)。
基準(zhǔn)電壓Vref由基準(zhǔn)電壓產(chǎn)生電路10生成，供給到各運(yùn)算放大器OP1、OP2的差動(dòng)輸入端子(-)。并且，輸出電壓Vout從第一及第二控制MOS晶體管M1、M2與第一電阻R1的連接點(diǎn)被輸出。
另外，設(shè)置有切換電路，其根據(jù)控制信號(hào)φ，使第一及第二運(yùn)算放大器OP1、OP2的任意一方選擇性地動(dòng)作。該切換電路設(shè)置在運(yùn)算放大器內(nèi)或作為運(yùn)算放大器的外圍電路而設(shè)置。
控制信號(hào)φ，直接使用半導(dǎo)體集成電路的模式切換信號(hào)即可，在以下說(shuō)明中，將低電平的控制信號(hào)φ(L)作為該半導(dǎo)體集成電路的通常動(dòng)作狀態(tài)的信號(hào)，將高電平的控制信號(hào)φ(H)作為低耗電狀態(tài)的信號(hào)來(lái)進(jìn)行說(shuō)明。
當(dāng)施加低電平的控制信號(hào)φ(L)時(shí)，第一運(yùn)算放大器OP1動(dòng)作，第二運(yùn)算放大器OP2不動(dòng)作。反之，當(dāng)施加高電平的控制信號(hào)φ(H)時(shí)，第一運(yùn)算放大器OP1不動(dòng)作，第二運(yùn)算放大器OP2動(dòng)作。
這樣，在本發(fā)明中，運(yùn)算放大器的輸出晶體管及控制MOS晶體管的晶體管尺寸不同的運(yùn)算放大器至少配置兩個(gè)，可通過(guò)控制信號(hào)φ切換進(jìn)行動(dòng)作的運(yùn)算放大器。
下面，參照?qǐng)D2(a)、(b)，對(duì)各運(yùn)算放大器OP1、OP2及其外圍電路的具體的構(gòu)成例和其動(dòng)作進(jìn)行說(shuō)明。
圖2(a)表示第一運(yùn)算放大器OP1及其外圍電路。第一運(yùn)算放大器OP1具備電流鏡連接的一對(duì)N溝道型MOS晶體管(MNa1、MNa2)；柵極分別被施加基準(zhǔn)電壓Vref、電壓Va的一對(duì)P溝道型MOS晶體管(MPa1、MPa2)；和柵極被施加電源電壓Vdd(或偏置電壓Vbias)、源極被施加電源電壓Vdd的P溝道型第一恒流晶體管20。
另外，第一運(yùn)算放大器OP1的輸出級(jí)具備P溝道型輸出晶體管30，其源極被施加電源電壓Vdd、柵極被施加電源電壓Vdd(或偏置電壓Vbias)；和N溝道型輸出晶體管35，其漏極與輸出晶體管30的漏極連接，柵極與MOS晶體管MPa2和MNa2的連接點(diǎn)連接，源極接地。從輸出晶體管30與35的連接點(diǎn)輸出差動(dòng)輸出電壓V1，施加到第一控制MOS晶體管M1的柵極。
另外，還具備N溝道型MOS晶體管40，其漏極與MOS晶體管MPa2和MNa2的連接點(diǎn)連接，柵極被施加控制信號(hào)φ，源極接地；和P溝道型MOS晶體管45，其源極被施加電源電壓Vdd，柵極被施加通過(guò)逆變器INV1反相后的反相控制信號(hào)*φ，漏極與第一控制MOS晶體管M1的柵極連接。
另外，還具備控制電路10，其控制施加到第一恒流晶體管20的柵極及輸出晶體管30的柵極的電壓。在控制電路10中，根據(jù)控制信號(hào)φ，進(jìn)行開關(guān)SW1、SW2的開啟或斷開。
圖2(b)表示第二運(yùn)算放大器OP2及其外圍電路。第二運(yùn)算放大器OP2具備電流鏡連接的一對(duì)N溝道型MOS晶體管(MNb1、MNb2)；柵極分別被施加基準(zhǔn)電壓Vref、電壓Va的一對(duì)P溝道型MOS晶體管(MPb1、MPb2)；和柵極被施加電源電壓Vdd(或偏置電壓Vbias)、源極被施加電源電壓Vdd的P溝道型第二恒流晶體管50。
另外，第二運(yùn)算放大器OP2的輸出級(jí)具備P溝道型輸出晶體管60，其源極被施加電源電壓Vdd、柵極被施加電源電壓Vdd(或偏置電壓Vbias)；和N溝道型輸出晶體管65，其漏極與輸出晶體管60的漏極連接，柵極與MOS晶體管MPb2和MNb2的連接點(diǎn)連接，源極接地。輸出晶體管60、65的晶體管尺寸比第一運(yùn)算放大器OP1的輸出晶體管30、35的晶體管尺寸小，電流驅(qū)動(dòng)能力小。從輸出晶體管60與65的連接點(diǎn)輸出差動(dòng)輸出電壓V2，并施加到第二控制MOS晶體管M2的柵極。
另外，還具備N溝道型MOS晶體管70，其漏極與MOS晶體管MPb2和MNb2的連接點(diǎn)連接，柵極被施加通過(guò)逆變器INV2反相后的反相控制信號(hào)*φ，源極接地；P溝道型MOS晶體管75，其源極被施加電源電壓Vdd，柵極經(jīng)由逆變器INV2及逆變器INV3而被施加控制信號(hào)φ，漏極與第二控制MOS晶體管M2的柵極連接。
另外，還具備控制電路80，其控制施加到第二恒流晶體管50的柵極及輸出晶體管60的柵極的電壓。在控制電路80中，被施加通過(guò)逆變器INV4反相后的控制信號(hào)*φ，根據(jù)該信號(hào)，進(jìn)行開關(guān)SW3、SW4的開啟或斷開。
控制電路10、80及MOS晶體管40、45、70、75具有作為切換電路的功能，其功能為在微型電子計(jì)算機(jī)通常動(dòng)作狀態(tài)下，選擇第一運(yùn)算放大器OP1使其動(dòng)作，并且對(duì)第二控制MOS晶體管M2的柵極施加使第二控制MOS晶體管M2截止的柵極電壓；在低耗電狀態(tài)下，選擇第二運(yùn)算放大器OP2使其動(dòng)作，并且對(duì)第一控制MOS晶體管的柵極施加使第一控制MOS晶體管M1截止的柵極電壓。
下面說(shuō)明上述電路的動(dòng)作情況。在微型電子計(jì)算機(jī)通常動(dòng)作狀態(tài)下，若低電平的控制信號(hào)φ(L)施加到控制電路10，則開關(guān)SW1斷開，開關(guān)SW2開啟，對(duì)第一恒流晶體管20及輸出晶體管30的柵極施加偏置電壓Vbias。另一方面，反相控制信號(hào)*φ被施加到控制電路80，開關(guān)SW3開啟，開關(guān)SW4斷開，并向第二恒流晶體管50及輸出晶體管60的柵極施加電源電壓Vdd。
因此，第一恒流晶體管20及輸出晶體管30導(dǎo)通，第一運(yùn)算放大器OP1動(dòng)作，規(guī)定的差動(dòng)輸出電壓V1施加到第一控制MOS晶體管M1的柵極。并且，第一控制MOS晶體管M1導(dǎo)通，調(diào)節(jié)器電路輸出規(guī)定的輸出電壓Vout。另一方面，第二恒流晶體管50及輸出晶體管60截止，第二運(yùn)算放大器OP2不動(dòng)作。
另外，通過(guò)逆變器INV2，MOS晶體管70的柵極被施加高電平(H)的反相控制信號(hào)*φ，處于開啟狀態(tài)，所以輸出晶體管65的柵極被固定在低電平(接地電壓)，輸出晶體管65截止。
另外，通過(guò)INV2、INV3，向MOS晶體管75的柵極施加低電平的控制信號(hào)φ，因此MOS晶體管75導(dǎo)通，由此，第二控制MOS晶體管M2的柵極被固定在高電平(電源電壓)，因此第二控制MOS晶體管M2截止。
反之，在微型電子計(jì)算機(jī)為低耗電狀態(tài)、高電平的控制信號(hào)φ(H)施加到控制電路10時(shí)，開關(guān)SW1開啟，開關(guān)Sw2斷開，第一恒流晶體管20及輸出晶體管30的柵極被施加電源電壓Vdd。另一方面，反相控制信號(hào)*φ施加到控制電路80，開關(guān)SW3斷開，開關(guān)SW4開啟，第二恒流晶體管50及輸出晶體管60的柵極被施加偏置電壓Vbias。
因此，第二恒流晶體管50及輸出晶體管60導(dǎo)通，第二運(yùn)算放大器OP2動(dòng)作，規(guī)定的差動(dòng)輸出電壓V2施加到第二控制MOS晶體管M2的柵極。并且，第二控制MOS晶體管導(dǎo)通，調(diào)節(jié)器電路以最適合低耗電狀態(tài)的動(dòng)作電流輸出規(guī)定的輸出電壓Vout。另一方面，第一恒流晶體管20及輸出晶體管30截止，第一運(yùn)算放大器OP1不動(dòng)作。
另外，由于高電平的控制信號(hào)φ(H)施加到MOS晶體管40的柵極，處于開啟狀態(tài)，所以輸出晶體管35的柵極被固定在低電平(接地電壓)。為此，輸出晶體管35截止。
另外，由于通過(guò)逆變器INV1，向MOS晶體管45的柵極施加低電平的反相控制信號(hào)*φ，所以MOS晶體管45導(dǎo)通，由此，第一控制MOS晶體管M1的柵極被固定在高電平(電源電壓)，第一控制MOS晶體管M1截止。
通過(guò)以上動(dòng)作，根據(jù)本發(fā)明的調(diào)節(jié)器電路，可根據(jù)半導(dǎo)體集成電路的通常動(dòng)作狀態(tài)及低耗電狀態(tài)來(lái)切換調(diào)節(jié)器電路的能力。因此，可以根據(jù)各種狀態(tài)而僅供給所需要的最佳的動(dòng)作電流，從而可抑制消耗電流。
權(quán)利要求
1.一種調(diào)節(jié)器電路，其中具備第一控制晶體管；第一及第二電阻，與所述第一控制晶體管串聯(lián)連接；第一運(yùn)算放大器，第一差動(dòng)輸入端子被施加基準(zhǔn)電壓，第二差動(dòng)輸入端子被施加所述第一及第二電阻的連接點(diǎn)的電壓，其輸出被施加到所述第一控制晶體管的柵極；第二控制晶體管，與所述第一及第二電阻串聯(lián)連接；第二運(yùn)算放大器，第三差動(dòng)輸入端子被施加所述基準(zhǔn)電壓，第4差動(dòng)輸入端子被施加所述第一及第二電阻的連接點(diǎn)的電壓，其輸出被施加到所述第二控制晶體管的柵極；和切換電路，在第一狀態(tài)下選擇所述第一運(yùn)算放大器使其動(dòng)作，在第二狀態(tài)下選擇所述第二運(yùn)算放大器使其動(dòng)作，所述第二運(yùn)算放大器的電流驅(qū)動(dòng)能力比所述第一運(yùn)算放大器的電流驅(qū)動(dòng)能力小。
2.根據(jù)權(quán)利要求1所述的調(diào)節(jié)器電路，其特征在于，所述第二運(yùn)算放大器的輸出晶體管的晶體管尺寸比所述第一運(yùn)算放大器的輸出晶體管的晶體管尺寸小。
3.根據(jù)權(quán)利要求1或2所述的調(diào)節(jié)器電路，其特征在于，所述第二控制晶體管的晶體管尺寸比所述第一控制晶體管的晶體管尺寸小。
4.根據(jù)權(quán)利要求1～3的任一項(xiàng)所述的調(diào)節(jié)器電路，其特征在于，所述切換電路在所述第一狀態(tài)時(shí)，對(duì)所述第二控制晶體管的柵極施加使所述第二控制晶體管截止的柵極電壓，所述切換電路在所述第二狀態(tài)時(shí)，對(duì)所述第一控制晶體管的柵極施加使所述第一控制晶體管截止的柵極電壓。
5.根據(jù)權(quán)利要求1～4的任一項(xiàng)所述的調(diào)節(jié)器電路，其特征在于，所述第一狀態(tài)是微型電子計(jì)算機(jī)的通常動(dòng)作狀態(tài)，所述第二狀態(tài)是微型電子計(jì)算機(jī)的低耗電狀態(tài)。
全文摘要
本發(fā)明提供一種消除了在低耗電狀態(tài)時(shí)流動(dòng)無(wú)用的動(dòng)作電流的問(wèn)題的調(diào)節(jié)器電路。第一運(yùn)算放大器(OP1)的輸出晶體管及第一控制MOS晶體管(M1)，為了取得通常動(dòng)作狀態(tài)下的動(dòng)作電流，增大晶體管尺寸；第二運(yùn)算放大器(OP2)的輸出晶體管及第二控制MOS晶體管(M2)，為了在低耗電狀態(tài)時(shí)取得動(dòng)作電流，減小晶體管的尺寸。配置切換電路，其根據(jù)半導(dǎo)體集成電路的狀態(tài)，選擇性地使第一及第二運(yùn)算放大器(OP1)、(OP2)的任一方動(dòng)作。在通常動(dòng)作狀態(tài)下，高電流驅(qū)動(dòng)能力的第一運(yùn)算放大器(OP1)及第一控制MOS晶體管(M1)動(dòng)作。在低耗電狀態(tài)下，低電流驅(qū)動(dòng)能力的第二運(yùn)算放大器(OP2)及第二控制MOS晶體管(M2)動(dòng)作。
文檔編號(hào)H02M3/04GK1963716SQ20061014323
公開日2007年5月16日 申請(qǐng)日期2006年11月1日 優(yōu)先權(quán)日2005年11月7日
發(fā)明者柿沼剛 申請(qǐng)人:三洋電機(jī)株式會(huì)社