專利名稱：一種應(yīng)用于無(wú)源射頻身份識(shí)別系統(tǒng)的電荷泵電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及無(wú)源射頻身份識(shí)別(RFID)技術(shù)領(lǐng)域，尤其涉及一種應(yīng)用 于無(wú)源射頻身份識(shí)別系統(tǒng)的電荷泵電路。
背景技術(shù)：
電荷泵是集成電路中常用的電壓轉(zhuǎn)換電路，較小的直流或者交流電壓 通過(guò)電荷泵可以轉(zhuǎn)變?yōu)椴煌娖降闹绷麟妷骸，F(xiàn)在已經(jīng)廣泛用于電可擦除 可編程只讀存儲(chǔ)器(EEPROM)、閃速存儲(chǔ)器(FlashMemory)以及射頻 身份識(shí)別(RFID)等電路中。根據(jù)輸入電壓類型的不同，電荷泵分為直流電壓一直流電壓(DC — DC)型和交流電壓一直流電壓(AC—DC)型。其中，DC—DC電荷泵的 電路結(jié)構(gòu)比較多樣，升壓的原理與轉(zhuǎn)換效率各有不同。大致有如下幾種常 見(jiàn)實(shí)用的結(jié)構(gòu)基于Dickson結(jié)構(gòu)的NCP電荷泵、SP電荷泵和基于電壓 倍增(Voltage—doubler)原理的幾種電荷泵。NCP電荷泵的電路結(jié)構(gòu)如圖1所示，圖1為現(xiàn)有技術(shù)中NCP電荷泵 的電路結(jié)構(gòu)原理圖。該電路在級(jí)數(shù)較少、輸出電壓要求較低的情況下，有 不錯(cuò)的升壓效率；但如果要求輸出電壓達(dá)到8V以上，由于這種電路結(jié)構(gòu) 受體效應(yīng)的影響非常大，并且各個(gè)節(jié)點(diǎn)的寄生電容很大，導(dǎo)致升壓效率很低。SP電荷泵的電路結(jié)構(gòu)如圖2所示，圖2為現(xiàn)有技術(shù)中SP電荷泵的電 路結(jié)構(gòu)原理圖。該電路利用一個(gè)額外的柵偏置電路來(lái)控制升壓電路，有較 高的升壓效率；但反相電荷共享問(wèn)題和制造工藝的復(fù)雜性問(wèn)題制約了這種 結(jié)構(gòu)電荷泵的應(yīng)用。電壓倍增電荷泵的電壓倍增單元如圖3所示，圖3為現(xiàn)有技術(shù)中電壓 倍增電荷泵的電路結(jié)構(gòu)原理圖。很多電荷泵都基于這種結(jié)構(gòu)，具有很高的 升壓效率。但這種電路結(jié)構(gòu)過(guò)于復(fù)雜，過(guò)多的晶體管導(dǎo)致寄生電容很大， 最重要的是它要求驅(qū)動(dòng)時(shí)鐘電路可以提供很強(qiáng)的驅(qū)動(dòng)能力和很大的輸入 功率，這在無(wú)源射頻身份識(shí)別芯片(RFID)系統(tǒng)中是很難實(shí)現(xiàn)的。在無(wú)源射頻身份識(shí)別芯片(RFID)系統(tǒng)中，由于沒(méi)有獨(dú)立的有較強(qiáng)驅(qū) 動(dòng)能力的高頻時(shí)鐘源(100M左右)，所以需要設(shè)計(jì)獨(dú)立的時(shí)鐘產(chǎn)生電路， 并盡量增大時(shí)鐘的驅(qū)動(dòng)能力。而且輸入功率、輸入電壓非常低，同時(shí)要求 輸出的電壓比較高且能負(fù)載幾十uA的編程電流，建立時(shí)間要非常短等原 因，上述的這些DC-DC電荷泵并不能很好的達(dá)到系統(tǒng)的要求。發(fā)明內(nèi)容(一)要解決的技術(shù)問(wèn)題 有鑒于此，本發(fā)明的主要目的在于提供一種應(yīng)用于無(wú)源射頻身份識(shí)別 系統(tǒng)的電荷泵電路，為無(wú)源射頻身份識(shí)別系統(tǒng)提供一種低壓升高壓的高效 率、低功耗的DC—DC電荷泵電路，獲得高壓以實(shí)現(xiàn)對(duì)無(wú)源射頻身份識(shí)別 系統(tǒng)中EEPROM的內(nèi)容進(jìn)行編程。
(二)技術(shù)方案 為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的一種應(yīng)用于無(wú)源射頻身份識(shí)別系統(tǒng)的電荷泵電路，該電荷泵電路包括時(shí)鐘產(chǎn)生電路，用于產(chǎn)生高頻振蕩時(shí)鐘信號(hào)，并輸出給互補(bǔ)式金屬氧 化層半導(dǎo)體反相器(buffer)驅(qū)動(dòng)電路；buffer驅(qū)動(dòng)電路，用于對(duì)接收自時(shí)鐘產(chǎn)生電路的高頻振蕩時(shí)鐘信號(hào)的時(shí)鐘波形進(jìn)行方波整形處理，產(chǎn)生互為反相的時(shí)鐘信號(hào)^和CLK，輸出 給升壓電路；升壓電路，用于在接收的反相時(shí)鐘信號(hào)^和CLK的作用下，將接收 的低電壓轉(zhuǎn)換為高電壓輸出，并在維持此高電壓輸出的同時(shí)對(duì)電可擦除可 編程只讀存儲(chǔ)器(EEPROM)編程提供編程電流。所述時(shí)鐘產(chǎn)生電路為由奇數(shù)級(jí)的互補(bǔ)式金屬氧化層半導(dǎo)體(CMOS) 反相器串連而成的環(huán)形振蕩器電路。所述時(shí)鐘產(chǎn)生電路采用9級(jí)的CMOS反相器串連而成的環(huán)形振蕩器電 路，各個(gè)反相器的柵寬、柵長(zhǎng)都采用所用工藝的最小尺寸。所述時(shí)鐘產(chǎn)生電路所需的輸入電源電壓為1.5V，輸出頻率為100M以 上、未經(jīng)整形的、驅(qū)動(dòng)能力弱的單相高頻振蕩時(shí)鐘信號(hào)。所述buffer驅(qū)動(dòng)電路由一系列CMOS反相器陣列組成，所述的buffer驅(qū)動(dòng)電路輸入端連接時(shí)鐘產(chǎn)生電路輸出的高頻振蕩時(shí)鐘信號(hào)，經(jīng)過(guò)幾級(jí)的buffer陣列，產(chǎn)生相同個(gè)數(shù)的互為反相的時(shí)鐘信號(hào)SP卩CLK輸出給升壓 電路，用于驅(qū)動(dòng)升壓電路中的耦合電容。
所述反相的時(shí)鐘信號(hào)^I和CLK為方波整形過(guò)的1.5V的方波信號(hào)，具 有較強(qiáng)的驅(qū)動(dòng)能力；所述的buffer驅(qū)動(dòng)電路中的各個(gè)CMOS反相器的寬長(zhǎng)比取值釆取以一 定的倍數(shù)倍增的方式，用于增強(qiáng)buffer的驅(qū)動(dòng)能力。所述升壓電路的耦合電容數(shù)量為14個(gè)，為14級(jí)升壓電路，被互為反相的幅值為1.5V的7個(gè)時(shí)鐘信號(hào)^和7個(gè)時(shí)鐘信號(hào)CLK所驅(qū)動(dòng)；所述升 壓電路的電源電壓為1.5V，在幾個(gè)us的時(shí)間內(nèi)，使輸出電壓達(dá)到14V以 上的高壓，并且在維持此高壓的同時(shí)對(duì)EEPROM編程提供幾十uA的編程 電流。所述升壓電路中耦合電容的電容值取為2pf，輸出負(fù)載電容取值為 7.5pf。所述升壓電路在電源電壓為1.5V，輸入最大電流不超過(guò)10mA的條件 下，在3個(gè)us的時(shí)間內(nèi)，使輸出電壓達(dá)到15.8V,并且在維持14V以上高 壓的同時(shí)，提供50uA以上的對(duì)EEPROM進(jìn)行編程的編程電流。 (三)有益效果從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果1、 利用本發(fā)明，為無(wú)源射頻身份識(shí)別系統(tǒng)提供了一種低壓(1.5V) 升高壓(14V)的高效率、低功耗DC—DC電荷泵電路，獲得的高壓實(shí)現(xiàn) 了對(duì)RFID系統(tǒng)中EEPROM的內(nèi)容進(jìn)行編程。2、 本發(fā)明提供這種應(yīng)用于無(wú)源射頻身份識(shí)別系統(tǒng)的電荷泵電路，可 以減小電荷傳輸管的閾值電壓降，有效地消除體效應(yīng)的影響，提高升壓電 路的增益，因此可以獲得比其他電荷泵電路更高效率的升壓效果。3、本發(fā)明提供這種應(yīng)用于無(wú)源射頻身份識(shí)別系統(tǒng)的電荷泵電路，釆用襯底與PMOS傳輸管的漏端相連的方式。模擬結(jié)果顯示，這種連接方式可以獲得比浮阱工藝或者其他幾種復(fù)雜的襯底連接方式更高的升壓效率， 而且可以消除浮阱器件可能帶來(lái)的襯底電流的影響。


圖1為現(xiàn)有技術(shù)中NCP電荷泵的電路結(jié)構(gòu)原理圖；圖2為現(xiàn)有技術(shù)中SP電荷泵的電路結(jié)構(gòu)原理圖；圖3為現(xiàn)有技術(shù)中電壓倍增電荷泵的電路結(jié)構(gòu)原理圖；圖4為本發(fā)明提供的MOS型高效低壓低功耗DC—DC電荷泵電路結(jié) 構(gòu)框圖；圖5為本發(fā)明提供的電荷泵電路中一個(gè)九級(jí)環(huán)形振蕩器時(shí)鐘產(chǎn)生電路 的示意圖；圖6為本發(fā)明提供的電荷泵電路中buffer陣列時(shí)鐘驅(qū)動(dòng)電路的示意圖；圖7為本發(fā)明提供的一個(gè)四級(jí)(即只有四個(gè)耦合電容)的升壓電路示 意圖。
具體實(shí)施方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí) 施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明提供這種應(yīng)用于無(wú)源射頻身份識(shí)別系統(tǒng)的電荷泵電路采用Chartered Semiconductor Manufacturing(CSM)公司的0.35um n-well/p-type substrate CMOS工藝制備，當(dāng)釆用14級(jí)充電耦合電容，在輸入電壓為1.5V、 最大輸入電流不超過(guò)10mA的條件下，在3個(gè)us的時(shí)間內(nèi)，使輸出電壓 達(dá)到15.8V的高壓，并且在維持14V以上電壓的同時(shí)，可以提供50uA以 上的對(duì)EEPROM進(jìn)行編程的編程電流。如圖4所示，圖4為本發(fā)明提供的MOS型高效低壓低功耗DC—DC 電荷泵電路結(jié)構(gòu)框圖，該電荷泵電路包括時(shí)鐘產(chǎn)生電路IO、互補(bǔ)式金屬氧 化層半導(dǎo)體反相器(buffer)驅(qū)動(dòng)電路20和升壓電路30。其中，時(shí)鐘產(chǎn)生電路10用于產(chǎn)生高頻振蕩時(shí)鐘信號(hào)，并輸出給buffer 驅(qū)動(dòng)電路20。buffer驅(qū)動(dòng)電路20用于對(duì)接收自時(shí)鐘產(chǎn)生電路10的高頻振蕩時(shí)鐘信號(hào)的時(shí)鐘波形進(jìn)行方波整形處理，產(chǎn)生互為反相的時(shí)鐘信號(hào)^和CLK， 輸出給升壓電路30。升壓電路30用于在接收的反相時(shí)鐘信號(hào)^I和CLK的作用下，將接收 的低電壓轉(zhuǎn)換為高電壓輸出，并在維持此高電壓輸出的同時(shí)對(duì)電可擦除可 編程只讀存儲(chǔ)器(EEPROM)編程提供編程電流。所述時(shí)鐘產(chǎn)生電路10為由奇數(shù)級(jí)的互補(bǔ)式金屬氧化層半導(dǎo)體 (CMOS)反相器串連而成的環(huán)形振蕩器電路，提供升壓電路所必需的上 百兆的高頻時(shí)鐘源。一般采用9級(jí)的CMOS反相器串連而成的環(huán)形振蕩器 電路，各個(gè)反相器的柵寬、柵長(zhǎng)都采用所用工藝的最小尺寸。如圖5所示，圖5為本發(fā)明提供的電荷泵電路中一個(gè)九級(jí)環(huán)形振蕩器 時(shí)鐘產(chǎn)生電路的示意圖。該時(shí)鐘產(chǎn)生電路所需的輸入電源電壓為1.5V，輸
出頻率為100M以上、未經(jīng)整形的、驅(qū)動(dòng)能力弱的單相高頻振蕩時(shí)鐘信號(hào)。 在 Chartered Semiconductor Manufacturing(CSM)公司的 0.35um n-well/p-type substrate CMOS工藝條件下，可以獲得頻率達(dá)160M的高頻 時(shí)鐘信號(hào)。所述buffer驅(qū)動(dòng)電路20由一系列CMOS反相器陣列組成，所述的 buffer驅(qū)動(dòng)電路輸入端連接時(shí)鐘產(chǎn)生電路輸出的高頻振蕩時(shí)鐘信號(hào)，經(jīng)過(guò) 幾級(jí)的buffer陣列，產(chǎn)生相同個(gè)數(shù)的互為反相的時(shí)鐘信號(hào)^I和CLK輸出 給升壓電路，增大時(shí)鐘驅(qū)動(dòng)升壓電路中耦合電容的驅(qū)動(dòng)能力，用于驅(qū)動(dòng)升 壓電路中的耦合電容，并且同時(shí)對(duì)時(shí)鐘波形進(jìn)行方波整形處理。所述反相的時(shí)鐘信號(hào)^和CLK為方波整形過(guò)的1.5V的方波信號(hào)，具有較強(qiáng)的驅(qū)動(dòng) 能力。所述的buffer驅(qū)動(dòng)電路中的各個(gè)CMOS反相器的寬長(zhǎng)比取值采取以 一定的倍數(shù)倍增的方式，用于增強(qiáng)buffer的驅(qū)動(dòng)能力。如圖6所示，圖6為本發(fā)明提供的電荷泵電路中buffer陣列時(shí)鐘驅(qū)動(dòng) 電路的示意圖。該buffer陣列時(shí)鐘驅(qū)動(dòng)電路由CMOS反相器構(gòu)成，用來(lái)產(chǎn)生互為反相的時(shí)鐘信號(hào)^和CLK ，增大時(shí)鐘驅(qū)動(dòng)升壓電路中耦合電容的 驅(qū)動(dòng)能力，并且同時(shí)對(duì)時(shí)鐘波形進(jìn)行整形處理。根據(jù)對(duì)最終輸出電壓的要 求不同，所需要的升壓級(jí)數(shù)即耦合電容的數(shù)量也不同，buffer陣列所輸出的互為反相的時(shí)鐘信號(hào)^和CLK的數(shù)量也就相應(yīng)的變化，以達(dá)到每一個(gè) 耦合電容(2pf)都被一個(gè)時(shí)鐘信號(hào)buffer驅(qū)動(dòng)的目的。電荷泵的主體部分升壓電路30在輸入電壓為1.5V、最大輸入電流不 超過(guò)10mA的條件下，在幾個(gè)us的時(shí)間內(nèi)，使輸出電壓達(dá)到14V以上的 高壓，并且在維持此高壓的同時(shí)，可以提供幾十uA的對(duì)EEPROM進(jìn)行編
程的編程電流。下面再詳細(xì)分析一下本發(fā)明電荷泵的主體部分，即升壓電 路的工作原理，如圖7所示，圖7為本發(fā)明提供的一個(gè)四級(jí)(即只有四個(gè)耦合電容)的升壓電路示意圖。升壓電路的充電時(shí)鐘采用buffer電路輸出的互不交疊的時(shí)鐘信號(hào)^jl和CLK，該時(shí)鐘信號(hào)有著與電源電壓同樣的幅度1.5V。 PMOS晶體管MTi是主要的電荷傳輸管，NMOS晶體管MNi和PMOS晶 體管MPi是作為電荷的傳輸開(kāi)關(guān)用來(lái)控制電荷傳輸管MTi的開(kāi)啟與關(guān)斷 的。當(dāng)CLK變?yōu)榈碗娖健!變?yōu)楦唠娖綍r(shí)，由于耦合電容C2與C4的作 用，圖示的節(jié)點(diǎn)2與4就分別被充電到電壓V2+AV、 V4+AV;而同時(shí)，圖 示節(jié)點(diǎn)1和3的電壓就分別由V,+AV、 V3+AV放電到V,、 V3。并且V,+AV 等于V2， V2+AV等于V3， V3+AV等于V4。這樣PMOS晶體管MP2就開(kāi) 啟，導(dǎo)致MT2管的柵電壓近似等于節(jié)點(diǎn)2的電壓，于是電荷傳輸管MT2 被完全關(guān)斷。與此同時(shí)，NMOS晶體管MN3開(kāi)啟，導(dǎo)致MT3管的柵電壓 近似等于節(jié)點(diǎn)1的電壓，于是電荷傳輸管MT3開(kāi)啟，電荷就由節(jié)點(diǎn)2被 推向了節(jié)點(diǎn)3。對(duì)電荷傳輸管MT4、 MT5的分析分別類似于MT2、 MT3。當(dāng)CLK變?yōu)楦唠娖健?il變?yōu)榈碗娖綍r(shí)，同上分析可得，MT2管和 MT4管開(kāi)啟，而MT3管和MT5管關(guān)斷。隨著時(shí)鐘的來(lái)回翻轉(zhuǎn)，電荷泵就有效地將電荷從左端推向右端并存儲(chǔ)在輸出電容負(fù)載CL上。隨著電壓的抬高，電荷傳輸管的體效應(yīng)影響會(huì)越來(lái)越厲害，因此電荷傳輸管MTi的襯底連接方式非常重要。本電荷泵采用襯底與PMOS傳輸管的漏端相連的方式。模擬結(jié)果顯示，這種連接方式可以獲得比浮阱工藝 或者其他幾種復(fù)雜的襯底連接方式更高的升壓效率，而且可以消除浮阱器 件可能帶來(lái)的襯底電流的影響。在輸入電壓為1.5V的情況下升壓電路30的輸出電壓可以升壓到6V。 對(duì)應(yīng)于無(wú)源射頻身份識(shí)別(RFID)系統(tǒng)中的需要，需要14V的高壓，因 此芯片設(shè)計(jì)中將圖7所示的電路結(jié)構(gòu)拓展到14級(jí)，就可以在輸入電壓為 1.5V、最大輸入電流不超過(guò)10mA的條件下，在3個(gè)us的時(shí)間內(nèi)，使輸 出電壓達(dá)到15.8V的高壓，并且在維持此14V編程高壓的同時(shí)，可以提供 50uA以上的對(duì)EEPROM進(jìn)行編程的編程電流。在應(yīng)用于無(wú)源射頻身份識(shí)別(RFID)系統(tǒng)時(shí)，所述升壓電路30的耦 合電容數(shù)量為14個(gè)，即為14級(jí)升壓電路，被互為反相的幅值為1.5V的7個(gè)時(shí)鐘信號(hào)^I和7個(gè)時(shí)鐘信號(hào)CLK所驅(qū)動(dòng)。所述升壓電路的電源電壓為 1.5V，在幾個(gè)us的時(shí)間內(nèi)，使輸出電壓達(dá)到14V以上的高壓，并且在維 持此高壓的同時(shí)對(duì)EEPROM編程提供幾十uA的編程電流。所述升壓電路 中耦合電容的電容值取為2pf，輸出負(fù)載電容取值為7.5pf。所述升壓電路 在電源電壓為1.5V，輸入最大電流不超過(guò)10mA的條件下，在3個(gè)us的 時(shí)間內(nèi)，使輸出電壓達(dá)到15.8V,并且在維持14V以上高壓的同時(shí)，提供 50uA以上的對(duì)EEPROM進(jìn)行編程的編程電流。以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行 了進(jìn)一步詳細(xì)說(shuō)明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而 已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修 改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1. 一種應(yīng)用于無(wú)源射頻身份識(shí)別系統(tǒng)的電荷泵電路，其特征在于，該電荷泵電路包括時(shí)鐘產(chǎn)生電路，用于產(chǎn)生高頻振蕩時(shí)鐘信號(hào)，并輸出給互補(bǔ)式金屬氧化層半導(dǎo)體反相器buffer驅(qū)動(dòng)電路；buffer驅(qū)動(dòng)電路，用于對(duì)接收自時(shí)鐘產(chǎn)生電路的高頻振蕩時(shí)鐘信號(hào)的時(shí)鐘波形進(jìn)行方波整形處理，產(chǎn)生互為反相的時(shí)鐘信號(hào)<overscore>CLK</overscore>和CLK，輸出給升壓電路；升壓電路，用于在接收的反相時(shí)鐘信號(hào)<overscore>CLK</overscore>和CLK的作用下，將接收的低電壓轉(zhuǎn)換為高電壓輸出，并在維持此高電壓輸出的同時(shí)對(duì)電可擦除可編程只讀存儲(chǔ)器EEPROM編程提供編程電流。
2、 根據(jù)權(quán)利要求1所述的應(yīng)用于無(wú)源射頻身份識(shí)別系統(tǒng)的電荷泵電 路，其特征在于，所述時(shí)鐘產(chǎn)生電路為由奇數(shù)級(jí)的互補(bǔ)式金屬氧化層半導(dǎo) 體CMOS反相器串連而成的環(huán)形振蕩器電路。
3、 根據(jù)權(quán)利要求2所述的應(yīng)用于無(wú)源射頻身份識(shí)別系統(tǒng)的電荷泵電 路，其特征在于，所述時(shí)鐘產(chǎn)生電路采用9級(jí)的CMOS反相器串連而成的 環(huán)形振蕩器電路，各個(gè)反相器的柵寬、柵長(zhǎng)都采用所用工藝的最小尺寸。
4、 根據(jù)權(quán)利要求1或2所述的應(yīng)用于無(wú)源射頻身份識(shí)別系統(tǒng)的電荷 泵電路，其特征在于，所述時(shí)鐘產(chǎn)生電路所需的輸入電源電壓為1.5V，輸 出頻率為100M以上、未經(jīng)整形的、驅(qū)動(dòng)能力弱的單相高頻振蕩時(shí)鐘信號(hào)。
5、 根據(jù)權(quán)利要求1所述的應(yīng)用于無(wú)源射頻身份識(shí)別系統(tǒng)的電荷泵電 路，其特征在于，所述buffer驅(qū)動(dòng)電路由一系列CMOS反相器陣列組成，所述的buffer驅(qū)動(dòng)電路輸入端連接時(shí)鐘產(chǎn)生電路輸出的高頻振蕩時(shí)鐘信號(hào)，經(jīng)過(guò)幾級(jí)的buffer陣列，產(chǎn)生相同個(gè)數(shù)的互為反相的時(shí)鐘信號(hào)^I和 CLK輸出給升壓電路，用于驅(qū)動(dòng)升壓電路中的耦合電容。
6、 根據(jù)權(quán)利要求5所述的應(yīng)用于無(wú)源射頻身份識(shí)別系統(tǒng)的電荷泵電 路，其特征在于，所述反相的時(shí)鐘信號(hào)^和CLK為方波整形過(guò)的1.5V的方波信號(hào)，具 有較強(qiáng)的驅(qū)動(dòng)能力；所述的buffer驅(qū)動(dòng)電路中的各個(gè)CMOS反相器的寬長(zhǎng)比取值采取以一 定的倍數(shù)倍增的方式，用于增強(qiáng)buffer的驅(qū)動(dòng)能力。
7、 根據(jù)權(quán)利要求1所述的應(yīng)用于無(wú)源射頻身份識(shí)別系統(tǒng)的電荷泵電 路，其特征在于，所述升壓電路的耦合電容數(shù)量為14個(gè)，為14級(jí)升壓電路，被互為反相的幅值為1.5V的7個(gè)時(shí)鐘信號(hào)^I和7個(gè)時(shí)鐘信號(hào)CLK所 驅(qū)動(dòng)；所述升壓電路的電源電壓為1.5V，在幾個(gè)us的時(shí)間內(nèi)，使輸出電 壓達(dá)到14V以上的高壓，并且在維持此高壓的同時(shí)對(duì)EEPROM編程提供 幾十uA的編程電流。
8、 根據(jù)權(quán)利要求7所述的應(yīng)用于無(wú)源射頻身份識(shí)別系統(tǒng)的電荷泵電 路，其特征在于，所述升壓電路中耦合電容的電容值取為2pf，輸出負(fù)載 電容取值為7.5pf。
9、 根據(jù)權(quán)利要求7所述的應(yīng)用于無(wú)源射頻身份識(shí)別系統(tǒng)的電荷泵電 路，其特征在于，所述升壓電路在電源電壓為1.5V，輸入最大電流不超過(guò) 10mA的條件下，在3個(gè)us的時(shí)間內(nèi)，使輸出電壓達(dá)到15.8V，并且在維持14V以上高壓的同時(shí)，提供50uA以上的對(duì)EEPROM進(jìn)行編程的編程 電流。
全文摘要
本發(fā)明涉及無(wú)源射頻身份識(shí)別(RFID)技術(shù)領(lǐng)域，公開(kāi)了一種應(yīng)用于無(wú)源射頻身份識(shí)別系統(tǒng)的電荷泵電路，包括時(shí)鐘產(chǎn)生電路，用于產(chǎn)生高頻振蕩時(shí)鐘信號(hào)，并輸出給buffer驅(qū)動(dòng)電路；buffer驅(qū)動(dòng)電路，用于對(duì)接收自時(shí)鐘產(chǎn)生電路的高頻振蕩時(shí)鐘信號(hào)的時(shí)鐘波形進(jìn)行方波整形處理，產(chǎn)生互為反相的時(shí)鐘信號(hào)CLK和CLK，輸出給升壓電路；升壓電路，用于在接收的反相時(shí)鐘信號(hào)CLK和CLK的作用下，將接收的低電壓轉(zhuǎn)換為高電壓輸出，并在維持此高電壓輸出的同時(shí)對(duì)電可擦除可編程只讀存儲(chǔ)器EEPROM編程提供編程電流。利用本發(fā)明，為無(wú)源射頻身份識(shí)別系統(tǒng)提供了一種低壓升高壓的高效率、低功耗DC-DC電荷泵電路，獲得的高壓實(shí)現(xiàn)了對(duì)RFID系統(tǒng)中EEPROM的內(nèi)容進(jìn)行編程。
文檔編號(hào)H02M3/07GK101212174SQ200610171658
公開(kāi)日2008年7月2日 申請(qǐng)日期2006年12月31日 優(yōu)先權(quán)日2006年12月31日
發(fā)明者倪衛(wèi)寧, 寅 石, 賈海瓏 申請(qǐng)人:中國(guó)科學(xué)院半導(dǎo)體研究所