專利名稱：能減少外部零件數(shù)量的電源電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及反相負(fù)電壓DC-DC電源電路，更具體地說(shuō)，涉及能夠減少外部零件或部件數(shù)量的反相負(fù)電壓DC-DC電源電路。
背景技術(shù)：
通常情況下，在反相負(fù)電壓DC-DC電源電路中，為了防止負(fù)電壓被輸入到控制IC，用于設(shè)置輸出電壓的電阻的基準(zhǔn)電位應(yīng)該被設(shè)置為正基準(zhǔn)電位，而不是地電位(零伏)。
參照?qǐng)D1，描述了常規(guī)的反相負(fù)電壓DC-DC電源電路的具體實(shí)例。這個(gè)實(shí)例已經(jīng)在例如非專利文獻(xiàn)1(“HA16114 Datasheet(RJJ03F0050-0300Z)”，由Renesas Technology出版的，Rev.2.0，Sep.18，2003，37-2第9頁(yè)圖2.2的Output Voltage Setting(2)in Negative OutputVoltage(VO＜0))中公開(kāi)。
控制IC 100從輸入端子18連接到輸入線。電源電路這樣配置，使得負(fù)電壓輸出端子17處的電壓變化經(jīng)過(guò)電壓設(shè)置電阻(Rc)101、電壓設(shè)置電阻(Rd)102和基準(zhǔn)電壓源10施加到控制IC 100的反饋端子105作為正電壓。為此，電壓設(shè)置電阻(Rd)102的一端通過(guò)端子106與基準(zhǔn)電壓源10相連。
進(jìn)一步，由基準(zhǔn)電壓源10、電阻(Re)103和電阻(Rf)104產(chǎn)生的第二基準(zhǔn)電壓被施加到端子107。為此，電阻(Re)103的一端通過(guò)端子106與基準(zhǔn)電壓源10相連。端子105處的電壓和端子107處的電壓由誤差放大器11進(jìn)行比較。誤差放大器11的比較結(jié)果輸入DC-DC控制電路12。DC-DC控制電路12執(zhí)行控制，以使輸出端子17處的電壓恒定。也就是說(shuō)，DC-DC控制電路12是執(zhí)行控制以使輸出電壓保持恒定的電路。數(shù)字108表示接地端子。
如前所述的電源電路存在以下問(wèn)題為了把輸出負(fù)電壓的變化反饋給DC-DC控制電路12，電壓設(shè)置電阻(Rc)101和電壓設(shè)置電阻(Rd)102的基準(zhǔn)電位應(yīng)該被設(shè)置為由基準(zhǔn)電壓源10提供的正電位(Vref)，而不是零伏。因此，額外地需要電阻(Re)103和電阻(Rf)104以產(chǎn)生電壓Vref2作為用于控制的基準(zhǔn)電壓，其中滿足Vref＞Vref2的關(guān)系。其原因是為了防止負(fù)電壓被施加到控制IC 100的端子。

發(fā)明內(nèi)容
本發(fā)明尋求確保減少電阻的數(shù)目，并且進(jìn)一步地，無(wú)論輸出電壓是否為負(fù)電壓，也希望確保能夠選擇電壓設(shè)置電阻的電阻值。
根據(jù)本發(fā)明的第一個(gè)方面，提出了一種負(fù)電壓電源電路。該負(fù)電壓電源電路包含第一電壓設(shè)置電阻，其一端與輸出端子相連；第二電壓設(shè)置電阻；鉗位電路，其與第一電壓設(shè)置電阻的另一端相連；以及電流鏡電路，其用于使流經(jīng)第一電壓設(shè)置電阻的電流通過(guò)鉗位電路流向第二電壓設(shè)置電阻。
根據(jù)本發(fā)明的第二個(gè)方面，提出了一種反相負(fù)電壓DC-DC電源電路。該反相負(fù)電壓DC-DC電源電路包含第一電阻，其一端與輸出端子相連，將輸出電壓的改變轉(zhuǎn)化成電流；零伏鉗位電路，包含第一晶體管和第二晶體管，并與第一電阻的另一端相連；電流鏡電路，包含第三晶體管和第四晶體管，并與零伏鉗位電路相連，用于使與在零伏鉗位電路中流動(dòng)的電流大小相同的電流流動(dòng)。該反相負(fù)電壓DC-DC電源電路還包含第二電阻，其與電流鏡電路相連，用于把從零伏鉗位電路流出的電流的變化轉(zhuǎn)化成電壓。
更好地，反相負(fù)電壓DC-DC電源電路還包含誤差放大器，其反相輸入端子輸入電壓為第二電阻上的電壓，其非反相輸入端子與基準(zhǔn)電壓源相連；DC-DC控制電路，其輸入為誤差放大器的輸出。
更好地，在反相負(fù)電壓DC-DC電源電路中，零伏鉗位電路、電流鏡電路和誤差放大器在控制IC中提供，第一電阻和第二電阻在控制IC外部提供，并且分別通過(guò)控制IC的第一端子和第二端子與零伏鉗位電路和電流鏡電路相連。
更好地，在反相負(fù)電壓DC-DC電源電路中，第一和第二晶體管是NPN晶體管，第三和第四晶體管是PNP晶體管。
根據(jù)本發(fā)明的第三個(gè)方面，提供了一種電子裝置。其包含根據(jù)第二個(gè)方面所述的反相負(fù)電壓DC-DC電源電路，作為輸出負(fù)電壓的電源電路。
根據(jù)本發(fā)明的電源電路，能夠減少電阻數(shù)量，因?yàn)椴灰蟮诙鶞?zhǔn)電壓低于基準(zhǔn)電壓。這是因?yàn)椋捎诓灰蟮诙鶞?zhǔn)電壓低于基準(zhǔn)電壓，用于產(chǎn)生第二基準(zhǔn)電壓的兩個(gè)電阻就不再是必須的。
進(jìn)一步，根據(jù)本發(fā)明的電源電路，可以選擇電壓設(shè)置電阻的電阻值，而無(wú)須考慮輸出電壓為負(fù)電壓的事實(shí)。


圖1顯示了常規(guī)的反相負(fù)電壓DC-DC電源電路圖；以及圖2顯示了根據(jù)本發(fā)明實(shí)施例的反相負(fù)電壓DC-DC電源電路圖。
具體實(shí)施例方式
參考圖2，給出根據(jù)本發(fā)明實(shí)施例的反相負(fù)電壓DC-DC電源電路的說(shuō)明。
在該反相負(fù)電壓DC-DC電源電路中，電壓設(shè)置電阻(Ra)1(第一電阻)的一端與輸出端子17相連，另一端通過(guò)控制IC 100的端子8(第一端子)與零伏鉗位電路(下文中簡(jiǎn)稱“鉗位電路”)CL1中的NPN晶體管2(第一晶體管)的發(fā)射極相連。
鉗位電路CL1中NPN晶體管2的基極與NPN晶體管3(第二晶體管)的基極和集電極相連，NPN晶體管3確定了鉗位電路CL1的鉗位電壓。用于操作鉗位電路CL1的電流源6與鉗位電路CL1中NPN晶體管3的基極和集電極相連。
鉗位電路CL1中NPN晶體管2的集電極與電流鏡電路CM1中的PNP晶體管4(第三晶體管)相連，并且電流方向由電流鏡電路CM1中的PNP晶體管5(第四晶體管)改變。PNP晶體管5的集電極與電壓設(shè)置電阻(Rb)7(第二電阻)的一端通過(guò)控制IC 100的端子9(第二端子)相連。電壓設(shè)置電阻(Rb)7的另一端接地。
電流鏡電路CM1中PNP晶體管4和5的發(fā)射極以及電流源6與輸入端18的輸入線相連。
端子9還與誤差放大器11的反相輸入端子相連。誤差放大器11的非反相輸入端子與基準(zhǔn)電壓源10的正極相連。誤差放大器11的輸出端子與DC-DC控制電路12相連。
開(kāi)關(guān)Nch-MOS晶體管13和肖特基二極管14連接在輸入端子18和輸出端子17之間。Nch-MOS晶體管13的開(kāi)關(guān)由DC-DC控制電路12控制。線圈15一端接地，另一端連接到Nch-MOS晶體管13和肖特基二極管14之間的點(diǎn)，濾波電容16一端接地，另一端連接肖特基二極管14的輸出端子側(cè)?；鶞?zhǔn)電壓源10的負(fù)側(cè)和鉗位電路CL1中NPN晶體管3的發(fā)射極均與接地端子19相連。
工作描述下面說(shuō)明反相負(fù)電壓DC-DC電源電路的工作。假設(shè)反相負(fù)電壓DC-DC電源電路的輸出端子17處的電壓為Vout，鉗則由端子8向輸出端子17方向流經(jīng)電壓設(shè)置電阻(Ra)1的電流Io為Io＝(0-Vout)/Ra，其中電壓設(shè)置電阻(Ra)1與鉗位電壓為零伏特的鉗位電路CL1相連，其中Ra表示電壓設(shè)置電阻(Ra)1的電阻值。
由于電壓設(shè)置電阻(Ra)1的端子之一與鉗位電路CL1中NPN晶體管2的發(fā)射極相連，電流Io基本與鉗位電路CL1中NPN晶體管2的集電極電流相同。
在電流鏡電路CM1中PNP晶體管4和5的作用下，與NPN晶體管2的集電極電流大小相等的電流流經(jīng)端子9。PNP晶體管5的集電極電流(＝NPN晶體管2的集電極電流)，即電流Io，通過(guò)連接于端子9和地之間的電壓設(shè)置電阻(Rb)7轉(zhuǎn)化為電壓V，該電壓可由下式表示V＝Io*Rb＝(-Vout/Ra)*Rb其中Rb表示電壓設(shè)置電阻(Rb)7的電阻值。
同時(shí)，該電壓V輸入到與端子9相連的誤差放大器11的反相輸入端子。
另一方面，由于基準(zhǔn)電壓源10與誤差放大器11的非反相輸入端子相連，基于負(fù)反饋控制原理，DC-DC控制電路12執(zhí)行控制，使得基準(zhǔn)電壓源10的電壓Vref與電壓V彼此相等。因此，以下關(guān)系成立。
Vref＝V＝(-Vout/Ra)*Rb因此，輸出端子17處的輸出電壓可由下式表示。
Vout＝-Vref*(Ra/Rb)如上所述，在依據(jù)本發(fā)明的反相負(fù)電壓DC-DC的電源電路中，電壓設(shè)置電阻(Ra)1的一端與輸出端子17相連，電壓設(shè)置電阻(Ra)1的另一端通過(guò)控制IC 100的端子8與鉗位電路CL1相連，該鉗位電路包含NPN晶體管2和NPN晶體管3。因此，假設(shè)輸出電壓給定為Vout，則流經(jīng)電壓設(shè)置電阻(Ra)1的電流Io可表示為Io＝(0-Vout)/Ra，從而輸出電壓Vout的變化被轉(zhuǎn)變?yōu)殡娏鱅o的變化。該電流Io與鉗位電路CL1中NPN晶體管2的集電極電流相等。
進(jìn)一步，由于鉗位電路CL1中NPN晶體管2的集電極與包含PNP晶體管4和PNP晶體管5的電流鏡電路CM1相連，電流Io的變化被替換為電流鏡電路CM1中PNP晶體管5的集電極電流的變化。然后，由于PNP晶體管5的集電極通過(guò)控制IC 100的端子9與電壓設(shè)置電阻(Rb)7相連，電流Io轉(zhuǎn)化為由(0-Vout)Rb/Ra表示的電壓。由于端子9與誤差放大器11的反相輸入端子相連，并且基準(zhǔn)電壓源10與誤差放大器11的非反相輸入端子相連，基于負(fù)反饋控制原理，以下關(guān)系成立Vref＝Rb*(0-Vout)/Ra。
結(jié)果，Vout＝-Vref*(Ra/Rb)，并且因此，使用兩個(gè)電壓設(shè)置電阻(Ra)1和(Rb)7，可實(shí)現(xiàn)負(fù)電壓DC-DC電源電路，而無(wú)需向控制IC 100施加負(fù)電壓。另外，可選擇兩個(gè)電壓設(shè)置電阻(Ra)1和(Rb)7的電阻值，而無(wú)須考慮輸出電壓是負(fù)電壓的事實(shí)。
本發(fā)明適用于所有含有用于輸出負(fù)電壓的電源電路的電子設(shè)備，特別地，它適用于數(shù)碼相機(jī)的系統(tǒng)電源IC，作為需要負(fù)電壓的CCD的電源。
權(quán)利要求
1.一種負(fù)電壓電源電路，包含第一電壓設(shè)置電阻，其一端連接到輸出端子；第二電壓設(shè)置電阻；鉗位電路，其與所述第一電壓設(shè)置電阻的另一端相連；以及電流鏡電路，其用于使流經(jīng)所述第一電壓設(shè)置電阻的電流通過(guò)所述鉗位電路流入所述第二電壓設(shè)置電阻。
2.一種反相負(fù)電壓DC-DC電源電路，包含第一電阻，其一端連接到輸出端子，用于把輸出電壓的變化轉(zhuǎn)化成電流；零伏鉗位電路，包含第一晶體管和第二晶體管，并與所述第一電阻的另一端相連；電流鏡電路，包含第三晶體管和第四晶體管，并與所述零伏鉗位電路相連，用于使與在所述零伏鉗位電路中流動(dòng)的電流具有相同值的電流流動(dòng)；以及第二電阻，連接到所述電流鏡電路，用于把從所述零伏鉗位電路流出電流的變化轉(zhuǎn)化成電壓。
3.如權(quán)利要求2所述的反相負(fù)電壓DC-DC電源電路，進(jìn)一步包含誤差放大器，其具有反相輸入端子和非反相輸入端子，所述反相輸入端子輸入有所述第二電阻兩端的電壓，所述非反相輸入端子與基準(zhǔn)電壓源相連；以及DC-DC控制電路，其輸入為所述誤差放大器的輸出。
4.如權(quán)利要求3所述的反相負(fù)電壓DC-DC電源電路，其中所述零伏鉗位電路、所述電流鏡電路和所述誤差放大器配置在控制IC中，以及所述第一電阻和所述第二電阻配置在所述控制IC外部，并且分別通過(guò)所述控制IC的第一端子和第二端子與所述零伏鉗位電路和所述電流鏡電路相連。
5.如權(quán)利要求2所述的反相負(fù)電壓DC-DC電源電路，其中所述第一和第二晶體管是NPN晶體管，以及所述第三和第四晶體管是PNP晶體管。
6.一種電子裝置，其包含權(quán)利要求2所述的反相負(fù)電壓DC-DC電源電路作為輸出負(fù)電壓的電源電路。
全文摘要
一種反相負(fù)電壓DC－DC電源電路，包含第一電阻，其一端與輸出端子相連，用于將輸出電壓的變化轉(zhuǎn)換成電流。第一電阻的另一端與零伏鉗位電路相連，所述鉗位電路包含第一和第二晶體管。電流鏡電路包含第三和第四晶體管，并與零伏鉗位電路相連，用于使與在零伏鉗位電路中流動(dòng)的電流相等的電流流動(dòng)。第二電阻與電流鏡電路相連，用于將從零伏鉗位電路流出的電流的變化轉(zhuǎn)化為電壓。
文檔編號(hào)H02M3/155GK101056057SQ20071009654
公開(kāi)日2007年10月17日 申請(qǐng)日期2007年4月11日 優(yōu)先權(quán)日2006年4月11日
發(fā)明者小山英明, 佐藤廉志 申請(qǐng)人:恩益禧電子股份有限公司, 大日本印刷株式會(huì)社