電源電路、電源控制電路和電源控制方法

文檔序號：7455567閱讀：278來源：國知局

專利名稱：電源電路、電源控制電路和電源控制方法
技術領域：
本發(fā)明涉及一種電源電路、電源控制電路，和電源控制方法。
背景技術：
近來，存儲卡廣泛用作便攜式電子設備(數(shù)碼相機、移動電話等)的數(shù)據(jù)記錄介質。存儲卡的工作電壓根據(jù)安裝在存儲卡上的非易失性存儲器
(快閃存儲器等)的工作電壓而確定。例如，存在帶有3.3V工作電壓的非易失性存儲器和帶有1.8V工作電壓的非易失性存儲器。因此，也存在帶有3.3V工作電壓的存儲卡和帶有1.8V工作電壓的存儲卡。
為了使存儲卡的工作電壓與內部非易失性存儲器的工作電壓無關，需要在存儲卡上安裝DC-DC變換器。除非易失性存儲器之外，存儲卡還必須安裝用來控制非易失性存儲器的邏輯電路。然而，根據(jù)非易失性存儲器的工作電壓在存儲卡上安裝兩種邏輯電路(用于3.3V的邏輯電路和用于 1.8V的邏輯電路)是低效的，而且在考慮到隨著構成邏輯電路的半導體器件的尺寸減小其電壓被固定的事實時，在存儲卡上只安裝用于1.8V的邏輯電路是理想的。然而，需要在存儲卡上安裝用于邏輯電路的DC-DC變換器和用于非易失性存儲器的DC-DC變換器。順便說一下，在第Hei 7-21791號日本未審查專利申請、第Hei 9-154275號日本未審查專利申請、第Hei 9-294368號日本未審査專利申請等中公開了關于DC-DC變換器的技術。
通過在存儲器上安裝DC-DC變換器來實現(xiàn)存儲卡的工作電壓與內部非易失性存儲器的工作電壓無關，這是可能的，然而，只在存儲卡上簡單地安裝兩個或更多DC-DC變換器是非常低效的。另外，由于存儲卡被插入到處于被激活狀態(tài)的電子設備/從處于被激活狀態(tài)的電子設備中移除存儲卡，所以當升壓DC-DC變換器產(chǎn)生存儲卡內部所需的電壓時，出現(xiàn)的問
題是，當存儲卡被插入到電子裝備中時輸入電壓直接流向(flow through to)輸出端，從而引起涌入電流。此外，如果不考慮非易失性存儲器的電源電壓和邏輯電路的電源電壓的上升時序，則可能存在由構成非易失性存儲器或邏輯電路的半導體器件的閂鎖效應(latch-up)而導致燒毀的風險。

發(fā)明內容
本發(fā)明的一個目的在于，實現(xiàn)在確保效率和安全的同時使得存儲卡的工作電壓與內部非易失性存儲器的工作電壓無關。
在本發(fā)明的一方面中，電源電路被構造成包括輸入管腳、第一輸出管腳、第二輸出管腳、DC-DC變換器、第一旁路開關電路、第二旁路開關電路、啟動控制電路和輸出斜率控制電路。例如，利用半導體器件來構造電源電路。輸入管腳接收第一預定值的電壓或小于第一預定值的第二預定值的電壓。對于第一輸出管腳，需要第一或第二預定值的電壓輸出。對于第二輸出管腳，需要第二預定值的電壓輸出。例如，電源電路被安裝在存儲卡上，該存儲卡具有非易失性存儲器和控制非易失性存儲器的存儲器控制電路。第一輸出管腳的電壓被用作非易失性存儲器的電源電壓，且第二輸出管腳的電壓被用作存儲器控制電路的電源電壓。
根據(jù)輸入管腳的電壓值和第一輸出管腳所需的電壓值的組合，DC-DC 變換器以降壓模式或升壓模式從輸入管腳的電壓產(chǎn)生輸出電壓，并且將該輸出電壓輸出到第一和第二輸出管腳中的至少一個。當電壓沒有從DC-DC 變換器輸出到第一輸出管腳時，第一旁路開關電路導通以將輸入管腳的電壓輸出到第一輸出管腳。當電壓沒有從DC-DC變換器輸出到第二輸出管腳時，第二旁路開關電路導通以將輸入管腳的電壓輸出到第二輸出管腳。
在從DC-DC變換器被起動直到DC-DC變換器的輸出電壓變成與輸入管腳的電壓相等的期間，啟動控制電路使得DC-DC變換器以降壓模式工作，而與輸入管腳的電壓值和第一輸出管腳所需的電壓值的組合無關。當第一旁路開關電路導通時，輸出斜率控制電路使第一旁路開關電路的輸出電壓的上升斜率與DC-DC變換器的輸出電壓的上升斜率同步，并且當?shù)?二旁路開關電路導通時，輸出斜率控制電路使第二旁路開關電路的輸出電壓的上升斜率與DC-DC變換器的輸出電壓的上升斜率同步。
例如，當輸入管腳的電壓值為第一預定值并且第一輸出管腳所需的電壓值為第一預定值時，DC-DC變換器電路以降壓模式從輸入管腳的電壓產(chǎn)生第二預定值的輸出電壓，并將該輸出電壓輸出到第二輸出管腳。當輸入管腳的電壓值為第一預定值并且第一輸出管腳所需的電壓值為第二預定值時，啟動控制電路以降壓模式從輸入管腳的電壓產(chǎn)生第二預定值的輸出電壓，并將該輸出電壓輸出到第一和第二輸出管腳。當輸入管腳的電壓值為第二預定值并且第一輸出管腳所需的電壓值為第一預定值時，啟動控制電路以升壓模式從輸入管腳的電壓產(chǎn)生第一預定值的輸出電壓，并將該輸出電壓輸出到第一輸出管腳。當輸入管腳的電壓值為第二預定值并且第一輸出管腳所需的電壓值為第二預定值時，啟動控制電路以升壓模式從輸入管腳的電壓產(chǎn)生第二預定值的輸出電壓，并將該輸出電壓輸出到第一和第二輸出管腳。
優(yōu)選地，輸出斜率控制電路被構造成包括第一導通電阻控制電路和第二導通電阻控制電路。當?shù)谝慌月烽_關電路導通時，第一導通電阻控制電路檢測跟隨第一輸出管腳電壓的電壓與第二輸出管腳的電壓之間的電壓差，并且根據(jù)檢測結果來控制第一旁路開關電路的導通電阻。當?shù)诙月?開關電路導通時，第二導通電阻控制電路檢測第二輸出管腳的電壓與跟隨第一輸出管腳電壓的電壓之間的電壓差，并且根據(jù)檢測結果來控制第二旁路開關電路的導通電阻。
在如上所述的本發(fā)明的一方面中，通過使DC-DC變換器、第一和第二旁路開關電路根據(jù)輸入電壓的電壓值和第一輸出管腳所需的電壓值的組合工作而可以在非易失性存儲器和存儲器控制電路之間共享DC-DC變換器，并因此減少DC-DC變換器的數(shù)量。另外，可以通過提供啟動控制電路來可靠地防止當DC-DC變換器工作在升壓模式時的涌入電流。此外，可以通過提供輸出斜率控制電路使第一和第二旁路開關電路與DC-DC變換器相結合地工作來實現(xiàn)第一輸出管腳的電壓和第二輸出管腳的電壓的同時激活。因此，可以避免由構成非易失性存儲器或存儲器控制電路的半導體器件的閂鎖效應引起的燒毀的風險。以這種方式，可以在確保效率和安全的同時實現(xiàn)存儲卡的工作電壓與內部非易失性存儲器的工作電壓無關。

通過結合附圖閱讀下面的詳細描述，本發(fā)明的特性、原理和用途將變得更加明顯，附圖中相同的元件用相同的標號表示，其中
圖1是示出本發(fā)明的實施例的示意圖2是示出電源電路的構造的示意圖3是示出譯碼器的工作的示意圖4是示出電源電路的工作(第一模式)的示意圖5是示出降壓PWM比較器和升壓PWM比較器的工作(第一模式)的示意圖6是示出第二輸出電壓的上升特性(第一模式)的示意圖7是示出電源電路的工作(第二模式)的示意圖8是示出電源電路的工作(第三模式)的示意圖9是示出降壓PWM比較器和升壓PWM比較器的工作(第三模式)的示意圖10是示出第一輸出電壓的上升特性(第三模式，沒有軟啟動控制)的示意圖11是示出在DC-DC變換器的啟動時降壓PWM比較器和升壓PWM比較器的工作(第三模式)的示意圖12是示出第一輸出電壓的上升特性(第三模式，帶有軟啟動控制)的示意圖13是示出電源電路的工作(第四模式)的示意圖14是示出譯碼器的構造的示意圖15是示出輸出斜率控制電路的構造的示意圖；和
圖16是示出第一和第二輸出電壓如何被同時激活的示意圖。
具體實施例方式
下面將參照附圖描述本發(fā)明的實施例。圖1示出了本發(fā)明的實施例。
本發(fā)明被應用于其上的存儲卡1被構造成包括電源電路2、非易失性存儲器3、和存儲卡控制電路4。例如，電源電路2、非易失性存儲器3、和存儲卡控制電路4由單獨的半導體器件構成，并在印刷電路板上被相互連接。電源電路2從輸入電壓Vi (3.3V或1.8V)產(chǎn)生第一輸出電壓Vol (3.3V或1.8V)和第二輸出電壓Vo2 (1.8V)。非易失性存儲器3利用電源電路2的第一輸出電壓Vol作為電源電壓。存儲卡控制電路4利用電源電路2的第二輸出電壓Vo2作為電源電壓。然而，在存儲卡控制電路4 中，外部接口電路4a (向外部發(fā)送地址信號和數(shù)據(jù)信號/從外部接收地址信號和數(shù)據(jù)信號的電路)利用輸入電壓Vi作為電源電壓，且存儲器接口電路4b (向非易失性存儲器3發(fā)送地址信號和數(shù)據(jù)信號/從非易失性存儲器3接收地址信號和數(shù)據(jù)信號的電路)利用電源電路2的第一輸出電壓 Vol作為電源電壓。
圖2示出了電源電路2的構造。電源電路2被構造成包括第一旁路開關電路T6、第二旁路開關電路T7、第一濾波電容器(smoothing capacitor) Cl、第二濾波電容器C2、和DC-DC變換器CNV。第一旁路開關電路T6被提供以便輸出輸入電壓Vi (電源電路2的輸入管腳IN的電壓)作為第一輸出電壓Vol (電源電路2的第一輸出管腳OUT1的電壓)，且第一旁路開關電路T6由n型晶體管構成。第一旁路開關電路T6 的輸入管腳被連接到電源電路2的第一輸出管腳OUTl。第一旁路開關電路T6的控制管腳接收控制信號D6，該控制信號D6由DC-DC變換器 CNV中的控制電路CTL的譯碼器DEC提供。
第二旁路開關電路T7被提供以便輸出輸入電壓Vi作為第二輸出電壓 Vo2 (電源電路2的第二輸出管腳OUT2的電壓)，且第二旁路開關電路 T7由p型晶體管構成。第二旁路開關電路T7的輸入管腳被連接到電源電路2的輸入管腳IN。第二旁路開關電路T7的輸出管腳被連接到電源電路 2的第二輸出管腳OUT2。第二旁路開關電路T7的控制管腳接收控制信號 D7，該控制信號D7由DC-DC變換器CNV中的控制電路CTL的譯碼器 DEC提供。第一濾波電容器Cl被提供以便對第一輸出電壓Vol濾波并被連接在電源電路2的第一輸出管腳OUTl與地線之間。第二濾波電容器C2被提供以便對第二輸出電壓Vo2濾波并被連接在電源電路2的第二輸出管腳OUT2與地線之間。
DC-DC變換器CNV根據(jù)輸入電壓Vi的電壓值和非易失性存儲器3的工作電壓的電壓值(第一輸出電壓Vol的電壓值)的組合而作為降壓型 DC-DC變換器或升壓型DC-DC變換器工作。DC-DC變換器CNV被構造成包括降壓主幵關晶體管Tl、降壓同步整流器電路T2、扼流線圈L1、升壓主開關晶體管T3、升壓同步整流器電路T4和T5、軟啟動電容器CS、開關電路SWM、和控制電路CTL。
降壓主開關晶體管Tl由n型晶體管構成。降壓主開關晶體管Tl的輸入管腳被連接到電源電路2的輸入管腳IN。降壓主開關晶體管Tl的輸出管腳被連接到扼流線圈Ll的一個管腳。降壓主開關晶體管Tl的控制管腳接收由控制電路CTL的譯碼器DEC提供的控制信號Dl 。降壓同步整流器電路T2由n型晶體管構成。降壓同步整流器電路T2的輸入管腳被連接到地線。降壓同步整流器電路T2的輸出管腳被連接到扼流線圈Ll的一個管腳。降壓同步整流器電路T2的控制管腳接收由控制電路CTL的譯碼器 DEC提供的控制信號D2。
升壓主開關晶體管T3由n型晶體管構成。升壓主開關晶體管T3的輸入管腳被連接到扼流線圈Ll的另一個管腳。升壓主開關晶體管T3的輸出管腳被連接到地線。升壓主開關晶體管T3的控制管腳接收由控制電路 CTL的譯碼器DEC提供的控制信號D3。升壓同步整流器電路T4由n型晶體管構成。升壓同步整流器電路T4的輸入管腳被連接到扼流線圈Ll的另一個管腳。升壓同步整流器電路T4的輸出管腳被連接到電源電路2的第一輸出管腳0UT1。升壓同步整流器電路T4的控制管腳接收由控制電路 CTL的譯碼器DEC提供的控制信號D4。升壓同步整流器電路T5由n型晶體管構成。升壓同步整流器電路T5的輸入管腳被連接到扼流線圈Ll的另一個管腳。升壓同步整流器電路T5的輸出管腳被連接到電源電路2的第二輸出管腳OUT2。升壓同步整流器電路T5的控制管腳接收由控制電路 CTL的譯碼器DEC提供的控制信號D5。
軟啟動電容器CS的一個管腳被連接到控制電路CTL中的誤差放大器
ERA1的第一和第二同相輸入管腳之中的第二同相輸入管腳。軟啟動電容器CS的另一個管腳被連接到地線。隨著DC-DC變換器CNV的啟動，軟啟動電容器CS通過恒流電路(未示出)逐漸被充電，并且，隨著DC-DC 變換器CNV的終止，通過放電電阻器(未示出)逐漸被放電。
開關電路SWM被提供以便產(chǎn)生存儲器電壓請求信號MEM，該信號指明需要3.3V和1.8V中的哪一個作為非易失性存儲器3的工作電壓。當 3.3V被請求作為非易失性存儲器3的工作電壓時，開關電路SWM進入截止狀態(tài)以便將存儲器電壓請求信號MEM設置為高電平。當1.8V被請求作為非易失性存儲器3的工作電壓時，開關電路SWM進入導通狀態(tài)以便將存儲器電壓請求信號MEM設置為低電平。
控制電路CTL被構造成包括電阻器Rl至R6、開關電路SW1和 SW2、電壓發(fā)生器E1至E4、誤差放大器ERA1、三角波振蕩器OSC、降壓PWM比較器PWM1、升壓PWM比較器PWM2、和譯碼器DEC。電阻器Rl的一個管腳被連接到電源電路2的第一輸出管腳0UT1。電阻器Rl 的另一個管腳被連接到電阻器R2的一個管腳。電阻器R2的另一個管腳被連接到地線。電阻器R3的一個管腳被連接到電源電路2的第二輸出管腳 OUT2。電阻器R3的另一個管腳被連接到電阻器R4的一個管腳。電阻器 R4的另一個管腳被連接到地線。電壓發(fā)生器El產(chǎn)生參考電壓Vel。電壓發(fā)生器E2產(chǎn)生參考電壓Ve2。
當由譯碼器DEC提供的控制信號SWD1指示高電平時，開關電路 SW1將電阻器Rl和R2的連接節(jié)點連接到誤差放大器ERA1的反相輸入管腳，并且當控制信號SWD1指示低電平時，開關電路SW1將電阻器R3和 R4的連接節(jié)點連接到誤差放大器ERA1的反相輸入管腳。當由譯碼器 DEC提供的控制信號SWD2指示高電平時，開關電路SW2將電壓發(fā)生器 El的輸出管腳連接到誤差放大器ERA1的第一同相輸入管腳，并且當控制信號SWD2指示低電平時，開關電路SW2將電壓發(fā)生器E2的輸出管腳連接到誤差放大器ERA1的第一同相輸入管腳。
誤差放大器ERA1在反相輸入管腳處接收通過開關電路SW1提供的電壓，在第一同相輸入管腳處接收通過開關電路SW2提供的電壓，以及
在第二同相輸入管腳處接收通過軟啟動電容器CS提供的電壓。通過放大反相輸入管腳的電壓與第一同相輸入管腳電壓和第二同相輸入管腳電壓中
的較低者之間的電壓差，誤差放大器ERA1產(chǎn)生輸出信號DF1。三角波振蕩器OSC產(chǎn)生具有預定周期的三角波信號TW。通過從誤差放大器ERA1 的輸出信號DF1的電壓減去偏置電壓Ve3，電壓發(fā)生器E3產(chǎn)生輸出信號 DF2。順便說一下，偏置電壓Ve3被設置為與三角波振蕩器OSC提供的三角波信號TW的波高值相同的電壓值。
降壓PWM比較器PWM1在反相輸入管腳處接收誤差放大器ERA1的輸出信號DF1，在同相輸入管腳處接收三角波振蕩器OSC提供的三角波信號TW。當誤差放大器ERA1的輸出信號DF1的電壓高于三角波信號 TW的電壓時，降壓PWM比較器PWM1把輸出信號Ql設置為高電平并把輸出信號/Ql設置為低電平。當誤差放大器ERA1的輸出信號DF1的電壓低于三角波信號TW的電壓時，降壓PWM比較器PWM1把輸出信號 Ql設置為低電平并把輸出信號/Ql設置為高電平。
升壓PWM比較器PWM2在反相輸入管腳處接收電壓生成器E3的輸出信號DF2，在同相輸入管腳處接收三角波振蕩器OSC提供的三角波信號TW。當電壓生成器E3的輸出信號DF2的電壓高于三角波信號TW的電壓時，升壓PWM比較器PWM2把輸出信號Q2設置為高電平并把輸出信號/Q2設置為低電平。當電壓生成器E3的輸出信號DF2的電壓低于三角波信號TW的電壓時，升壓PWM比較器PWM2把輸出信號Q2設置為低電平并把輸出信號/Q2設置為高電平。
電阻器R5的一個管腳被連接到電源電路2的輸入管腳IN。電阻器R5 的另一個管腳被連接到電阻器R6的一個管腳。電阻器R6的另一個管腳被連接到地線。電壓發(fā)生器E4產(chǎn)生參考電壓Ve4。電壓比較器CMP被提供以便確定輸入電壓Vi是3.3V還是1.8V。電壓比較器CMP在反相輸入管腳處接收電阻器R5和R6的連接節(jié)點的電壓(輸入電壓Vi被電阻器R5和 R6分壓的電壓)，在同相輸入管腳處接收電壓發(fā)生器E4提供的參考電壓 Ve4。當電阻器R5和R6的連接節(jié)點的電壓高于參考電壓Ve4時，電壓比較器CMP把輸出信號JDG設置為高電平，而當電阻器R5和R6的連接節(jié)
點的電壓低于參考電壓Ve4時，則把輸出信號JDG設置為低電平。譯碼器DEC基于電壓比較器CMP的輸出信號JDG、存儲器電壓請求信號 MEM、降壓PWM比較器PWM1的輸出信號Ql和/Ql、以及升壓PWM 比較器PWM2的輸出信號Q2禾IVQ2產(chǎn)生控制信號SWD1、 SWD2、和Dl 至D7。
圖3示出了譯碼器DEC的工作。當電壓比較器CMP的輸出信號JDG 被設置為高電平且由開關電路SWM產(chǎn)生的存儲器電壓請求信號MEM被設置為高電平時(當3.3V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器3的工作電壓時)，譯碼器DEC把控制信號D6和D7設置為高電平而把控制信號SWD1、 SWD2、和D4設置為低電平。另外，譯碼器 DEC輸出升壓PWM比較器PWM2的輸出信號Q2和/Q2作為控制信號D3 和D5，并輸出降壓PWM比較器PWM1的輸出信號Ql和/Ql作為控制信號D1和D2。
當電壓比較器CMP的輸出信號JDG被設置為高電平且由開關電路 SWM產(chǎn)生的存儲器電壓請求信號MEM被設置為低電平時(當3.3V被提供作為輸入電壓Vi且1.8V被請求作為非易失性存儲器3的工作電壓時)，譯碼器DEC把控制信號SWD2和D6設置為低電平而把控制信號 SWD1、 D7設置為高電平。另外，譯碼器DEC輸出升壓PWM比較器 PWM2的輸出信號Q2作為控制信號D3，并輸出升壓PWM比較器PWM2 的輸出信號/Q2作為控制信號D4和D5，并輸出降壓PWM比較器PWM1 的輸出信號Ql和/Ql作為控制信號Dl和D2。
當電壓比較器CMP的輸出信號JDG被設置為低電平且由開關電路 SWM產(chǎn)生的存儲器電壓請求信號MEM被設置為高電平時(當1.8V被提供作為輸入電壓Vi且1.8V被請求作為非易失性存儲器3的工作電壓時)，譯碼器DEC把控制信號D5、 D6和D7設置為低電平而把控制信號 SWD1、 SWD2設置為高電平。另外，譯碼器DEC輸出升壓PWM比較器 PWM2的輸出信號Q2和/Q2作為控制信號D3和D4而輸出降壓PWM比較器PWM1的輸出信號Ql和/Ql作為控制信號Dl和D2。
當電壓比較器CMP的輸出信號JDG被設置為低電平且由開關電路
SWM產(chǎn)生的存儲器電壓請求信號MEM被設置為低電平時(當1.8V被提供作為輸入電壓Vi且非易失性存儲器3的工作電壓需要為1.8V時)，譯碼器DEC把控制信號SWD2和D6設置為低電平而把控制信號SWD1和 D7設置為高電平。另外，譯碼器DEC輸出升壓PWM比較器PWM2的輸出信號Q2作為控制信號D3并輸出升壓PWM比較器PWM2的輸出信號 /Q2作為控制信號D4和D5，并輸出降壓PWM比較器PWM1的輸出信號 Ql和/Ql作為控制信號Dl和D2。
這里，將分成四種情況來分別描述電源電路2的工作(第一模式)，3.3V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器3 的工作電壓；(第二模式)，3.3V被提供作為輸入電壓Vi且1.8V被請求作為非易失性存儲器3的工作電壓；(第三模式)，1.8V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器3的工作電壓；(第四模式)，1.8V被提供作為輸入電壓Vi且1.8V被請求作為非易失性存儲器3 的工作電壓。
圖4示出了電源電路2的工作(第一模式)。當3.3V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器3的工作電壓時，控制信號D4 被設置為低電平且控制信號D6被設置為高電平。由于這個原因，升壓同步整流器電路T4總是處于截止狀態(tài)而第一旁路開關電路T6總是處于導通狀態(tài)。因此，輸入電壓Vi被輸出作為第一輸出電壓Vol。另外，控制信號D7被固定在高電平。由于這個原因，第二旁路開關電路T7總是處于截止狀態(tài)。
控制信號SWD1和SWD2被設置為低電平。因此，開關電路SW1把電阻器R3和R4的連接節(jié)點連接到誤差放大器ERA1的反相輸入管腳，且開關電路SW2把電壓發(fā)生器E2的輸出管腳連接到誤差放大器ERA1的第一同相輸入管腳。由于在DC-DC變換器CNV工作期間軟啟動電容器CS 被恒流電路充電，所以，在誤差放大器ERA1處，第二同相輸入管腳的電壓高于第一同相輸入管腳的電壓。因此，在DC-DC變換器CNV工作期間，誤差放大器ERA1通過放大第二輸出電壓Vo2的由電阻器R3和R4分壓的電壓與參考電壓Ve2之間的電壓差來產(chǎn)生輸出信號DFl。
當誤差放大器ERA1的輸出信號DF1的電壓高于由三角波振蕩器OSC 提供的三角波信號TW時，降壓PWM比較器PWMl把輸出信號/Ql設置為低電平而把輸出信號Ql設置為高電平；當誤差放大器ERA1的輸出信號DF1的電壓低于三角波信號TW時，把輸出信號/Ql設置為高電平而把輸出信號Ql設置為低電平。降壓PWM比較器PWM1的輸出信號Ql和 /Ql被輸出作為控制信號Dl和D2。
當電壓發(fā)生器E3的輸出信號DF2的電壓(通過將誤差放大器ERA1 的輸出電壓DF1減去偏置電壓Ve3而得到的電壓)高于由三角波振蕩器 OSC提供的三角波信號TW的電壓時，升壓PWM比較器PWM2把輸出信號/Q2設置為低電平并把輸出信號Q2設置為高電平；當電壓發(fā)生器E3的輸出信號DF2的電壓低于三角波信號TW的電壓時，升壓PWM比較器 PWM2把輸出信號/Q2設置為高電平并把輸出信號Q2設置為低電平。升壓PWM比較器PWM2的輸出信號Q2和/Q2被作為控制信號D3和D5輸出。
圖5示出了降壓PWM比較器PWM1和升壓PWM比較器PWM2的工作(第一模式)。當3.3V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器3的工作電壓時，由于在升壓PWM比較器PWM2處反相輸入管腳的電壓(電壓發(fā)生器E3的輸出信號DF2的電壓)總是低于同相輸入管腳的電壓(由三角波振蕩器OSC提供的三角波信號TW的電壓)，所以輸出信號Q2總是被設置為低電平且輸出信號/Q2總是被設置為高電平 (0%占空比狀態(tài))。由于升壓PWM比較器PWM2的輸出信號Q2被輸出作為控制信號D3，所以升壓主開關晶體管T3總是處于截止狀態(tài)。另外，由于升壓PWM比較器PWM2的輸出信號/Q2被輸出作為控制信號D5，所以升壓同步整流器電路T5總是處于導通狀態(tài)。
另一方面，在降壓PWM比較器PWM1處，當反相輸入管腳的電壓 (誤差放大器ERA1的輸出信號DF1的電壓)高于同相輸入管腳的電壓 (由三角波振蕩器OSC提供的三角波信號TW的電壓)時，輸出信號Ql 被設置為高電平，且輸出信號/Ql被設置為低電平。由于降壓PWM比較器PWM1的輸出信號Ql和/Ql被輸出作為控制信號Dl和D2，所以當誤
差放大器ERA1的輸出信號DF1的電壓高于三角波信號TW的電壓時，降壓主開關晶體管Tl進入導通狀態(tài)，且降壓同步整流器電路T2進入截止狀態(tài)。
在降壓PWM比較器PWM1處，當反相輸入管腳的電壓(誤差放大器 ERAl的輸出信號DFl的電壓)低于同相輸入管腳的電壓(由三角波振蕩器OSC提供的三角波信號TW的電壓)時，輸出信號Ql被設置為低電平，且輸出信號/Ql被設置為高電平。由于降壓PWM比較器PWM1的輸出信號Ql和/Ql被輸出作為控制信號Dl和D2，所以當誤差放大器ERAl 的輸出信號DFl的電壓低于三角波信號TW的電壓時，降壓主開關晶體管 Tl進入截止狀態(tài)，且降壓同步整流器電路T2進入導通狀態(tài)。
當降壓主開關晶體管Tl進入導通狀態(tài)時，降壓同步整流器電路T2進入截止狀態(tài)，且電流通過扼流線圈LI從輸入側被提供到負載。由于扼流線圈LI的兩端被加上輸入電壓Vi與第二輸出電壓Vo2之間的電壓差，所以流過扼流線圈LI的電流隨時間流逝而增加，而且被提供給負載的電流也隨時間流逝而增加。另外，隨著電流流過扼流線圈L1，能量在扼流線圈 LI中積聚。于是，當降壓主開關晶體管Tl進入截止狀態(tài)時，降壓同步整流器電路T2進入導通狀態(tài)且積聚在扼流線圈LI中的能量得以釋放。與此同時，第二輸出電壓Vo2通過由使用輸入電壓Vi、降壓主開關晶體管Tl 的導通時間段Ton、和降壓主開關晶體管Tl的截止時間段Toff的表達式
(1)表示。
Vo2= {Ton/(Ton + Toff)} x Vi…(1)
另外，在降壓主開關晶體管Tl的導通期間，流過扼流線圈Ll的電流從輸入側流向輸出側，并且在降壓主開關晶體管Tl的截止期間，通過降壓同步整流器電路T2提供該電流。因此，平均輸入電流Ii由使用輸出電流Io、降壓主開關晶體管Tl的導通時間段Ton、和降壓主開關晶體管Tl 的截止時間段Toff的表達式(2)表示。
Ii= {Ton/(Ton + Toff)} x Io…(2)
因此，當?shù)诙敵鲭妷篤o2由于輸入電壓Vi的變化而變化時，可以通過檢測第二輸出電壓Vo2的變化以控制降壓主開關晶體管Tl的導通時
間段和截止時間段的比來保持第二輸出電壓Vo2不變。相似地，當?shù)诙?出電壓Vo2由于負載變化而變化時，也可以通過檢測第二輸出電壓Vo2的變化以控制降壓主開關晶體管Tl的導通時間段和截止時間段的比來保持第二輸出電壓Vo2不變。以這種方式，在PWM控制系統(tǒng)的DC-DC變換器CNV中，可以通過控制降壓主開關晶體管Tl的導通時間段和截止時間段的比來控制第二輸出電壓Vo2。
順便說一句，在DC-DC變換器CNV啟動時，第二輸出電壓Vo2為 0V，因此，輸入電壓Vi與第二輸出電壓Vo2之間的電壓差變?yōu)樽畲螅?且如果假設，在誤差放大器ERA1處，第一同相輸入管腳的電壓低于第二同相輸入管腳的電壓，則誤差放大器ERA1的輸出信號DF1的電壓也變?yōu)?最大。在這種情況下，降壓PWM比較器的輸出信號Ql的脈沖寬度(高電平時間段)變?yōu)樽畲笄医祲褐鏖_關晶體管Tl的導通時間段變?yōu)樽畲蟆?另外，通過使用輸入電壓Vi、第二輸出電壓Vo2、扼流線圈Ll的電感 L、和降壓主開關晶體管Tl的導通時間段Ton的表達式(3)來表示流過扼流線圈Ll的最大電流Ipeak。
Ipeak = {(Vi - Vo2) / L} x Ton......(3)
在DC-DC變換器CNV啟動時，第二輸出電壓Vo2為0V，因此，加在扼流線圈Ll上的電壓變?yōu)樽畲?，且降壓主開關晶體管Tl的導通時間段變?yōu)樽畲?。因而，眾所周知，在扼流線圈L1和降壓主開關晶體管T1中出現(xiàn)過量的涌入電流。這個的發(fā)生是因為DC-DC變換器CNV試圖將第二輸出電壓Vo2從0V突變到額定值(1.8V)。
然而，在DC-DC變換器CNV啟動時，軟啟動電容器CS由恒流電路逐漸充電，從而，由軟啟動電容器CS產(chǎn)生的電壓(誤差放大器ERAl的第二同相輸入管腳的電壓)從OV開始逐漸上升。因此，在DC-DC變換器 CNV啟動時，通過放大第二輸出電壓Vo2被電阻器R3和R4分壓的電壓與由軟啟動電容器CS產(chǎn)生的電壓之間的電壓差，誤差放大器ERAl產(chǎn)生輸出信號DF1。在DC-DC變換器CNV啟動時，由于第二輸出電壓Vo2為 0V，所以誤差放大器ERAl的輸出信號DFl的電壓變?yōu)樽钚∏医祲篜WM 比較器PWM1的輸出信號Ql的脈沖寬度也變?yōu)樽钚　Ｒ虼?，降壓主開關
晶體管Tl的導通時間段變?yōu)樽钚∏曳乐沽擞咳腚娏鳌?br> 另外，由軟啟動電容器CS產(chǎn)生的電壓是限定第二輸出電壓Vo2并且以預定上升斜率逐漸上升的電壓。因此，第二輸出電壓Vo2也與其成比例地上升。從而，第二輸出電壓Vo2的上升斜率被軟啟動電容器CS產(chǎn)生的電壓的上升斜率限定。當軟啟動電容器CS產(chǎn)生的電壓上升并變得高于參考電壓Ve2時，通過放大第二輸出電壓Vo2被電阻器R3和R4分壓的電壓與參考電壓Ve2之間的電壓差，誤差放大器ERA1產(chǎn)生輸出電壓DF1。因此，在軟啟動電容器CS產(chǎn)生的電壓達到參考電壓Ve2之后，第二輸出電壓Vo2被參考電壓Ve2限定。順便說一下，在DC-DC變換器CNV的終止時刻，軟啟動電容器CS通過放電電阻器被逐漸放電且軟啟動電容器 CS產(chǎn)生的電壓逐漸下降，因此，可以逐漸減小第二輸出電壓Vo2。
圖6示出了第二輸出電壓Vo2的上升特性(第一模式)。在tl時刻，當DC-DC變換器CNV被啟動時，軟啟動電容器CS通過恒流電路被逐漸充電。由于這個原因，軟啟動電容器CS產(chǎn)生的電壓隨時間流逝而上升。隨之，第二輸出電壓Vo2也隨著時間流逝而上升。在t2時刻，當軟啟動電容器CS產(chǎn)生的電壓達到參考電壓Ve2時，此后，第二輸出電壓Vo2被參考電壓Ve2控制以保持不變。
圖7示出了電源電路2的工作(第二模式)。當3.3V被提供作為輸入電壓Vi且1.8V被請求作為非易失性存儲器3的工作電壓時，控制信號D6 被設置為低電平。由于這個原因，第一旁路開關電路T6總是處于截止狀態(tài)。另外，控制信號SWD1被設置為高電平。由于這個原因，開關電路 SW1將電阻器Rl和R2的連接節(jié)點連接到誤差放大器ERA1的反相輸入管腳。升壓PWM比較器PWM2的輸出信號/Q2不但被輸出作為控制信號D5 而且還輸出作為控制信號D4。因為除此之外的工作都和電源電路2的第一模式中的工作相同，所以這里將省略重復的描述。
圖8示出了電源電路2的工作(第三模式)。當1.8V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器3的工作電壓時，控制信號D5 和D7被設置為低電平。由于這個原因，升壓同步整流器電路T5總是處于截止狀態(tài)且第二旁路開關T7總是處于導通狀態(tài)。因此，輸入電壓Vi被輸出作為第一輸出電壓Vo2。另外，控制信號D6被設置為低電平。由于
此，第一旁路開關電路T6總是處于截止狀態(tài)。
控制信號SWD1和SWD2被設置為高電平。因此，開關電路SW1把電阻器Rl和R2的連接節(jié)點連接到誤差放大器ERA1的反相輸入管腳，且開關電路SW2把電壓發(fā)生器El的輸出管腳連接到誤差放大器ERA1的第一同相輸入管腳。因為在DC-DC變換器CNV工作期間軟啟動電容器CS 被恒流電路充電，所以，在誤差放大器ERA1處，第二同相輸入管腳的電壓高于第一同相輸入管腳的電壓。因此，誤差放大器ERA1通過放大第一輸出電壓Vol被電阻器Rl和R2分壓的電壓與參考電壓Vel之間的電壓差來產(chǎn)生輸出信號DF1。
當誤差放大器ERA1的輸出信號DF1的電壓高于由三角波振蕩器OSC 提供的三角波信號TW時，降壓PWM比較器PWM1把輸出信號/Ql設置為低電平而把輸出信號Ql設置為高電平；當誤差放大器ERA1的輸出信號DF1低于三角波信號TW的電壓時，則把輸出信號/Ql設置為高電平而把輸出信號Ql設置為低電平。降壓PWM比較器PWM1的輸出信號Ql 和/Ql被輸出作為控制信號Dl和D2。
當電壓發(fā)生器E3的輸出信號DF2的電壓(通過將誤差放大器ERA1 的輸出信號DF1的電壓減去偏置電壓Ve3而得到的電壓)高于由三角波振蕩器OSC提供的三角波信號TW時，升壓PWM比較器PWM2把輸出信號/Q2設置為低電平并把輸出信號Q2設置為高電平；當電壓發(fā)生器E3的輸出信號DF2的電壓低于由三角波振蕩器OSC提供的三角波信號TW的電壓時，升壓PWM比較器PWM2把輸出信號/Q2設置為高電平并把輸出信號Q2設置為低電平。升壓PWM比較器PWM2的輸出信號Q2禾B/Q2被輸出作為控制信號D3和D4。
圖9示出了降壓PWM比較器PWM1和升壓PWM比較器PWM2的工作(第三模式)。當1.8V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器3的工作電壓時，由于在降壓PWM比較器PWM1處反相輸入管腳的電壓(誤差放大器ERA1的輸出信號DF1的電壓)總是高于同相輸入管腳的電壓(由三角波振蕩器OSC提供的三角波信號TW的電壓)，
所以輸出信號Ql總是被設置為高電平且輸出信號/Ql總是被設置為低電平(100%占空比狀態(tài))。由于降壓PWM比較器PWM1的輸出信號Ql被輸出作為控制信號Dl，所以降壓主開關晶體管Tl總是處于導通狀態(tài)。另外，由于降壓PWM比較器PWM1的輸出信號/Ql被輸出作為控制信號 D2，所以降壓同步整流器電路T2總是處于截止狀態(tài)。
另一方面，在升壓PWM比較器PWM2處，當反相輸入管腳的電壓 (電壓發(fā)生器E3的輸出信號DF2的電壓)高于同相輸入管腳的電壓(由三角波振蕩器OSC提供的三角波信號TW的電壓)時，輸出信號Q2被設置為高電平，且輸出信號/Q2被設置為低電平。由于升壓PWM比較器 PWM2的輸出信號Q2禾B/Q2被輸出作為控制信號D3和D4，所以當電壓發(fā)生器E3的輸出信號DF2的電壓高于三角波信號TW的電壓時，升壓主開關晶體管T3進入導通狀態(tài)，且升壓同步整流器電路T4進入截止狀態(tài)。
在升壓PWM比較器PWM2處，當反相輸入管腳的電壓(電壓發(fā)生器 E3的輸出信號DF2的電壓)低于同相輸入管腳的電壓(由三角波振蕩器 OSC提供的三角波信號TW的電壓)時，輸出信號Q2被設置為低電平，且輸出信號/Q2被設置為高電平。由于升壓PWM比較器PWM2的輸出信號Q2和/Q2被輸出作為控制信號D3和D4，所以當電壓發(fā)生器E3的輸出信號DF2的電壓低于三角波信號TW的電壓時，升壓主開關晶體管T3進入截止狀態(tài)，且升壓同步整流器電路T4進入導通狀態(tài)。
當升壓主開關晶體管T3進入導通狀態(tài)時，升壓同步整流器電路T4進入截止狀態(tài)，且電流從輸入側被提供給扼流線圈Ll。因為扼流線圈Ll的兩端被加上輸入電壓Vi，所以流過扼流線圈Ll的電流隨時間流逝而增加，且被提供給負載的電流也隨時間流逝而增加。另外，隨著電流流過扼流線圈Ll，能量在扼流線圈Ll中積聚。于是，當升壓主開關晶體管T3 進入截止狀態(tài)時，升壓同步整流器電路T4進入導通狀態(tài)且積聚在扼流線圈L1中的能量得以釋放。
在升壓主開關晶體管T3導通期間，流過扼流線圈Ll的電流IL由使用輸入電壓Vi、扼流線圈Ll的電感L、和升壓主開關晶體管T3的導通時間段Ton的表達式(4)表示，并隨時間流逝而增加。
IL = (Vi / L) x Ton……(4)
此外，在升壓主開關晶體管T3截止期間，流過扼流線圈L1的電流IL 由使用輸入電壓Vi、第一輸出電壓Vol、扼流線圈Ll的電感L、和升壓主開關晶體管T3的截止時間段Toff的表達式(5)表示，并隨時間流逝而減小。
IL= {(Vol - Vi)/L} x Toff...... (5)
因為表達式(4)中的電流IL與表示式(5)中的電流IL相等，所以第一輸出電壓Vol由使用輸入電壓Vi、升壓主開關晶體管T3的導通時間段Ton、和升壓主開關晶體管T3的截止時間段Toff的表達式(6)表示。
Vol = ((Ton + Toff)/Toff)x Vi...... (6)
因此，當?shù)谝惠敵鲭妷篤ol由于輸入電壓Vi的變化而變化時，可以通過檢測第一輸出電壓Vol的變化以控制升壓主開關晶體管T3的導通時間段和截止時間段的比來保持第一輸出電壓Vol不變。相似地，當?shù)谝惠?出電壓Vol由于負載變化而變化時，也可以通過檢測第一輸出電壓Vol的變化以控制升壓主開關晶體管T3的導通時間段和截止時間段的比來保持第一輸出電壓Vol不變。以這種方式，在PWM控制系統(tǒng)的DC-DC變換器CNV中，可以通過控制升壓主開關晶體管T3的導通時間段和截止時間段的比來控制第一輸出電壓Vol 。
順便說一句，當DC-DC變換器CNV被啟動時，如果假設在誤差放大器ERA1處第一同相輸入管腳的電壓低于第二同相輸入管腳的電壓，則電源電路2的輸入管腳IN和第一輸出管腳OUT1通過升壓同步整流器電路 T4相連接，那么，輸入電壓Vi流過作為第一輸出電壓Vol，并且出現(xiàn)過量涌入電流。此外，由于輸入電壓Vi流過作為第一輸出電壓Vol，所以第一輸出電壓Vol的上升特性將與圖IO所示的上升特性相似。因此，控制在預定時間將第一輸出電壓Vol從0V升高到額定值(3.3V)是不可能的。
然而，因為由軟啟動電容器CS產(chǎn)生的電壓被提供給誤差放大器 ERA1的第二同相輸入管腳，所以DC-DC變換器CNV作為降壓型DC-DC 變換器啟動，這將在后面描述，并且當?shù)谝惠敵鲭妷篤ol變?yōu)榕c輸入電壓Vi相等時，轉換為升壓型DC-DC變換器。因此，可以防止涌入電流并可以控制第一輸出電壓Vol的上升斜率。
圖11示出了在DC-DC變換器CNV啟動時降壓PWM比較器PWM1 和升壓PWM比較器PWM2的工作(第三模式)。在DC-DC變換器CNV 啟動時，軟啟動電容器CS被恒流電路逐漸充電，從而，由軟啟動電容器 CS產(chǎn)生的電壓(誤差放大器ERA1的第二同相輸入管腳的電壓)從0V逐漸上升。因此，在DC-DC變換器CNV啟動時，通過放大第一輸出電壓 Vol被電阻器Rl和R2分壓的電壓與軟啟動電容器CS產(chǎn)生的電壓之間的電壓差，誤差放大器ERA1產(chǎn)生輸出信號DF1。
此時，因為在升壓PWM比較器PWM2處反相輸入管腳的電壓(電壓發(fā)生器E3的輸出信號DF2的電壓)總是低于同相輸入管腳的電壓(由三角波振蕩器OSC提供的三角波信號TW的電壓)，所以輸出信號Q2總是被設置為低電平且輸出信號/Q2總是被設置為高電平(0%占空比狀態(tài))。由于升壓PWM比較器PWM2的輸出信號Q2被輸出作為控制信號D3，所以升壓主開關晶體管T3總是處于截止狀態(tài)。另外，由于升壓PWM比較器PWM2的輸出信號/Q2被輸出作為控制信號D5，所以升壓同步整流器電路T5總是處于導通狀態(tài)。
另一方面，在降壓PWM比較器PWM1處，當反相輸入管腳的電壓 (誤差放大器ERA1的輸出信號DF1的電壓)高于同相輸入管腳的電壓 (由三角波振蕩器OSC提供的三角波信號TW的電壓)時，輸出信號Q1 被設置為高電平，且輸出信號/Ql被設置為低電平。由于降壓PWM比較器PWM1的輸出信號Ql和/Ql被輸出作為控制信號Dl和D2，所以當誤差放大器ERA1的輸出信號DF1的電壓高于三角波信號TW的電壓時，降壓主開關晶體管Tl進入導通狀態(tài)，且降壓同步整流器電路T2進入截止狀態(tài)。
在降壓PWM比較器PWM1處，當反相輸入管腳的電壓(誤差放大器 ERA1的輸出信號DF1的電壓)低于同相輸入管腳的電壓(由三角波振蕩器OSC提供的三角波信號TW的電壓)時，輸出信號Ql被設置為低電平，且輸出信號/Ql被設置為高電平。由于降壓PWM比較器PWM1的輸出信號Ql和/Ql被輸出作為控制信號Dl和D2，所以當誤差放大器ERA1的輸出信號DF1的電壓低于三角波信號TW的電壓時，降壓主開關晶體管 Tl進入截止狀態(tài)，且降壓同步整流器電路T2進入導通狀態(tài)。
在DC-DC變換器CNV啟動時，第一輸出電壓Vol為0V，因而誤差放大器ERA1的輸出信號DF1的電壓變?yōu)樽钚?，且降壓PWM比較器 PWM1的輸出信號Ql的脈沖寬度也變?yōu)樽钚　Ｒ虼?，降壓主開關晶體管 Tl的導通時間段變?yōu)樽钚∏矣咳腚娏鞯靡苑乐埂Ａ硗?，軟啟動電容器CS產(chǎn)生的電壓是限定第一輸出電壓Vol并且隨預定上升斜率逐漸上升的電壓。因此，第一輸出電壓Vol也與其成比例地上升。從而，第一輸出電壓 Vol的上升斜率被軟啟動電容器CS產(chǎn)生的電壓的上升斜率限定。
當軟啟動電容器CS產(chǎn)生的電壓變得高于第一輸出電壓Vol與輸入電壓Vi相等的電壓時，誤差放大器ERA1的輸出電壓DF1的電壓變得高于三角波信號TW的電壓。因為降壓PWM比較器PWM1處反相輸入管腳的電壓(誤差放大器ERA1的輸出信號DF1的電壓)總是高于被提供給同相輸入管腳的電壓(由三角波振蕩器OSC提供的三角波信號TW的電壓)，所以輸出信號Q1總是被設置為高電平且輸出信號/Q1總是被設置為低電平(100%占空比狀態(tài))。由于降壓PWM比較器PWM1的輸出信號Ql被輸出作為控制信號Dl，所以降壓主開關晶體管Tl總是處于導通狀態(tài)。另外，由于降壓PWM比較器PWM1的輸出信號/Ql被輸出作為控制信號D2，所以降壓同步整流器電路T2總是處于截止狀態(tài)。
另一方面，當軟啟動電容器CS產(chǎn)生的電壓變得高于第一輸出電壓Vol與輸入電壓Vi相等處的電壓時，電壓發(fā)生器E3的輸出信號DF2的電壓(通過從誤差放大器ERA1的輸出信號DF1的電壓減去偏置電壓Ve3而得到的電壓)達到與三角波信號TW相交。在升壓PWM比較器PWM2 處，當反相輸入管腳的電壓(電壓發(fā)生器E3的輸出信號DF2的電壓)高于同相輸入管腳的電壓(由三角波振蕩器OSC提供的三角波信號TW的電壓)時，輸出信號Q2被設置為高電平，且輸出信號/Q2被設置為低電平。由于升壓PWM比較器PWM2的輸出信號Q2禾n/Q2被輸出作為控制信號D3和D4，所以當電壓發(fā)生器E3的輸出信號DF2的電壓高于三角波信號TW的電壓時，升壓主開關晶體管T3進入導通狀態(tài)，且升壓同步整流器電路T4進入截止狀態(tài)。
在升壓PWM比較器PWM2處，當反相輸入管腳的電壓(電壓發(fā)生器 E3的輸出信號DF2的電壓)低于同相輸入管腳的電壓(由三角波振蕩器 OSC提供的三角波信號TW的電壓)時，輸出信號Q2被設置為低電平，且輸出信號/Q2被設置為高電平。由于升壓PWM比較器PWM2的輸出信號Q2和/Q2被輸出作為控制信號D3和D4，所以當電壓發(fā)生器E3的輸出信號DF2的電壓低于三角波信號TW的電壓時，升壓主開關晶體管T3進入截止狀態(tài)，且升壓同步整流器電路T4進入導通狀態(tài)。
當軟啟動電容器CS產(chǎn)生的電壓上升并變得高于參考電壓Vel時，通過放大第一輸出電壓Vol被電阻器Rl和R2分壓的電壓與參考電壓Vel 之間的電壓差，誤差放大器ERA1產(chǎn)生輸出電壓DF1。因此，在軟啟動電容器CS產(chǎn)生的電壓已經(jīng)達到參考電壓Vel時，第一輸出電壓Vol被參考電壓Vel限定。順便說一下，在DC-DC變換器CNV的終止時刻，軟啟動電容器CS通過放電電阻器被逐漸放電并且軟啟動電容器CS產(chǎn)生的電壓逐漸下降，因而可以逐漸減小第一輸出電壓Vol。
圖12示出了第一輸出電壓Vol的上升特性(第三模式)。在tl時刻，當DC-DC變換器CNV被啟動時，軟啟動電容器CS通過恒流電路被逐漸充電。由于此，由軟啟動電容器CS提供的電壓隨時間流逝而上升。隨之，第一輸出電壓Vol也隨時間流逝而上升。在此期間，DC-DC變換器CNV作為降壓型DC-DC變換器工作。
在t2時刻，當軟啟動電容器CS產(chǎn)生的電壓變得高于第一輸出電壓 Vol與輸入電壓Vi相等處的電壓時，DC-DC變換器CNV從降壓型DC-DC 變換器轉換為升壓型DC-DC變換器。第一輸出電壓Vol繼續(xù)隨著軟啟動電容器CS產(chǎn)生的電壓上升而上升。在t3時刻，當軟啟動電容器CS產(chǎn) 生的電壓已經(jīng)達到參考電壓Vel時，此后，第一輸出電壓Vol被參考電壓 Vel控制以保持不變。
圖13示出了電源電路2的工作(第四模式)。當1.8V被提供作為輸入電壓Vi且1.8V被請求作為非易失性存儲器3的工作電壓時，控制信號D7被固定為高電平。由于此，第二旁路開關電路T7總是處于截止狀態(tài)。另外，控制信號SWD2被固定為低電平。因此，開關電路SW2將電壓發(fā) 生器E2的輸出管腳連接到誤差放大器ERA1的第一同相輸入管腳。升壓 PWM比較器PWM2的輸出信號/Q2不但被輸出作為控制信號D4而且還輸出作為控制信號D5。由于除此之外工作都和電源電路2的第三模式中的工作相同，所以這里將省略重復的描述。
圖14示出了譯碼器DEC的構造。譯碼器DEC被構造成包括電阻器 R7、門電路Gl至G5、和輸出斜率控制電路SC，以便實現(xiàn)圖3中所示的工作。電阻器R7的一個管腳被連接到邏輯電路的電源電壓Vh的供電線 (輸入電壓Vi的電壓由電荷泵電路等來升高)。電阻器R7的另一個管腳通過存儲器電壓請求信號MEM的信號線被連接到開關電路SWM (圖 2)。因此，當開關電路SWM為截止狀態(tài)時，存儲器電壓請求信號MEM 被設置為高電平，而當開關電路SWM為導通狀態(tài)時，存儲器電壓請求信號MEM被設置為低電平。
當電壓比較器CMP的輸出信號JDG被設置為高電平且存儲器電壓請求信號MEM被設置為高電平時(當3.3V被提供作為輸入電壓Vi且3.3V 被請求作為非易失性存儲器3的工作電壓時)，門電路Gl把控制信號 SWD1設置為低電平。在其它情況下，門電路Gl把控制信號SWD1設置為高電平。
當電壓比較器CMP的輸出信號JDG被設置為低電平且存儲器電壓請求信號MEM被設置為高電平時(當1.8V被提供作為輸入電壓Vi且3.3V 被請求作為非易失性存儲器3的工作電壓時)，門電路G2把控制信號 SWD2設置為高電平。在其它情況下，門電路G2把控制信號SWD2設置為低電平。
當門電路Gl的輸出信號被設置為低電平時(當3.3V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器3的工作電壓時)，門電路G3 把控制信號D4設置為低電平。當門電路Gl的輸出信號被設置為高電平時，門電路G3輸出升壓PWM比較器PWM2的輸出信號/Q2作為控制信號D4。
當電壓比較器CMP的輸出信號JDG被設置為低電平且存儲器電壓請求信號MEM被設置為高電平時(當1.8V被提供作為輸入電壓Vi且3.3V 被請求作為非易失性存儲器3的工作電壓時)，門電路G4把輸出信號設置為低電平。在其它情況下，門電路G4把輸出信號設置為高電平。
當門電路G4的輸出信號被設置為低電平時(當1.8V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器3的工作電壓時)，門電路G5 把控制信號D5設置為低電平。當門電路G4的輸出信號被設置為高電平時，門電路G5輸出升壓PWM比較器PWM2的輸出信號/Q2作為控制信號D5。
當門電路Gl的輸出信號(控制信號SWD1)被設置為低電平時(當 3.3V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器的工作電壓時)，輸出斜率控制電路SC把控制信號D6設置為高電平。順便說一下，正如之后將利用圖15所描述的，當門電路G1的輸出信號被設置為低電平時，輸出斜率電路SC控制控制信號D6的電壓以便實現(xiàn)第一輸出電壓 Vol和第二輸出電壓Vo2的同時激活。當門電路Gl的輸出信號被設置為高電平時，輸出斜率控制電路SC將控制信號D6設置為低電平。
當門電路G2的輸出信號(控制信號SWD2)被設置為高電平時(當 1.8V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器的工作電壓時)，輸出斜率控制電路SC把控制信號D7設置為低電平。順便說一下，正如之后將利用圖15所描述的，當門電路G2的輸出信號被設置為高電平時，輸出斜率電路SC控制控制信號D7的電壓以便實現(xiàn)第一輸出電壓 Vol和第二輸出電壓Vo2的同時激活。當門電路G2的輸出信號被設置為低電平時，輸出斜率控制電路SC將控制信號D7設置為高電平。
圖15示出了輸出斜率控制電路SC的構造。圖16示出了第一輸出電壓Vol和第二輸出電壓Vo2的同時激活。輸出斜率控制電路SC被構造成包括電阻器R11至R15、開關電路SW11和SW12、誤差放大器ERA11和ERA12、和晶體管Tll至T13。電阻器Rll的一個管腳被連接到電源電路2的第一輸出管腳OUTl。電阻器Rll的另一個管腳被連接到電阻器R12 的一個管腳。電阻器R12的另一個管腳被連接到地線。
當門電路Gl的輸出信號(控制信號SWD1)被設置為低電平時(3.3V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器3的工作電壓)，開關電路SWll把電源電路2的第二輸出管腳OUT2連接到誤差放大器ERA11的同相輸入管腳。當門電路Gl的輸出信號被設置為高電平時，開關電路SW11把地線連接到誤差放大器ERA11的同相輸入管腳。
誤差放大器ERA11在反相輸入管腳處接收電阻器Rll和R12的連接節(jié)點的電壓(第一輸出電壓Vol被電阻器Rll和R12分壓的電壓)，并接收通過開關電路SW11提供的電壓。通過放大電阻器Rll和R12的連接節(jié)點的電壓與通過開關電路SW11提供的電壓之間的電壓差，誤差放大器 ERA11產(chǎn)生輸出信號。電阻器R13和晶體管Til (n型晶體管)被串聯(lián)連接在用于邏輯電路的電源電壓Vh的供電線與地線之間。晶體管Til的控制管腳接收誤差放大器ERA11的輸出信號。晶體管T12 (p型晶體管)和電阻器R14被串聯(lián)連接在用于邏輯電路的電源電壓Vh的供電線與地線之間。晶體管T12的控制管腳被連接到電阻器R13與晶體管Til的連接節(jié) 點。晶體管T12與電阻器R14的連接節(jié)點被連接到第一旁路開關電路T6 的控制管腳。換言之，在晶體管T12與電阻器R14的連接節(jié)點處產(chǎn)生的信號被作為控制信號D6提供給第一旁路開關電路T6的控制管腳。
當門電路G2的輸出信號(控制信號SWD2)被設置為高電平時 (1.8V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器3的工作電壓)，開關電路SW12把電阻器R11和R12的連接節(jié)點連接到誤差放大器ERA12的同相輸入管腳。當門電路G2的輸出信號被設置為低電平時，開關電路SW12把地線連接到誤差放大器ERA12的同相輸入管腳。
誤差放大器ERA12在反相輸入管腳處接收第二輸出電壓Vo2并在同相輸入管腳處接收經(jīng)由開關電路SW12提供的電壓。通過放大第二輸出電壓Vo2與經(jīng)由開關電路SW12提供的電壓之間的電壓差，誤差放大器 ERA12產(chǎn)生輸出信號。電阻器R15和晶體管T13 (n型晶體管)被串聯(lián)連接在電源電路2的輸入管腳IN與地線之間。晶體管T13的控制管腳接收誤差放大器ERA12的輸出信號。電阻器R15與晶體管T13的連接節(jié)點被
連接到第二旁路開關電路T7的控制管腳。換言之，在電阻器R15與晶體
管T13的連接節(jié)點處產(chǎn)生的信號被作為控制信號D7提供給第二旁路開關電路T7的控制管腳.
在具有上述構造的輸出斜率控制電路SC中，當3.3V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器3的工作電壓時，第二輸出電壓Vo2通過開關電路SW11被提供給誤差放大器ERA11的同相輸入管腳。因此，通過放大第一輸出電壓Vol被電阻器Rll和R12分壓的電壓與第二輸出電壓Vo2之間的電壓差，誤差放大器ERA11產(chǎn)生輸出信號。
當?shù)诙敵鲭妷篤o2 (誤差放大器ERA11的同相輸入管腳的電壓) 不變時，如果第一輸出電壓Vol被電阻器Rll和R12分壓的電壓(誤差放大器ERA11的反相輸入管腳的電壓)變得低于第二輸出電壓Vo2時，誤差放大器ERA11的輸出信號的電壓上升，因而，電阻器R13與晶體管 Tll的連接節(jié)點的電壓下降，結果，晶體管T12與電阻器R14的連接節(jié)點的電壓(控制信號D6的電壓)上升。當控制信號D6的電壓上升時，由于第一旁路開關電路T6的導通電阻變小，所以第一輸出電壓Vol上升。
當?shù)谝惠敵鲭妷篤ol上升從而第一輸出電壓Vol被電阻器Rl 1和R12 分壓的電壓接近第二輸出電壓Vo2時，誤差放大器ERA11的輸出信號的電壓下降，因而電阻器R13和晶體管T11的連接節(jié)點的電壓上升，結果，晶體管T12與電阻器R14的連接節(jié)點的電壓(控制信號D6的電壓)下降。當控制信號D6的電壓下降時，由于第一旁路開關電路T6的導通電阻變大，所以第一輸出電壓Vol下降。
另外，當3.3V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器3的工作電壓時，地線電壓(0V)被通過開關電路SW12提供給誤差放大器ERA12的同相輸入管腳。在誤差放大器ERA12中，當同相輸入管腳的電壓被設置為OV時，輸出信號的電壓被設置為0V，而與反相輸入管腳的電壓無關。因此，控制信號D7通過由電阻器R15和晶體管T13構成的驅動電路被設置為高電平，且第二旁路開關電路T7進入截止狀態(tài)。
以這種方式，當3.3V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器3的工作電壓時，第一旁路開關電路T6起線性調壓器(linear
regulator)的作用，以使得第一輸出電壓Vol相對于第二輸出電壓Vo2 (誤差放大器ERA11的同相輸入管腳的電壓)不變。因此，當?shù)诙敵?電壓Vo2在DC-DC變換器CNV啟動時逐漸上升時，誤差放大器ERA11 的同相輸入管腳的電壓上升，因而第一輸出電壓Vol也上升。結果，如圖 16所示，第一輸出電壓Vol和第二輸出電壓Vo2的同時激活得以實現(xiàn)。
當1.8V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器3 的工作電壓時，地線電壓(0V)被通過開關電路SW11提供給誤差放大器 ERA11的同相輸入管腳。在誤差放大器ERA11中，當同相輸入管腳的電壓被設置為0V時，輸出信號的電壓被設置為OV而與反相輸入管腳的電壓無關。因此，控制信號D6通過由電阻器R13和電阻器R14以及晶體管 Til和T12構成的驅動電路被設置為低電平，且第二旁路開關電路T6進入截止狀態(tài)。
另外，當1.8V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器3的工作電壓時，電阻器R11和R12的連接節(jié)點的電壓(第一輸出電壓Vol被電阻器Rll和R12分壓的電壓)通過開關電路SW12被提供給誤差放大器ERA12的同相輸入管腳。因此，通過放大第二輸出電壓Vo2與第一輸出電壓Vol被Rll和R12分壓的電壓之間的電壓差，誤差放大器 ERA12產(chǎn)生輸出信號。
當?shù)谝惠敵鲭妷篤ol被電阻器Rll和R12分壓的電壓(誤差放大器 ERA12的同相輸入管腳的電壓)不變時，如果第二輸出電壓Vo2 (誤差放大器ERA12的反相輸入管腳的電壓)變得低于第一輸出電壓Vol被電阻器Rll和R12分壓的電壓時，誤差放大器ERA12的輸出信號的電壓上升，因而，電阻器R15與晶體管T13的連接節(jié)點的電壓(控制信號D7的電壓)下降。當控制信號D7的電壓下降時，第二旁路開關電路T7的導通電阻變小，因此，第二輸出電壓Vo2上升。
當?shù)诙敵鲭妷篤o2上升從而第二輸出電壓Vo2接近第一輸出電壓 Vol被電阻器Rll和R12分壓的電壓時，誤差放大器ERA12的輸出信號的電壓下降，因而電阻器R15和晶體管T13的連接節(jié)點的電壓(控制信號 D7的電壓)上升。當控制信號D7的電壓上升時，由于第二旁路開關電路T7的導通電阻變大，所以第二輸出電壓Vo2下降。
以這種方式，當1.8V被提供作為輸入電壓Vi且3.3V被請求作為非易失性存儲器3的工作電壓時，第二旁路開關電路T7起線性調壓器的作用，以使得第二輸出電壓Vo2相對于第一輸出電壓Vol被電阻器Rll和 R12分壓的電壓(誤差放大器ERA12的同相輸入管腳的電壓)不變。因此，當?shù)谝惠敵鲭妷篤ol在DC-DC變換器CNV啟動時逐漸上升時，誤差放大器ERA12的同相輸入管腳的電壓上升，因而，第二輸出電壓Vo2也上升。結果，如圖16所示，第一輸出電壓Vol和第二輸出電壓Vo2的同時激活得以實現(xiàn)。
在上述本發(fā)明的實施例中，可以通過使DC-DC變換器CNV、第一旁路開關電路T6、和第二旁路開關電路T7根據(jù)輸入電壓Vi的電壓值和第一輸出管腳OUT1所需的電壓值(非易失性存儲器3的工作電壓的電壓值) 的組合工作而在非易失性存儲器3和存儲卡控制電路4之間共享DC-DC 變換器CNV，并從而減少DC-DC變換器的數(shù)量。
另外，當DC-DC變換器CNV作為升壓型DC-DC變換器工作時，可以通過使DC-DC變換器CNV，在從DC-DC變換器CNV被啟動時起直到 DC-DC變換器CNV的輸出電壓(第一輸出電壓Vol)變?yōu)榕c輸入電壓Vi 相等時為止的過程中，作為降壓型DC-DC變換器，而與輸入電壓Vi的電壓值與第一輸出管腳OUT1所需的電壓值的組合無關，來可靠地防止涌入電流，并且，使得可以控制從0V到3.3V的第一輸出電壓Vol的上升斜率。此外，可以通過使第一旁路開關電路T6和第二旁路開關電路T7與 DC-DC變換器CNV結合工作來實現(xiàn)第一輸出管腳的電壓Vol和第二輸出管腳的電壓Vo2的同時激活。因此，可以避免由構成非易失性存儲器3或存儲卡控制電路4的半導體器件的閂鎖效應引起的燒毀風險，所述非易失性存儲器3使用第一輸出電壓Vol作為電源電壓，所述存儲卡控制電路4 使用第二輸出電壓Vo2作為電源電壓。以這種方式，可以在確保效率和安全的同時實現(xiàn)存儲卡1的工作電壓與內部非易失性存儲器3的工作電壓無關。
順便說一下，在上述本發(fā)明的實施例中，描述了示例，其中，開關電路SW1把電阻器Rl和R2的連接節(jié)點連接到誤差放大器ERA1的反相輸入管腳，其中考慮了如下情況，即，當3.3V被提供作為輸入電壓Vi且 1.8V被請求作為非易失性存儲器3的工作電壓時(第二模式)，第一輸出電壓Vol (非易失性存儲器3的電源電壓)的變化變得大于第二輸出電壓 Vo2 (存儲卡控制電路4的電源電壓)的變化，然而，本發(fā)明不限于該實施例。對于開關電路SW1，當3.3V被提供作為輸入電壓Vi且1.8V被請求作為非易失性存儲器3的工作電壓并且如果第一輸出電壓Vol的變化與第二輸出電壓Vo2的變化的差值微小時，也可以把電阻器R3和R4的連接節(jié)點連接到誤差放大器ERA1的反相輸入管腳。
相似地，在上述本發(fā)明的實施例中，描述了示例，其中，開關電路 SW1把電阻器Rl和R2的連接節(jié)點連接到誤差放大器ERA1的反相輸入管腳，其中考慮了如下情況，即，當1.8V被提供作為輸入電壓Vi且1.8V被請求作為非易失性存儲器3的工作電壓時(第四模式)，第一輸出電壓 Vol (非易失性存儲器3的電源電壓)的變化變得大于第二輸出電壓Vo2 (存儲卡控制電路4的電源電壓)的變化，然而，本發(fā)明不限于該實施例。對于開關電路SW1，當1.8V被提供作為輸入電壓Vi且1.8V被請求作為非易失性存儲器3的工作電壓并且如果第一輸出電壓Vol的變化與第二輸出電壓Vo2的變化的差值微小時，也可以把電阻器R3和R4的連接節(jié)點連接到誤差放大器ERA1的反相輸入管腳。
權利要求
1.一種電源電路，包括輸入管腳，接收第一預定值的電壓或小于第一預定值的第二預定值的電壓；第一輸出管腳，需要所述第一或第二預定值的電壓的輸出；第二輸出管腳，需要所述第二預定值的電壓的輸出；DC-DC變換器，該DC-DC變換器根據(jù)所述輸入管腳的電壓值和所述第一輸出管腳所需的電壓值的組合，以降壓模式或升壓模式從所述輸入管腳的電壓產(chǎn)生輸出電壓，并將該輸出電壓輸出到所述第一和第二輸出管腳中的至少一個；第一旁路開關電路，當電壓沒有從所述DC-DC變換器輸出到所述第一輸出管腳時，該第一旁路開關電路導通以將所述輸入管腳的電壓輸出到所述第一輸出管腳；第二旁路開關電路，當電壓沒有從所述DC-DC變換器輸出到所述第二輸出管腳時，該第二旁路開關電路導通以將所述輸入管腳的電壓輸出到所述第二輸出管腳；啟動控制電路，在從所述DC-DC變換器被啟動時直到所述DC-DC變換器的輸出電壓變成與所述輸入管腳的電壓相等時的期間，使所述DC-DC變換器工作在所述降壓模式下，而與所述輸入管腳的電壓值和所述第一輸出管腳所需的電壓值的組合無關；和輸出斜率控制電路，當所述第一旁路開關電路導通時使所述第一旁路開關電路的輸出電壓的上升斜率與所述DC-DC變換器的輸出電壓的上升斜率同步，當所述第二旁路開關電路導通時使所述第二旁路開關電路的輸出電壓的上升斜率與所述DC-DC變換器的輸出電壓的上升斜率同步。
2. 如權利要求1所述的電源電路，其中，所述DC-DC變換器當所述輸入管腳的電壓值為第一預定值并且所述第一輸出管腳所需的電壓值為所述第一預定值時，在所述降壓模式中從所述輸入管腳的電壓產(chǎn)生所述第二預定值的輸出電壓，并將該輸出電壓輸出到所述第二輸出管腳；當所述輸入管腳的電壓值為所述第一預定值并且所述第一輸出管腳所需的電壓值為所述第二預定值時，在所述降壓模式中從所述輸入管腳的電壓產(chǎn)生所述第二預定值的輸出電壓，并且將該輸出電壓輸出到所述第一和第二輸出管腳；當所述輸入管腳的電壓值為所述第二預定值并且所述第一輸出管腳所需的電壓值為所述第一預定值時，在所述升壓模式中從所述輸入管腳的電壓產(chǎn)生所述第一預定值的輸出電壓，并且將該輸出電壓輸出到所述第一輸出管腳；禾口當所述輸入管腳的電壓值為所述第二預定值并且所述第一輸出管腳所需的電壓值為所述第二預定值時，在所述升壓模式中從所述輸入管腳的電壓產(chǎn)生所述第二預定值的輸出電壓，并且將該輸出電壓輸出到所述第一和第二輸出管腳。
3. 如權利要求1所述的電源電路，其中，所述輸出斜率控制電路包括第一導通電阻控制電路，當所述第一旁路開關電路導通時，檢測跟隨所述第一輸出管腳的電壓的電壓與所述第二輸出管腳的電壓的之間的電壓差，并根據(jù)該檢測結果來控制所述第一旁路開關電路的導通電阻；和第二導通電阻控制電路，當所述第二旁路開關電路導通時，檢測所述第二輸出管腳的電壓與跟隨所述第一輸出管腳的電壓的電壓之間的電壓差，并且根據(jù)該檢測結果來控制所述第二旁路開關電路的導通電阻。
4. 如權利要求1所述的電源電路，其中，所述電源電路被安裝在存儲卡上，該存儲卡具有非易失性存儲器和控制該非易失性存儲器的存儲器控制電路；所述第一輸出管腳的電壓被用作所述非易失性存儲器的電源電壓；并且所述第二輸出管腳的電壓被用作所述存儲器控制電路的電源電壓。
5. 如權利要求l所述的電源電路，其中，利用半導體器件構造所述電源電路。
6. —種被用在電源電路中的電源控制電路，所述電源控制電路包括輸入管腳，接收第一預定值的電壓或小于第一預定值的第二預定值的電壓；第一輸出管腳，需要所述第一或第二預定值的電壓的輸出；第二輸出管腳，需要所述第二預定值的電壓的輸出； DC-DC變換器，該DC-DC變換器根據(jù)所述輸入管腳的電壓值和所述第一輸出管腳所需的電壓值的組合，以降壓模式或升壓模式從所述輸入管腳的電壓產(chǎn)生輸出電壓，并將該輸出電壓輸出到所述第一和第二輸出管腳中的至少一個；第一旁路開關電路，當電壓沒有從所述DC-DC變換器輸出到所述第一輸出管腳時，該第一旁路開關電路導通以將所述輸入管腳的電壓輸出到所述第一輸出管腳；和第二旁路開關電路，當電壓沒有從所述DC-DC變換器輸出到所述第二輸出管腳時，該第二旁路開關電路導通以將所述輸入管腳的電壓輸出到所述第二輸出管腳，所述電源控制電路包括啟動控制電路，在從所述DC-DC變換器被啟動時直到所述DC-DC變換器的輸出電壓變成與所述輸入管腳的電壓相等時的期間，使所述DC-DC 變換器工作在所述降壓模式下，而與所述輸入管腳的電壓值和所述第一輸出管腳所需的電壓值的組合無關；和輸出斜率控制電路，當所述第一旁路開關電路導通時使所述第一旁路開關電路的輸出電壓的上升斜率與所述DC-DC變換器的輸出電壓的上升斜率同步，當所述第二旁路開關電路導通時使所述第二旁路開關電路的輸出電壓的上升斜率與所述DC-DC變換器的輸出電壓的上升斜率同步。
7. 如權利要求6所述的電源控制電路，其中，所述輸出斜率控制電路包括第一導通電阻控制電路，當所述第一旁路開關電路導通時，檢測跟隨所述第一輸出管腳的電壓的電壓與所述第二輸出管腳的電壓的之間的電壓差，并根據(jù)該檢測結果來控制所述第一旁路開關電路的導通電阻；和第二導通電阻控制電路，當所述第二旁路開關電路導通時，檢測所述第二輸出管腳的電壓與跟隨所述第一輸出管腳的電壓的電壓之間的電壓差，并且根據(jù)該檢測結果來控制所述第二旁路開關電路的導通電阻。
8. 如權利要求6所述的電源控制電路，其中，所述電源電路被安裝在存儲卡上，該存儲卡具有非易失性存儲器和控制該非易失性存儲器的存儲器控制電路；所述第一輸出管腳的電壓被用作所述非易失性存儲器的電源電壓；并且所述第二輸出管腳的電壓被用作所述存儲器控制電路的電源電壓。
9. 一種控制電源電路的電源控制方法，所述電源電路包括輸入管腳，接收第一預定值的電壓或小于第一預定值的第二預定值的電壓；第一輸出管腳，需要所述第一或第二預定值的電壓的輸出；第二輸出管腳，需要所述第二預定值的電壓的輸出；DC-DC變換器，該DC-DC變換器根據(jù)所述輸入管腳的電壓值和所述第一輸出管腳所需的電壓值的組合，以降壓模式或升壓模式從所述輸入管腳的電壓產(chǎn)生輸出電壓，并將該輸出電壓輸出到所述第一和第二輸出管腳中的至少一個；第一旁路開關電路，當電壓沒有從所述DC-DC變換器輸出到所述第一輸出管腳時，該第一旁路開關電路導通以將所述輸入管腳的電壓輸出到所述第一輸出管腳；和第二旁路開關電路，當電壓沒有從所述DC-DC變換器輸出到所述第二輸出管腳時，該第二旁路開關電路導通以將所述輸入管腳的電壓輸出到所述第二輸出管腳，所述方法包括啟動控制步驟，在從所述DC-DC變換器被啟動時直到所述DC-DC變換器的輸出電壓變成與所述輸入管腳的電壓相等時的期間，使所述DC-DC 變換器工作在所述降壓模式下，而與所述輸入管腳的電壓值和所述第一輸出管腳所需的電壓值的組合無關；和輸出斜率控制步驟，當所述第一旁路開關電路導通時使所述第一旁路開關電路的輸出電壓的上升斜率與所述DC-DC變換器的輸出電壓的上升斜率同歩，當所述第二旁路開關電路導通時使所述第二旁路開關電路的輸出電壓的上升斜率與所述DC-DC變換器的輸出電壓的上升斜率同步。
10. 如權利要求9所述的電源控制方法，其中，所述輸出斜率控制步驟包括第一導通電阻控制步驟，當所述第一旁路開關電路導通時，檢測跟隨所述第一輸出管腳的電壓的電壓與所述第二輸出管腳的電壓的之間的電壓差，并根據(jù)該檢測結果來控制所述第一旁路開關電路的導通電阻；和第二導通電阻控制步驟，當所述第二旁路開關電路導通時，檢測所述第二輸出管腳的電壓與跟隨所述第一輸出管腳的電壓的電壓之間的電壓差，并且根據(jù)該檢測結果來控制所述第二旁路開關電路的導通電阻。
11. 如權利要求9所述的電源控制方法，其中，所述電源電路被安裝在存儲卡上，該存儲卡具有非易失性存儲器和控制該非易失性存儲器的存儲器控制電路；所述第一輸出管腳的電壓被用作所述非易失性存儲器的電源電壓；并且所述第二輸出管腳的電壓被用作所述存儲器控制電路的電源電壓。
全文摘要
本發(fā)明提供了一種電源電路、電源控制電路和電源控制方法。DC-DC變換器以及第一和第二旁路開關電路被并聯(lián)設置在輸入管腳與第一和第二輸出管腳之間，并根據(jù)所述輸入管腳的電壓值和所述第一輸出管腳所需的電壓值的組合來工作。啟動控制電路使得DC-DC變換器，從該DC-DC變換器被啟動時直到該DC-DC變換器的電壓變成與輸出管腳的電壓相等時的過程中，無條件地工作在降壓模式下。輸出斜率控制電路使所述第一和第二旁路開關電路的輸出電壓的上升斜率與所述DC-DC變換器的輸出電壓的上升斜率同步。
文檔編號H02M3/24GK101202508SQ20071016436
公開日2008年6月18日申請日期2007年10月30日優(yōu)先權日2006年10月30日
發(fā)明者早川俊之申請人:富士通株式會社

完整全部詳細技術資料下載