專利名稱：基于dds技術(shù)的步進電機運動控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于運動控制技術(shù)領(lǐng)域，具體的說，是指在FPGA (現(xiàn)場可編程邏輯 門陣列)芯片內(nèi)部實現(xiàn)了基于DDS技術(shù)的三軸步進電機運動控制器?？梢詰?yīng)用 于任何使用步進電機的線性運動控制場合。
背景技術(shù)：
晶圓檢測設(shè)備是半導體生產(chǎn)過程中的必需設(shè)施，晶圓檢測設(shè)備中顯微鏡的運 動控制非常關(guān)鍵，三軸步進電機運動控制器是顯微鏡電動控制臺的核心部分。顯 微鏡電動控制臺一般采用專業(yè)運動控制芯片或運動控制卡來實現(xiàn)，價格昂貴，采 用FPGA來實現(xiàn)運動控制器，可大幅度降低費用，以極低的成本實現(xiàn)運動控制器， 并且可以非常方便的進行二次開發(fā)。

發(fā)明內(nèi)容
本發(fā)明提供一種基于DDS技術(shù)的步進電機運動控制器，將DDS技術(shù)應(yīng)用于 運動控制領(lǐng)域，在一片F(xiàn)PGA芯片內(nèi)部設(shè)計實現(xiàn)了三軸步進電機運動控制器，該 控制器可以實現(xiàn)梯形調(diào)速及S形調(diào)速，輸出脈沖頻率連續(xù)可調(diào)，分辨率極高，可 達0.011176Hz。有正向定步長運行、負向定步長運行、正向持續(xù)運行、負向持續(xù) 運行、歸零五種運動方式。設(shè)置了軟限位功能和限位開關(guān)接口以保證整個運動系 統(tǒng)的安全性。留有微處理器接口，可以使用ARM等微處理器方便的進行控制。 內(nèi)部設(shè)有邏輯位置寄存器可以紀錄步進電機當前的邏輯位置。
本發(fā)明的技術(shù)方案如下
一種基于DDS技術(shù)的步進電機運動控制器，其特征在于是在FPGA芯片中， 建立微處理器接口和X、 Y、軸的初始速度寄存器、驅(qū)動速度寄存器、加速度寄 存器、減速度寄存器、加/減速度變化率寄存器、運行步長寄存器、正向軟限位 寄存器、負向軟限位寄存器、命令字寄存器，以及X、 Y、 Z軸運動控制模塊； X、 Y、 Z軸的各寄存器分別與X、 Y、 Z軸運動控制模塊建立通訊連接，微處理 器接口由存儲器和二級寄存器構(gòu)成，存儲器為12個16bit結(jié)構(gòu)，負責接收外部處理器的命令并轉(zhuǎn)發(fā)給相應(yīng)的寄存器以控制X、 Y、 Z軸運動控制模塊，或者從相 應(yīng)的寄存器中提取X、 Y、 Z軸運動控制模塊的當前運行狀態(tài)并發(fā)送給外部處理 器；X、 Y、 Z軸運動控制模塊分別控制X、 Y、 Z三軸步進電機；X、 Y、 Z軸 運動控制模塊由建立于FPGA中的直接數(shù)字頻率合成器、狀態(tài)機、邏輯位置計數(shù) 器、軟限位模塊、運行步長控制器、加速模塊、減速模塊、多路數(shù)據(jù)選擇器、限 位開關(guān)模塊等模塊構(gòu)成，狀態(tài)機負責其相互之間的控制工作。
所述步進電機運動控制器，采用直接數(shù)字頻率合成DDS技術(shù)來實現(xiàn)輸出脈 沖控制器，輸出脈沖頻率連續(xù)可調(diào)，分辨率極高。在此基礎(chǔ)上增加了加速模塊和 減速模塊來實現(xiàn)梯形和S形加速。
所述步進電機運動控制器，其特征在于有正向定步長運行、負向定步長運 行、正向持續(xù)運行、負向持續(xù)運行、歸零五種運動方式。
所述步進電機運動控制器，其特征在于設(shè)計了軟限位模塊，可通過微處理
器設(shè)置運動控制器內(nèi)部軟限位寄存器來實現(xiàn)軟件限位的功能，并留有外部限位開 關(guān)要求。
所述步進電機運動控制器，其特征在于內(nèi)部設(shè)計了邏輯位置寄存器，可根 據(jù)電機的運行狀況自動記錄當前的邏輯位置。
所述步進電機運動控制器，其特征在于步進電機運動控制器的運行過程是 在狀態(tài)機的控制下進行的，狀態(tài)機是整個系統(tǒng)的控制中心。
與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點是(1)采用了具有高速性能和內(nèi)部邏輯資 源豐富的現(xiàn)場可編程邏輯門陣列FPGA芯片，具有集成度高，電路結(jié)構(gòu)簡單的特 點；(2)使用直接數(shù)字頻率合成DDS技術(shù)來控制脈沖頻率的輸出，工作穩(wěn)定可 靠，輸出脈沖頻率連續(xù)可調(diào)，分辨率極高；(3)本發(fā)明可用在步進電機線性運動 控制場合以取代價格昂貴的運動控制芯片、運動控制卡；(4)價格低廉，操作簡 單，經(jīng)濟實用；(5)本發(fā)明在一片F(xiàn)PGA中實現(xiàn)，體積小，可直接焊接在電路板 上，便于二次開發(fā)；(6)本發(fā)明是在FPGA中用verilogHDL語言編程實現(xiàn)硬件 的，可以很方便的在不同廠商，不同型號的FPGA芯片上移植。


圖1是三軸步進電機控制器功能結(jié)構(gòu)框圖。 圖2是基于DDS技術(shù)的運動控制器框圖。圖3是步進電機控制器狀態(tài)機的狀態(tài)轉(zhuǎn)換過程圖。 圖4是DDS的原理結(jié)構(gòu)圖。 圖5是加速模塊的原理結(jié)構(gòu)圖。 圖6是減速模塊的原理結(jié)構(gòu)圖。
具體實施例方式
下面將結(jié)合附圖對本發(fā)明作進一步的詳細說明。
本發(fā)明的功能結(jié)構(gòu)圖如圖1所示，微處理器接口包括存儲器和二級寄存器， 存儲器為12個16bit結(jié)構(gòu)，負責接收微處理器命令并發(fā)送給相應(yīng)的二級寄存器以 控制運動控制模塊；或者從相應(yīng)的二級寄存器中提取運動控制器當前的運行狀態(tài) 并發(fā)送給微處理器。二級寄存器包括X、 Y、 Z三軸的寄存器，下面以X軸為例 來說明各個寄存器的用途。X軸初始速度寄存器用來設(shè)置加速曲線(梯形或S 形)的初始速度，連接到圖2的初始速度頻率字；X軸驅(qū)動速度寄存器用來設(shè)置 加速曲線的高速運行速度(驅(qū)動速度)，連接到圖2的驅(qū)動速度頻率字；X軸加 速度寄存器設(shè)置加速曲線的加速度，連接到圖2的頻率步進字；X軸減速度寄存 器用于設(shè)置減速曲線的減速度，連接到圖2的頻率遞減字；X軸加/減速度變化
率寄存器，用于設(shè)置加速過程或減速過程的加速度或減速度的變化率，連接到圖
2的加速度變化率和減速度變化率端口； X軸運行步長寄存器用來控制定步長驅(qū) 動時的輸出脈沖數(shù)，連接到圖2的運行步長寄存器；X軸正向軟限位寄存器用來
設(shè)置正向的軟限位位置，連接到圖2的正向軟限位寄存器；X軸負向軟限位寄存 器用來設(shè)置負向的軟限位位置，連接到圖2的負向軟限位寄存器；X軸命令寄存
器用來寫配置命令。三個運動控制模塊分別控制X、 Y、 Z三軸步進電機的運動， 每個運動控制模塊主要由DDS、狀態(tài)機、邏輯位置寄存器、軟限位模塊、運行 步長控制器、加速模塊、減速模塊、多路數(shù)據(jù)選擇器等模塊構(gòu)成。DDS負責輸 出脈沖頻率生成，加速模塊、減速模塊負貢梯形和S形加速、減速過程的實現(xiàn)， 邏輯位置寄存器負責記錄步進電機當前的邏輯位置，軟限位模塊設(shè)置正負兩個方 向的軟限位點，運行步長控制器控制兩個定步長運行方式的總步長，狀態(tài)機負責 各個子模塊的協(xié)調(diào)工作。
圖2所示為基于DDS技術(shù)的運動控制器框圖。梯形/S形選擇信號用來控制 調(diào)速過程工作是工作在梯形還是S形過程，由狀態(tài)機產(chǎn)生。當運動控制器停止工作時，狀態(tài)機控制多路數(shù)據(jù)選擇器選通空閑狀態(tài)寄存器；當工作在低速時，狀態(tài) 機控制多路數(shù)據(jù)選擇器選通初始速度寄存器；當工作在加速狀態(tài)時，狀態(tài)機控制 多路數(shù)據(jù)選擇器選通加速模塊；當工作在減速狀態(tài)時，狀態(tài)機控制多路數(shù)據(jù)選擇 器選通減速模塊；當工作在高速狀態(tài)時，狀態(tài)機控制多路數(shù)據(jù)選擇器選通驅(qū)動速 度寄存器。在低速工作狀態(tài)中收到立即停止命令、減速停止命令、遇到軟限位或 限位開關(guān)則立即停止工作；在加速工作狀態(tài)中收到減速停止命令或遇到軟限位則 跳轉(zhuǎn)到異常減速狀態(tài)，將當前速度作為減速點開始減速過程，當收到立即停止命 令或遇到限位開關(guān)則立即停止工作；在減速工作狀態(tài)中收到立即停止命令或限位 開關(guān)則立即停止工作，收到減速停止命令或遇到軟限位不響應(yīng)；在高速工作狀態(tài) 中收到立即停止命令或遇到限位開關(guān)則立即停止，收到減速停止命令或遇到軟限 位則跳轉(zhuǎn)到減速狀態(tài)開始減速。如果是工作在定步長運動方式下，在四種工作狀 態(tài)的每一種狀態(tài)下，只要總運行脈沖數(shù)結(jié)束則無條件立即停止工作。
圖4為DDS的原理結(jié)構(gòu)圖。由圖可知DDS由相位累加器、加法器和ROM 表構(gòu)成。相位累加器是DDS的核心部件，在每一個時鐘上升沿，累加器將相位 增量值累加，累加結(jié)果送至加法器與相位調(diào)節(jié)字相加，加法器的輸出結(jié)果作為 ROM表的地址，以輸出所需波形的幅值。這樣，相位累加器在參考時鐘的作用 下，進行線性相位累加，當相位累加器累加滿量時就會產(chǎn)生一次溢出，完成一個 周期性的動作，這個周期就是DDS合成信號的一個頻率周期，累加器的溢出頻 率就是DDS輸出的信號頻率。每次取數(shù)之前改變相位調(diào)節(jié)字就可以動態(tài)調(diào)節(jié)相
位。由以上分析可知，對于計數(shù)容量為2^的相位累加器(N為相位累加器的位
數(shù)，本設(shè)計中取N二32)，由于頻率控制字FCW經(jīng)過^一次累加，相位累加器
FC『
滿量溢出，完成一個周期運算，所以輸出頻率為/。=^^/￡, X為時鐘頻率，
理論上最小頻率分辨率A/ = +/e 。
圖5為步進電機運動控制器加速模塊原理框圖。梯形/S形選擇信號由狀態(tài)機 輸出，由它來選擇加速過程是梯形或者S形，當此信號為低電平時加速過程為梯 形，當此信號為高電平時加速過程為S形。當工作在梯形加速過程時，選擇器選 通頻率步進字信號，步進電機從初始速度開始加速，在加速過程的每一個計數(shù)溢出周期(圖5中的計數(shù)器溢出一次為一個計數(shù)溢出周期)，累加器將頻率步進字 進行累加，累加結(jié)果送入加法器與初始速度頻率字相加，加法器輸出結(jié)果分為兩 路， 一路作為DDS的頻率控制字，以控制輸出脈沖的頻率，另一路輸入到比較 器與驅(qū)動速度頻率字進行比較，當加法器的輸出大于等于驅(qū)動速度頻率字時，梯 形加速過程完成。
當工作在S形加速過程時，選擇器選通加速度變化率累加器這路信號，步進 電機從初始速度開始加速，在每一個計數(shù)溢出周期，加速度變化率累加器累加一 次，加速度從O開始一直累加到設(shè)定的頻率步進字，當加速度到達設(shè)定的頻率步 進字時，記下當前速度與初始速度的差值，用轉(zhuǎn)折速度表示；然后進行勻加速運 行(加速度不變)，當驅(qū)動速度與當前速度的差值等于轉(zhuǎn)折速度時，加速度從頻 率步進字開始遞減，遞減到O時開始以驅(qū)動速度運行。
圖6是減速模塊的原理結(jié)構(gòu)圖，其工作原理與加速模塊類似，只是將加法器 換成了減法器。
權(quán)利要求
1、一種基于DDS技術(shù)的步進電機運動控制器，其特征在于是在FPGA芯片中，建立微處理器接口和X、Y、軸的初始速度寄存器、驅(qū)動速度寄存器、加速度寄存器、減速度寄存器、加/減速度變化率寄存器、運行步長寄存器、正向軟限位寄存器、負向軟限位寄存器、命令字寄存器，以及X、Y、Z軸運動控制模塊；X、Y、Z軸的各寄存器分別與X、Y、Z軸運動控制模塊建立通訊連接，微處理器接口由存儲器和二級寄存器構(gòu)成，存儲器為12個16bit結(jié)構(gòu)，負責接收外部處理器的命令并轉(zhuǎn)發(fā)給相應(yīng)的寄存器以控制X、Y、Z軸運動控制模塊，或者從相應(yīng)的寄存器中提取X、Y、Z軸運動控制模塊的當前運行狀態(tài)并發(fā)送給外部處理器；X、Y、Z軸運動控制模塊分別控制X、Y、Z三軸步進電機；X、Y、Z軸運動控制模塊由建立于FPGA中的直接數(shù)字頻率合成器、狀態(tài)機、邏輯位置計數(shù)器、軟限位模塊、運行步長控制器、加速模塊、減速模塊、多路數(shù)據(jù)選擇器、限位開關(guān)模塊等模塊構(gòu)成，狀態(tài)機負責其相互之間的控制工作。
2、 根據(jù)權(quán)利要求1所述步進電機運動控制器，其特征在于采用直接數(shù)字 頻率合成DDS技術(shù)來實現(xiàn)輸出脈沖控制器，輸出脈沖頻率連續(xù)可調(diào)，分辨率極 高。在此基礎(chǔ)上增加了加速模塊和減速模塊來實現(xiàn)梯形和S形加速。
3、 根據(jù)權(quán)利要求1所述步進電機運動控制器，其特征在于有正向定步長 運行、負向定步長運行、正向持續(xù)運行、負向持續(xù)運行、歸零五種運動方式。
4、 根據(jù)權(quán)利要求1所述步進電機運動控制器，其特征在于設(shè)計了軟限位模塊，可通過微處理器設(shè)置運動控制器內(nèi)部軟限位寄存器來實現(xiàn)軟件限位的功 能，并留有外部限位開關(guān)要求。
5、 根據(jù)權(quán)利要求1所述步進電機運動控制器，其特征在于內(nèi)部設(shè)計了邏輯位置寄存器，可根據(jù)電機的運行狀況自動記錄當前的邏輯位置。
6、 根據(jù)權(quán)利要求1所述步進電機運動控制器，其特征在于步進電機運動控制器的運行過程是在狀態(tài)機的控制下進行的，'狀態(tài)機是整個系統(tǒng)的控制中心。
全文摘要
本發(fā)明是一種基于DDS技術(shù)的步進電機運動控制器，是在FPGA芯片中，建立微處理器接口和X、Y、軸的初始速度寄存器、驅(qū)動速度寄存器、加速度寄存器、減速度寄存器、加/減速度變化率寄存器、運行步長寄存器、正向軟限位寄存器、負向軟限位寄存器、命令字寄存器，以及X、Y、Z軸運動控制模塊。運動控制模塊分別控制X、Y、Z三軸的步進電機，它主要由DDS、狀態(tài)機、邏輯位置寄存器、軟限位模塊、運行步長控制器、加速模塊、減速模塊、多路數(shù)據(jù)選擇器等模塊構(gòu)成。本發(fā)明將直接數(shù)字頻率合成(DDS)技術(shù)應(yīng)用于運動控制器中，實現(xiàn)了三軸步進電機的T型調(diào)速和S型調(diào)速控制，可實現(xiàn)步進電機的勻速、加速、減速運行，運行速度、加速度及減速度可通過微處理器來設(shè)置。
文檔編號H02P21/00GK101299589SQ20081002047
公開日2008年11月5日 申請日期2008年3月5日 優(yōu)先權(quán)日2008年3月5日
發(fā)明者茍成全, 黃福光 申請人:芯碩半導體(中國)有限公司