專利名稱：升壓電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種升壓電路。
背景技術(shù)：
通常，在利用諸如電池的低電壓電源操作的電子設(shè)備中使用了各 種升壓電路。升壓電路將輸入低電壓電源升壓到使電子設(shè)備能夠正確 地操作的電壓。對于此種升壓電路，存在由多個二極管和電容器組成 并且在半導(dǎo)體集成電路中廣泛使用的電荷泵電路。
圖9示出電荷泵升壓電路1。如圖9中所示，升壓電路1包括二極 管Dl至D5和電容器C1至C5。電容器C1至C5的一端被分別連接至 節(jié)點(diǎn)al至a5?？刂菩盘朣l被輸入至電容器Cl和C3的另一端?？刂?信號S2被輸入至電容器C2和C4的另一端。電容器C5的另一端被連 接至接地電勢GND。
參考圖10解釋升壓電路1的操作。圖10是示出升壓電路1的操 作的時序圖。如圖10中所示，控制信號S1和S2的電勢以預(yù)定的頻率 重復(fù)成為電源電壓VDD和接地電勢GND。但是，在控制信號Sl和S2 之間電源電壓VDD和接地電勢GND的時間段不同。
從時間tl至t2控制信號Sl處于接地電勢GND。這時，電容器 Cl被用從電源電壓VDD流動通過二極管Dl的電流充電。這時充電電 壓即節(jié)點(diǎn)al的電壓被表示為VDD-VF，VF表示二極管D1的前向壓降。
接下來，從時間t2到t3控制信號Sl處于電源電壓VDD。這時， 電容器C1的另一個端的電勢變?yōu)殡娫措妷篤DD。因此，電容器C1的一端的電勢即節(jié)點(diǎn)al的電勢增加到2VDD-VF。這時控制信號S2的電 勢是接地電勢GND。因此，電容器C2被用流過二極管D2的電流充電。 這時，充電電壓即節(jié)點(diǎn)al的電壓被表示為VDD-VF， VF表示二極管 Dl的前向壓降。
從時間t3到t4控制信號S2處于電源電壓VDD。這時，電容器 C2的另一端的電勢變?yōu)殡娫措妷篤DD。因此，電容器C2的一端的電 勢即節(jié)點(diǎn)a2的電勢增加到3VDD-2VF。通過與上述相類似的操作充電 電容器C3至C5。然后，節(jié)點(diǎn)a3至a5的電勢還增加大于前級的節(jié)點(diǎn) 的電壓。最終，是輸出電壓Vout的節(jié)點(diǎn)a5的電壓變?yōu)?VDD-5VF。
如上所述，能夠通過相對簡單的電路構(gòu)造實(shí)現(xiàn)電荷泵升壓電路1。 升壓電路1具有能夠通過調(diào)整電路級數(shù)容易地獲得所想要的電壓的優(yōu) 點(diǎn)。但是，升壓電路1還具有下述缺點(diǎn)，因?yàn)橐患墐H能夠升壓VDD-VF， 因此如果諸如電池的輸入電源電壓VDD較低則需要更多級。
在日本未經(jīng)審査的專利申請公開2003-45193中公布了解決此種問 題的技術(shù)。在圖11中示出了在日本未經(jīng)審查的專利申請公開 2003-45193中公布的升壓電路2。如圖11中所示，升壓電路2包括 MOSFET Ql至Q5、電容器Cl至C5、以及反相器INV1和INV2。 MOSFET Ql至Q5是二極管接法晶體管，其中漏極和柵極被分別連接。 因此，MOSFET Ql至Q5以與圖9中的二極管Dl至D5相類似的方式 工作?？刂菩盘朣2和S1被分別地輸入至反相器INV1和INV2。反相 器INV1和INV2將控制信號S3和S4輸出至電容器C3和C4的另一 端，其中控制信號S3和S4是控制信號S2和Sl的反轉(zhuǎn)信號。此外， 反相器INV1的電源電壓是節(jié)點(diǎn)al的電壓，并且反相器INV2的電源 電壓是節(jié)點(diǎn)a2的電壓。
參考圖12解釋升壓電路2的操作。圖12是示出升壓電路2的操 作的時序圖?；静僮髋c圖10中的相同。但是，通過控制信號S4和S3以高于電源電壓VDD的電壓驅(qū)動電容器C3和C4。在下面描述了 其理由。首先，控制信號S3使用節(jié)點(diǎn)al的電勢作為反相器INV1的電 源電壓。因此，控制信號S3切換成電壓2VDD-VDS和接地電壓GND。 類似地，控制信號S4使用節(jié)點(diǎn)a2的電勢作為反相器INVl的電源電壓。 因此，控制信號S4切換成電壓3VDD-2VDS和接地電壓GND。在這里 "VDS"表示二極管接法M0SFETQ1至Q5的漏極和源極之間的電壓。 因此，VDS的值通常是等于MOSFET的閾值電壓，大約為0.5V至1.5V。
結(jié)果，節(jié)點(diǎn)a5的電勢即輸出電壓Vout被表示為8VDD-8VDS。即， 當(dāng)圖10中的"VF"和上述"VDS"是相同的值時，升壓電路2的輸出 電壓Vout是要比升壓電路1的輸出電壓Vout高3VDD-3VDS的量的電壓。

發(fā)明內(nèi)容
但是，在日本未經(jīng)審查的專利申請公開2003-45193中公布的升壓 電路2中，每個電容器的充電電壓被減少了二極管接法的MOSFET的 壓降的量。因此，如果被用作電源的電池的電壓與上述VDS幾乎相同， 那么一級僅能升壓小的電壓，從而為了獲得想要的電壓要求有許多級D 與相比較，本發(fā)明已經(jīng)發(fā)現(xiàn)隨著升壓電路1的問題帶來的電路尺寸增 加的問題。
本發(fā)明的實(shí)施例的第一示例性方面是升壓電路，該升壓電路包括 第一電容器件和開關(guān)，該開關(guān)響應(yīng)于第一控制信號使第一節(jié)點(diǎn)與第一
電容器件的一端導(dǎo)通或者非導(dǎo)通。升壓電路將被施加于第一節(jié)點(diǎn)的電 壓施加于第一電容器件的一端并且根據(jù)被施加于第一節(jié)點(diǎn)的電壓充電 第一電容器件，并且其后響應(yīng)于第二控制信號升壓第一電容器件的一 端的電勢，其中第二控制信號被施加于被充電的第一電容器件的另一端。
根據(jù)本發(fā)明，如果為了充電第一電容器件而將被施加于第一節(jié)點(diǎn)的電壓施加于第一電容器件的一端，那么經(jīng)由切換導(dǎo)通或者非導(dǎo)通狀 態(tài)的開關(guān)充電第一電容器件。因此，為第一電容器件充電的充電電壓 將不會由于二極管中的壓降等等而減少。這使得能夠減少升壓電路的 級而獲得所想要的輸出電壓。
本發(fā)明使得能夠抑制增加電路尺寸。


結(jié)合附圖，根據(jù)某些示例性實(shí)施例的以下描述，以上和其它示例 性方面、優(yōu)點(diǎn)和特征將更加明顯，其中
圖l是根據(jù)本發(fā)明的第一示例性實(shí)施例的升壓電路的構(gòu)造的示例； 圖2是根據(jù)本發(fā)明的第一示例性實(shí)施例的控制信號的生成電路的
示例；
圖3是根據(jù)本發(fā)明的第一示例性實(shí)施例的升壓電路的操作的時序
圖4是根據(jù)本發(fā)明的第二示例性實(shí)施例的升壓電路的構(gòu)造的示例； 圖5是根據(jù)本發(fā)明的第二示例性實(shí)施例的升壓電路的操作的時序
圖6是根據(jù)本發(fā)明的第三示例性實(shí)施例的升壓電路的構(gòu)造的示例； 圖7是根據(jù)本發(fā)明的第三示例性實(shí)施例的升壓電路的操作的時序
圖8是根據(jù)本發(fā)明的第三示例性實(shí)施例的升壓電路的構(gòu)造的示例； 圖9是現(xiàn)有技術(shù)的升壓電路的構(gòu)造的示例； 圖IO是現(xiàn)有技術(shù)的升壓電路的操作的時序圖； 圖11是現(xiàn)有技術(shù)的升壓電路的構(gòu)造的示例；以及 圖12是現(xiàn)有技術(shù)的升壓電路的操作的時序圖。
具體實(shí)施例方式
第一示例性實(shí)施例
參考附圖在下文中詳細(xì)地描述本發(fā)明的第一示例性實(shí)施例。在圖1中示出了根據(jù)本實(shí)施例的升壓電路100的構(gòu)造的示例。如圖1中所示， 升壓電路100包括電容器件C1至C5、 二極管D2至D5、控制信號生 成電路110、以及開關(guān)lll。開關(guān)111包括PM0S晶體管QP1。
至于PMOS晶體管QP1，漏極被連接至電源電壓端VDD，源極被 連接至節(jié)點(diǎn)al，并且柵極被連接至節(jié)點(diǎn)bl。
二極管D2至D5中的每一個包括前向壓降VF。至于二極管D2， 陽極被連接至節(jié)點(diǎn)al并且陰極被連接至節(jié)點(diǎn)a2。至于二極管D3，陽 極被連接至節(jié)點(diǎn)a2并且陰極被連接至節(jié)點(diǎn)a3。至于二極管D4，陽極 被連接至節(jié)點(diǎn)a3并且陰極被連接至節(jié)點(diǎn)a4。至于二極管D5，陽極被 連接至節(jié)點(diǎn)a4并且陰極被連接至輸出端Vout。注意的是，電源電壓端 VDD提供電源電壓VDD。為了方便，輸出端"Vout"的代碼表示端子 的名稱和輸出端的電勢。
控制信號生成電路110包括PMOS晶體管QP2和NMOS晶體管 QN2。PMOS晶體管QP2和NMOS晶體管QN2組成反相器。至于PMOS 晶體管QP2，源極被連接至節(jié)點(diǎn)al并且漏極被連接至節(jié)點(diǎn)bl。至于 NMOS晶體管QN2，源極被連接至接地電壓端GND，并且漏極被連接 至節(jié)點(diǎn)bl。注意的是，接地電壓端GND提供接地電壓GND?？刂菩?號S2被輸入至PMOS晶體管QP2和NMOS晶體管QN2的柵極。由 PMOS晶體管QP2和NMOS晶體管QN2組成的反相器輸入控制信號 S2并且將控制信號S3輸出至節(jié)點(diǎn)bl。反相器以節(jié)點(diǎn)al的電勢作為電 源電壓進(jìn)行操作。
至于電容器件C1， 一端被連接至節(jié)點(diǎn)al，并且控制信號S1被輸 入至另一端。至于電容器件C2， 一端被連接至節(jié)點(diǎn)a2，并且控制信號 S2被輸入至另一端。至于電容器件C3， 一端被連接至節(jié)點(diǎn)a3，并且另 一端被連接至節(jié)點(diǎn)M。因此，控制信號S3被輸入至電容器件C3的另 一端。至于電容器件C4， 一端被連接至節(jié)點(diǎn)a4，并且控制信號S2被輸入至另一端。至于電容器件C5， 一端被連接至輸出端Vout，并且另 一端被連接至接地電壓端GND。
圖2示出生成控制信號Sl和S2的基本控制信號生成電路101的 示例。如圖2中所示，基本控制信號生成電路101包括振蕩器102、以 及反相器INV1和INV2。振蕩器102輸出預(yù)定頻率的時鐘信號。反相 器INV1反轉(zhuǎn)和緩沖來自于振蕩器102的輸出時鐘信號。反相器INV2 反轉(zhuǎn)和緩沖控制信號Sl。如上所述，通過反相器INV1和INV2緩沖控 制信號Sl和S2。因此，能夠完全地驅(qū)動電容負(fù)載即控制信號Sl和S2 的目的地。此外，控制信號Sl和S2的電勢電平以預(yù)定頻率重復(fù)接地 電壓GND和電源電壓VDD。控制信號Sl和S2是接地電壓GND和電 源電壓VDD的時段的時序彼此不同的反相信號。注意的是，只要電路 能夠獲得上述控制信號Sl和S2，基本控制信號生成電路101的構(gòu)造可 以不同于圖2中所示的電路構(gòu)造。
參考附圖詳細(xì)地解釋升壓電路100的操作。在圖3中示出根據(jù)本 實(shí)施例的升壓電路100的操作的時序圖的示例。注意的是，電容器件 Cl至C5被假定為在充電時被完全充電。
如圖3中所示，在從時間tl至t2的時段中控制信號Sl處于接地 電壓GND。這時，控制信號S2變?yōu)殡娫措妷篤DD。因此，在控制信 號生成電路110中，PMOS晶體管QP2被截止并且NMOS晶體管QN2 被導(dǎo)通。因此，控制信號S3變成接地電壓GND。
隨著控制信號S3處于接地電壓GND， PMOS晶體管QP1也被導(dǎo) 通。因此，使電源電壓端VDD和節(jié)點(diǎn)al即電容器件C1的一端導(dǎo)通。 另一方面，隨著控制信號Sl被輸入至電容器件Cl的另一端，在從時 間tl至t2的時段中施加接地電壓GND。因此，兩端之間的電勢差是 VDD并且對電容器件Cl充電與電勢差相對應(yīng)的電荷。接下來，在時間t2控制信號Sl變?yōu)殡娫措妷篤DD。隨著控制信 號Sl變?yōu)殡娫措妷篤DD，節(jié)點(diǎn)al的電勢增加到2VDD。但是，在控 制信號生成電路110中，同時導(dǎo)通PMOS晶體管QP2并且截止NMOS 晶體管QN2。因此，使節(jié)點(diǎn)al和節(jié)點(diǎn)bl導(dǎo)通，成為相同的電勢，即 2VDD。因此，PMOS晶體管QP1被截止。然后，通過二極管D2，電 流從具有被增加到2VDD的電勢的節(jié)點(diǎn)al流到電容器件C2的一端(節(jié) 點(diǎn)a2)。用該電流充電電容器件C2。在從時間t2到t3的時段中控制 信號S2處于接地電壓GND。因此，根據(jù)節(jié)點(diǎn)a2的電勢和接地電壓GND 之間的電勢差充電電容器件C2。此外，節(jié)點(diǎn)a2的電勢是通過從節(jié)點(diǎn) al的電勢2VDD中減去二極管D2的前向壓降VF而計(jì)算的電勢。從上 述說明中，用兩端的2VDD-VF的電勢差充電電容器件C2。
電容器件C3和C4的充電電壓即節(jié)點(diǎn)a3和a4的電勢也通過類似 的操作增加。但是，至于電容器件C3，另一端被連接至節(jié)點(diǎn)bl并且控 制信號S3被輸入至此。在下文中描述了電容器件C3的升壓電壓即節(jié) 點(diǎn)a3的電勢。
在時間t3控制信號S2變?yōu)殡娫措妷篤DD。電容器件C2的另一 端的電勢增加了電源電壓VDD的量。因此電容器件C2的一端即節(jié)點(diǎn) a2的電勢從2VDD-VF增加到3VDD-VF。另一方面，在控制信號生成 電路110中，PMOS晶體管QP2被截止并且NMOS晶體管QN2被導(dǎo) 通。因此，是節(jié)點(diǎn)bl的電勢的控制信號S3變?yōu)榻拥仉妷篏ND。因此， 通過二極管D3電流從具有被增加到3VDD-VF的電勢的節(jié)點(diǎn)a2流到電 容器件C3的一端(節(jié)點(diǎn)a3)。然后，電容器件C3被充電。注意的是， 用通過減去二極管D3的壓降VF而計(jì)算的3VDD-2VF的電勢差充電電 容器件C3。
接下來，在時間t4控制信號S2變?yōu)榻拥仉妱軬ND。因此，在控 制信號生成電路110中，PMOS晶體管QP2被導(dǎo)通并且NMOS晶體管 QN2被截止。如上所述，使節(jié)點(diǎn)al和bl導(dǎo)通，從而電容器件C3的另一端的電勢增加到2VDD。這使電容器件C3的一端即節(jié)點(diǎn)a3的電勢 增加到5VDD-2VF。以與電容器件C2相類似的方式操作電容器件C4。 因此，在這里省略了操作的詳細(xì)解釋。
因此，輸出端Vout的電勢Vout將會是6VDD-4VF。電容器件C5 的另一端被連接至接地電壓GND。不管升壓操作如何，電容器件C5 作為平滑電容器操作。
如上所述，第一示例性實(shí)施例的升壓電路100使用PMOS晶體管 QP1作為開關(guān)。與圖9中所示的現(xiàn)有技術(shù)的升壓電路1相比，這使得 能夠?qū)⑤敵鲭妷篤out升壓是二極管的壓降的壓降VF的量。此外，是 控制信號生成電路100的輸出的控制信號S3被施加于電容器件C3的 另一端以驅(qū)動電容器件C3。這使得能夠?qū)⒐?jié)點(diǎn)a3升壓大于升壓電路1 的VDD的量。因此，能夠獲得提高了總計(jì)VDD+VF的量的輸出電壓 Vout。相反地，為了升壓到所想要的輸出電壓電路要求比升壓電路1 更少的級，從而實(shí)現(xiàn)電路的小型化。
在具體的示例中，假設(shè)VDD是2V，則升壓電路1的電勢Vout 能夠達(dá)到5X2.0-5X0.6=7V。但是，圖1的升壓電路100的電勢Vout 能夠達(dá)到6X2.0-4X0.6二9.6V，即在相同級數(shù)的情況下提高了 2.6V。如 果想要的輸出電壓是7V，那么升壓電路1要求5級的電荷泵電路。在 升壓電路100中，能夠省略在圖1中示出的二極管D4和電容器件C4。 即使在這樣的情況下，也能夠獲得5Vdd-3VF=8.2V的電壓，從而實(shí)現(xiàn) 減少電路器件的數(shù)量并且增加輸出電壓。
注意的是，如果通過除了 VDD之外的另外的高壓驅(qū)動控制信號 S1和S2，則因?yàn)榭刂菩盘朣3變得較高，因此能夠獲得相同的效果。
此外，在圖11的升壓電路2中，輸出電壓是8VDD-8VDS。因 ， 如果電源電壓VDD幾乎與VDS相同，那么輸出電壓不能被升壓或者能夠被升壓極其小的電壓。即使在這樣的情況下；升壓電路100能夠 確4呆達(dá)至IJ 6VDD-4VF (VF=VDS)的升壓電壓。
假定上述電容器件C1至C5的靜電電容值比輸出電流大很多。例 如，如果電容器件C1至C5由多層陶瓷電容器等等組成，則電容器件 的尺寸幾乎與大約從lpF至1000pF的靜電電容值相同。因此，能夠使 用具有比輸出電流大很多的靜電電容值的電容器件。但是，為了通過 包括電容裝置的半導(dǎo)體集成電路的一個芯片實(shí)現(xiàn)本發(fā)明的升壓電路 100，電容裝置的靜電電容值很大地影響芯片的面積。這要求根據(jù)輸出 設(shè)置最小的靜電電容值。
在下文中，在通過半導(dǎo)體集成電路的一個芯片實(shí)現(xiàn)升壓電路100 的情況和現(xiàn)有技術(shù)的升壓電路1之間，對電容裝置的靜電電容值進(jìn).行 比較。注意的是，最后級電容器件C5是平滑電容器，因此使用除了電 容器件C5之外的電容器件的總電容進(jìn)行比較。為了方便，電容器件的 代碼"C1"至"C4"表示元件名稱和它們的靜電電容。
在升壓電路1中，假設(shè)根據(jù)輸出電容器件的最小的靜電電容是 Cm，可以說Cl=C2=C3=C4=Cm。因此電容器件的總電容是4Cm。另 一方面，在本發(fā)明的升壓電路100中，可以說C2=C3=C4=Cm。但是 Cl被要求用于充電C3和C2，即Cl=C2+C3=2Cm。因此電容器件的總 電容是Cl+C2+C3+C4=5Cm。因此，在本發(fā)明的升壓電路100中，與 現(xiàn)有技術(shù)的升壓電路1相比較，電容器件的總電容增加了 Cm的量。因 此，為了具有與升壓電路l相同的靜電電容，必須移除一級。但是，
如上所述，即使移除了一級，本發(fā)明的升壓電路100能夠達(dá)到提高了 2VF的輸出電壓。因此，為了避免芯片尺寸的增加，能夠通過移除一 級解決上述問題。如上所述，即使當(dāng)企圖通過半導(dǎo)體集成電路實(shí)現(xiàn)本 發(fā)明時，能夠?qū)崿F(xiàn)諸如較高的輸出電壓和減少的芯片面積的效果。
第二示例性實(shí)施例參考附圖詳細(xì)地描述本發(fā)明的第二示例性實(shí)施例。在圖4中示出
了根據(jù)本實(shí)施例的升壓電路200的構(gòu)造的示例。如圖4中所示，升壓 電路200包括電容器件Cl至C5、 二極管D3-D5、控制信號生成電路 110和120、以及開關(guān)111和121。在圖4中，通過與圖1中的相同或 者相似的附圖標(biāo)記來表示與圖1中相同或者相似的組件。與第一示例 性實(shí)施例的不同之處在于增加了控制信號生成電路120并且用開關(guān)121 替代了二極管D2。因此，在第二示例性實(shí)施例的說明中僅描述這些不 同。
控制信號生成電路120包括PMOS晶體管QP4和NMOS晶體管 QN4。PMOS晶體管QP4和NMOS晶體管QN4組成反相器。至于PMOS 晶體管QP4，源極被連接至節(jié)點(diǎn)a2并且漏極被連接至節(jié)點(diǎn)b2。至于 NMOS晶體管QN4,源極被連接至接地電壓端GND并且漏極被連接至 節(jié)點(diǎn)b2。控制信號S3被輸入至PMOS晶體管QP4和NMOS晶體管 QN4的柵極。由PMOS晶體管QP4和NMOS晶體管QN4組成的反相 器，輸入控制信號S3并且將控制信號S4輸出至節(jié)點(diǎn)b2。該反相器以 節(jié)點(diǎn)a2的電勢作為電源電壓而操作。此外，節(jié)點(diǎn)b2與電容器件C4的 另一端連接。即，控制信號S4被輸入至電容器件C4的另一端。
開關(guān)121包括PMOS晶體管QP3。至于PMOS晶體管QP3,漏極被 連接至節(jié)點(diǎn)al，源極被連接至節(jié)點(diǎn)a2，并且柵極被連接至節(jié)點(diǎn)b2。艮P ， 控制信號S4也被輸入至PMOS晶體管QP3的柵極。
在下文中，參考附圖詳細(xì)地解釋升壓電路200的操作。在圖5中 示出根據(jù)第二示例性實(shí)施例的升壓電路200的操作的時序圖的示例。 通過升壓電路200的操作與在第一示例性實(shí)施例中解釋的升壓電路100 的操作基本上相同。因此，在這里僅描述了與第一示例性實(shí)施例的不 同。
如圖5中所示，例如，在從時間t2至t3的時段中從控制信號生成電路110輸出的控制信號S3的電勢是2VDD。因此，在控制信號生成 電路120中，PMOS晶體管QP4被截止并且NMOS晶體管QN4被導(dǎo) 通。因此，從控制信號生成電路120輸出的控制信號S4變?yōu)榻拥仉妱?GND。此外，隨著控制信號S4變?yōu)榻拥仉妱軬ND， PMOS晶體管QP3 被導(dǎo)通以使節(jié)點(diǎn)al和a2導(dǎo)通。另一方面，隨著控制信號S3變?yōu)?VDD， PMOS晶體管QP1被截止，從而阻斷電源電壓端VDD和節(jié)點(diǎn)al。因 此，通過PMOS晶體管QP3電流從具有被增加到2VDD的電勢的節(jié)點(diǎn) al流到電容器件C2的另一端(節(jié)點(diǎn)a2)。然后，電容器件C2被充電。 用升壓電路200中的PMOS晶體管QP3替換升壓電路100中的二極管 D2。因此，移除了二極管的前向壓降VF。因此，用2VDD的電勢差充 電電容器件C2。然后，在時間t3控制信號S2變?yōu)閂DD并且節(jié)點(diǎn)a2 增加到3VDD。后面的操作與第一示例性實(shí)施例的相同。
電容器件C4的另一端被連接至節(jié)點(diǎn)b2。如上所述，在從時間t2 到t3的時段中控制信號S4處于接地電勢GND。因此，電容器件C4 的另一端的電勢也是接地電勢GND。這時，節(jié)點(diǎn)a3的電勢已經(jīng)被增加 到5VDD-VF。通過二極管D4電流從節(jié)點(diǎn)a3流到電容器件C4的另一 端(節(jié)點(diǎn)a4)。然后，用兩端的電勢差5VDD-2VF充電電容器件C4。
接下來，在時間t3控制信號S3變?yōu)?VDD。因此PMOS晶體管 QP4被導(dǎo)通并且NMOS晶體管QN4被截止。因此，使節(jié)點(diǎn)a2和b2導(dǎo) 通并且控制信號S4變?yōu)?VDD。因此，電容器件C4的另一端增加到 3VDD。這將電容器件C4的一端即節(jié)點(diǎn)a4的電勢增加到8VDD-2VF。 然后，充電作為平滑電容器的電容器件C5。因此，輸出端Vout的電勢 Vout將會是8VDD-3VF的電勢。
如上所述，在第二示例性實(shí)施例的升壓電路200中，用PMOS晶 體管QP3替換了根據(jù)第一示例性實(shí)施例的升壓電路100的二極管D2。 該P(yáng)MOS晶體管QP3被用作開關(guān)。這能夠移除升壓電路100中的二極 管的前向壓降VF，從而增加輸出電壓Vout。此外，控制信號生成電路120的控制信號S4被連接至電容器件C4的另一端以驅(qū)動電容器件C4。 因此，與升壓電路100相比較，節(jié)點(diǎn)a4能夠被升壓2VDD的量。結(jié)果， 輸出電壓Vout能夠是8VDD-3VF。因此，與升壓電路100相比較能夠 獲得總共提高了 2VDD+VF的輸出電壓Vout。這也表示升壓電路200 能夠獲得比參考圖11解釋的現(xiàn)有技術(shù)的升壓電路2高的輸出電壓Vout (其中VF=VDS)。
第三示例性實(shí)施例
參考附圖詳細(xì)地描述了本發(fā)明的第三示例性實(shí)施例。在圖6中示 出了根據(jù)本實(shí)施例的升壓電路300的構(gòu)造的示例。如圖6中所示，升 壓電路300包括電容器件Cl至C5、控制信號生成電路110至150、以 及開關(guān)111至151。在圖6中，通過與圖2中的相同或者相似的附圖標(biāo) 記來表示與圖2中相同或者相似的組件。與第二示例性實(shí)施例的不同 之處在于增加了控制信號生成電路130至150并且用開關(guān)131至151 替換了二極管D3至D5。因此，在第三示例性實(shí)施例的解釋中僅描述 這些不同。
控制信號生成電路130包括PMOS晶體管QP6和NMOS晶體管 QN6。PMOS晶體管QP6和NMOS晶體管QN6組成反相器。至于PMOS 晶體管QP6,源極被連接至節(jié)點(diǎn)a3并且漏極被連接至節(jié)點(diǎn)b3。至于 NMOS晶體管QN6,源極被連接至接地電壓端GND并且漏極被連接至 節(jié)點(diǎn)b3?？刂菩盘朣4被輸入至PMOS晶體管QP6和NMOS晶體管 QN6的柵極。由PMOS晶體管QP6和NMOS晶體管QN6組成的反相 器，輸入控制信號S4并且將控制信號S5輸出至節(jié)點(diǎn)b3。該反相器以 節(jié)點(diǎn)a3的電勢作為電源電壓而操作。
控制信號生成電路140包括PMOS晶體管QP8和NMOS晶體管 QN8。PMOS晶體管QP8和NMOS晶體管QN8組成反相器。至于PMOS 晶體管QP8,源極被連接至節(jié)點(diǎn)a4并且漏極被連接至節(jié)點(diǎn)b4。至于 NMOS晶體管QN8,源極被連接至接地電壓端GND并且漏極被連接至節(jié)點(diǎn)b4?？刂菩盘朣5被輸入至PMOS晶體管QP8和NMOS晶體管 QN8的柵極。由PMOS晶體管QP8和NMOS晶體管QN8組成的反相 器，輸入控制信號S5并且將控制信號S6輸出至節(jié)點(diǎn)b4。該反相器以 節(jié)點(diǎn)a4的電勢作為電源電壓而操作。
控制信號生成電路150包括PMOS晶體管QP10和NMOS晶體管 QNIO。 PMOS晶體管QP10和NMOS晶體管QN10組成反相器。至于 PMOS晶體管QP10,源極被連接至輸出端Vout并且漏極被連接至節(jié)點(diǎn) b5。至于NMOS晶體管QN10,源極被連接至接地電壓端GND并且漏極 被連接至節(jié)點(diǎn)b5?？刂菩盘朣6被輸入至PMOS晶體管QP10和NMOS 晶體管QN10的柵極。由PMOS晶體管QP10和NMOS晶體管QN10 組成的反相器，輸入控制信號S6且將控制信號S7輸出至節(jié)點(diǎn)b5。該 反相器以輸出端Vout的電勢作為電源電壓而操作。
開關(guān)131包括PMOS晶體管QP5。至于PMOS晶體管QP5，漏極
被連接至節(jié)點(diǎn)a2，源極被連接至節(jié)點(diǎn)a3，并且柵極被連接至節(jié)點(diǎn)b3。 即，控制信號S5被輸入至PMOS晶體管QP5的柵極。
開關(guān)141包括PMOS晶體管QP7。至于PMOS晶體管QP7，漏極 被連接至節(jié)點(diǎn)a4，源極被連接至節(jié)點(diǎn)a4，并且柵極被連接至節(jié)點(diǎn)b4。 即，控制信號S6被輸入至PMOS晶體管QP7的柵極。
開關(guān)151包括PMOS晶體管QP9。至于PMOS晶體管QP9，漏極 被連接至節(jié)點(diǎn)a4，源極被連接至輸出端Vout，并且柵極被連接至節(jié)點(diǎn) b5。即，控制信號S7被輸入至PMOS晶體管QP9的柵極。
參考附圖詳細(xì)地解釋升壓電路300的操作。在圖7中示出根據(jù)第 三示例性實(shí)施例的升壓電路300的操作的時序圖的示例。升壓電路300 的操作與在第二示例性實(shí)施例中解釋的升壓電路200的操作基本上相 同。因此，在這里僅描述了與第二示例性實(shí)施例的不同。在圖7中，省略了控制信號S5至S7的描述 這是因?yàn)榭刂菩盘朣5至S7沒有特 別地涉及用于電容器件的驅(qū)動電壓并且控制信號S5至S7僅用于控制 PMOS晶體管QP5至QP9的導(dǎo)通/截止。因此，可以從替代節(jié)點(diǎn)a3和 a4的電源電壓端VDD和輸出端Vout提供控制信號生成電路130、 140 以及150中的反相器的電源電壓。
如圖7中所示，升壓電路300的操作與升壓電路200的操作基本 上相同。但是，在升壓電路300中，用PMOS晶體管QP5、 QP7、以 及QP9而不是二極管D3至D5充電電容器件C3至C5。這防止了在充 電電壓中由于二極管產(chǎn)生壓降。因此，升壓電路300能夠消除由于二 極管導(dǎo)致的對節(jié)點(diǎn)a3和a4的升壓電壓的壓降的影響。因此，輸出電壓 Vout能夠?yàn)?VDD。這表示升壓電路300能夠獲得高于升壓電路200 的輸出電壓Vout。
本發(fā)明不限于上述實(shí)施例，而是可以在不脫離本發(fā)明的范圍和精 神的情況下進(jìn)行修改。例如，盡管上述示例性實(shí)施例中的PMOS晶體 管用于開關(guān)，但是可以替代地使用NMOS晶體管。但是在這樣的情況 下，必須以控制信號的邏輯被反轉(zhuǎn)的方式來構(gòu)造電路。此外，MOS晶 體管可以由雙極晶體管組成。
此外，升壓級的數(shù)量不限于上述示例性實(shí)施例中的五級，而是可 以增加或者減少級。例如，在圖8中示出具有增加的級數(shù)的示例性實(shí) 施例作為升壓電路400。在第一示例性實(shí)施例的升壓電路IOO之外，升 壓電路400還包括被連接在節(jié)點(diǎn)a4和二極管D5之間的二極管D6。此 外，電容器件C6被連接至存在于二極管D6和D5之間的節(jié)點(diǎn)(節(jié)點(diǎn) a6)和節(jié)點(diǎn)bl之間。至于電容器件C6， 一端被連接至節(jié)點(diǎn)a6并且另 一端被連接至節(jié)點(diǎn)bl。
因此，在升壓節(jié)點(diǎn)a6時，即當(dāng)2VDD的控制信號S3被施加于電 容器件C6的另一端時，升壓電路400將節(jié)點(diǎn)a6的電勢升壓了 2VDD的量。因此，升壓節(jié)點(diǎn)a6時的升壓電壓是8VDD-4VF。結(jié)果，升壓電 路400能夠獲得8VDD-5VF作為輸出電壓Vout。
這樣，與升壓電路100相比較，升壓電路400具有用于升壓電壓 的額外的級。升壓電路400以與對于節(jié)點(diǎn)a3相同的方式使用控制信號 S3升壓節(jié)點(diǎn)a6。因此，盡管升壓級數(shù)增加，但是輸出電壓Vout能夠 高于升壓電路100。為了使用現(xiàn)有技術(shù)的升壓電路1獲得相同的輸出電 壓Vout，要求有比升壓電路400多許多的級。這表示本實(shí)施例的升壓 電路400使得能夠在小電路尺寸的情況下獲得高的升壓電壓。
為了進(jìn)一步增加要升壓的級數(shù)，與電容裝置C6 —樣，控制信號 S3可以施加于被連接至從節(jié)點(diǎn)a3開始的偶數(shù)編號的級的每個節(jié)點(diǎn)的電 容器件的另一端。上述節(jié)點(diǎn)a6的級數(shù)是從節(jié)點(diǎn)a3開始的第二級。此外， 要使用控制信號a3用于升壓多個節(jié)點(diǎn)的構(gòu)造也能夠被應(yīng)用于第二示例 性實(shí)施例。例如，在具有增加的級數(shù)的升壓電路200中，控制信號S3 被施加于被連接至從節(jié)點(diǎn)a3開始的偶數(shù)編號的級的節(jié)點(diǎn)的電容器件的 另一端。此外，控制信號S4可以被施加于被連接至從節(jié)點(diǎn)a4開始的 偶數(shù)編號的級的節(jié)點(diǎn)的電容器件的另一端。
雖然已經(jīng)就若干示例性實(shí)施例描述了本發(fā)明，但是本領(lǐng)域的技術(shù) 人員將理解本發(fā)明可以在權(quán)利要求的精神和范圍內(nèi)進(jìn)行各種修改的實(shí) 踐，并且本發(fā)明并不限于上述的示例。
此外，權(quán)利要求的范圍受到上述的示例性實(shí)施例的限制。
此外，應(yīng)當(dāng)注意的是，申請人意在涵蓋所有權(quán)利要求要素的等同 形式，即使在后期的審查過程中對權(quán)利要求進(jìn)行過修改亦是如此。
本領(lǐng)域的技術(shù)人員能夠根據(jù)需要組合第一、第二以及第三示例性 實(shí)施例。
權(quán)利要求
1.一種升壓電路，包括第一電容器件，和開關(guān)，所述開關(guān)響應(yīng)于第一控制信號使第一節(jié)點(diǎn)和所述第一電容器件的一端導(dǎo)通或者非導(dǎo)通，其中所述升壓電路將被施加于所述第一節(jié)點(diǎn)的電壓施加于所述第一電容器件的所述一端并且根據(jù)被施加于所述第一節(jié)點(diǎn)的電壓充電所述第一電容器件，并且其后響應(yīng)于第二控制信號升壓所述第一電容器件的所述一端的電勢，所述第二控制信號被施加于被充電的第一電容器件的另一端。
2. 根據(jù)權(quán)利要求1所述的升壓電路，其中所述開關(guān)是將所述第一 控制信號輸入至控制端的晶體管。
3. 根據(jù)權(quán)利要求l所述的升壓電路，其中如果所述開關(guān)是非導(dǎo)通的，那么響應(yīng)于所述第二控制信號升壓所述被充電的第一電容器件的 所述一端，并且根據(jù)被升壓的第一電容器件的所述一端的電壓充電第二電容器件。
4. 根據(jù)權(quán)利要求3所述的升壓電路，其中根據(jù)所述被升壓的第一 電容器件的所述一端的電壓充電所述第二電容器件，所述電壓被施加于所述第二電容器件的一端，并且其后響應(yīng)于第三控制信號升壓所述第二電容器件的所述一端的電 勢，所述第三控制信號被施加于被充電的第二電容器件的另一端。
5. 根據(jù)權(quán)利要求4所述的升壓電路，進(jìn)一步包括由第一、第二以及第m電容器件表示的m個電容器件，所述各電 容器件具有被順序地連接的一端以及被輸入有控制信號的另一端，其中m是大于或者等于3的自然數(shù)，其中所述第一控制信號被施加于所述m個電容器件當(dāng)中的第 (2n+l)電容器件的另一端，其中n是自然數(shù)。
6. 根據(jù)權(quán)利要求5所述的升壓電路，其中所述第一控制信號被施 加于多個第(2n+l)電容器件的另一端，其中n是自然數(shù)。
7. 根據(jù)權(quán)利要求5所述的升壓電路，進(jìn)一步包括生成所述第一控 制信號的控制信號生成電路；其中如果第(2n+l)電容器件的所述一端的電勢被升壓，那么所 述控制信號生成電路采用所述第一控制信號的電勢作為被升壓的第一 電容器件的所述一端的電壓，其中n是自然數(shù)。
8. 根據(jù)權(quán)利要求7所述的升壓電路，其中所述控制信號生成電路 由具有作為所述第一電容器件的所述一端的電勢的高電勢電源電壓和作為接地電壓的低電勢電源電壓的反相器組成。
9. 根據(jù)權(quán)利要求4所述的升壓電路，其中所述升壓電路進(jìn)一步包括由第一、第二以及第m電容器件表示的m個電容器件，所述各電容器件具有被順序地連接的一端以及被輸入有控制信號的另一端，其 中m是大于或者等于3的自然數(shù)；并且第k控制信號生成電路，所述第k控制信號生成電路將第k控制 信號施加于所述m個電容器件當(dāng)中的第n電容器件的另一端，其中k 是大于或者等于4的自然數(shù)并且n是大于或者等于3的自然數(shù)。
10. 根據(jù)權(quán)利要求9所述的升壓電路，其中如果第(n-2)電容器 件的所述一端的電勢被升壓，那么所述第k控制信號生成電路采用所 述第k控制信號的電勢作為所述第(n-2)電容器件的所述一端的電勢， 其中k是大于或者等于4的自然數(shù)并且n是大于或者等于3的自然數(shù)。
11. 根據(jù)權(quán)利要求IO所述的升壓電路，其中所述第k控制信號生成電路由具有作為所述第(n-2)電容器件的所述一端的電勢的高電勢 電源電壓和作為接地電壓的低電勢電源電壓的反相器組成，其中k是 大于或者等于4的自然數(shù)并且n是大于或者等于3的自然數(shù)。
12. 根據(jù)權(quán)利要求1所述的升壓電路，其中通過半導(dǎo)體集成電路 的一個芯片實(shí)現(xiàn)所述升壓電路。
全文摘要
本發(fā)明提供了一種升壓電路。升壓電路包括第一電容器件和開關(guān)，該開關(guān)響應(yīng)于第一控制信號使第一節(jié)點(diǎn)和第一電容器件的一端導(dǎo)通或者非導(dǎo)通。升壓電路將被施加于第一節(jié)點(diǎn)的電壓施加于第一電容器件的一端并且根據(jù)被施加于第一節(jié)點(diǎn)的電壓充電第一電容器件，并且其后響應(yīng)于第二控制信號升壓第一電容器件的一端的電勢，其中第二控制信號被施加于被充電的第一電容器件的另一端。
文檔編號H02M3/155GK101610029SQ20091014964
公開日2009年12月23日 申請日期2009年6月17日 優(yōu)先權(quán)日2008年6月17日
發(fā)明者本多悠里, 藤田裕司 申請人:恩益禧電子股份有限公司