專利名稱：緩沖裝置及靜電放電防護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種緩沖裝置，更具體地，涉及一種緩沖裝置及靜電放電防護(hù)電路。
背景技術(shù)：
在集成電路(IntegratedCircuit，簡(jiǎn)稱 IC)中，輸入 / 輸出(Input/Output，簡(jiǎn)稱 I/O)緩沖器是用以驅(qū)動(dòng)集成電路之輸出信號(hào)經(jīng)由該I/O緩沖器之I/O焊盤(pán)(pad)輸出至另 一電子裝置(例如，另一集成電路)。通常地，I/O緩沖器的驅(qū)動(dòng)能力取決于I/O緩沖器的 尺寸。例如，構(gòu)成I/O緩沖器的晶體管的寬度可能需要設(shè)計(jì)為幾百微米(micrometer)，用 以為輸出信號(hào)提供足夠的驅(qū)動(dòng)能力。另外，由于制造后的I/O緩沖器的I/O焊盤(pán)裸露于外 界環(huán)境中，因此，釋放靜電的能力成為人們對(duì)I/O緩沖器的另一關(guān)注點(diǎn)。為了滿足靜電放電 (Electrostatic Discharge,簡(jiǎn)稱ESD)的規(guī)格要求，IC制造更是對(duì)構(gòu)成I/O緩沖器的晶體 管的ESD規(guī)則進(jìn)行了標(biāo)準(zhǔn)化，以維持靜電產(chǎn)生的高電流。通常在集成電路中，晶體管的ESD 規(guī)則遠(yuǎn)大于核心晶體管的正常設(shè)計(jì)規(guī)則檢查(Design Rule Check，簡(jiǎn)稱DRC)規(guī)則。相應(yīng) 地，傳統(tǒng)I/O緩沖器在集成電路中占據(jù)較大面積，從而增加了集成電路的成本。因此，在維 持集成電路驅(qū)動(dòng)輸出信號(hào)并釋放靜電的能力的同時(shí)，如何為集成電路提供小尺寸的I/O緩 沖器成為半導(dǎo)體制造產(chǎn)業(yè)關(guān)注的焦點(diǎn)。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種緩沖裝置及靜電放電防護(hù)電路，用以降低成本并維持 ESD性能。一種緩沖裝置，包含一第一驅(qū)動(dòng)電路，耦接于該緩沖裝置的一信號(hào)輸入端與一第 一參考電位(potential)之間；一限流組件，包含一第一端與一第二端，其中，該第一端耦 接于該信號(hào)輸入端；以及一第二驅(qū)動(dòng)電路，耦接于該限流組件的該第二端與一第二參考電 位之間；其中，該限流組件限制流經(jīng)該第二驅(qū)動(dòng)電路的靜電放電電流量，并使流經(jīng)該第一驅(qū) 動(dòng)電路的靜電放電電流量大于流經(jīng)該第二驅(qū)動(dòng)電路的靜電放電電流量。一種靜電放電防護(hù)電路，包含一緩沖裝置，包含一第一驅(qū)動(dòng)電路，耦接于一信 號(hào)輸入焊盤(pán)與一第一電位輸入焊盤(pán)之間；一限流組件，包含一第一端與一第二端，其中該第 一端耦接于該信號(hào)輸入焊盤(pán)；一第二驅(qū)動(dòng)電路，耦接于該限流組件的該第二端與一第二電 位輸入焊盤(pán)之間，其中該第一電位輸入焊盤(pán)與該第二電位輸入焊盤(pán)包含一電源輸入焊盤(pán)與 一接地焊盤(pán)；以及一箝位裝置(clamping device)，耦接于該第一電位輸入焊盤(pán)與該第二電 位輸入焊盤(pán)之間；其中，該限流組件限制流經(jīng)該第二驅(qū)動(dòng)電路的靜電放電電流量，并使流經(jīng) 該第一驅(qū)動(dòng)電路的靜電放電電流量大于流經(jīng)該第二驅(qū)動(dòng)電路的靜電放電電流量。一種靜電放電防護(hù)電路，包含多個(gè)并聯(lián)的緩沖裝置，其中，該多個(gè)并聯(lián)的緩沖裝 置包含一第一緩沖裝置，包含一第一驅(qū)動(dòng)電路，耦接于一第一信號(hào)輸入焊盤(pán)與一第一參 考電位之間；一第一限流組件，包含一第一端與一第二端，其中，該第一端耦接于該第一信 號(hào)輸入端；以及一第二驅(qū)動(dòng)電路，耦接于該第一限流組件的該第二端與一第二參考電位之間；以及一第二緩沖裝置，包含一第三驅(qū)動(dòng)電路，耦接于一第二信號(hào)輸入端與該第一參考 電位之間；一第二限流組件，包含一第一端與一第二端，其中，該第一端耦接于該第二信號(hào) 輸入焊盤(pán)；以及一第三驅(qū)動(dòng)電路，耦接于該第二限流組件的該第二端與該第二參考電位之 間；其中，該第一限流組件限制流經(jīng)該第二驅(qū)動(dòng)電路的靜電放電電流量，并使流經(jīng)該第一驅(qū) 動(dòng)電路的靜電放電電流量大于流經(jīng)該第二驅(qū)動(dòng)電路的靜電放電電流量。利用本發(fā)明所提供的緩沖裝置及靜電放電防護(hù)電路，在維持緩沖裝置的驅(qū)動(dòng)能力 (也就是，直流特性)與ESD性能的同時(shí)，與傳統(tǒng)I/O緩沖裝置相比，本發(fā)明大大減小了 I/O 緩沖裝置的尺寸，從而降低了制造成本。


第1圖為根據(jù)本發(fā)明第一實(shí)施例的緩沖裝置100的電路示意圖。第2圖為第1圖所示的緩沖裝置100的平面架構(gòu)200與傳統(tǒng)緩沖裝置的平面架構(gòu) 2002的比較示意圖。第3圖為傳統(tǒng)緩沖裝置與第1圖所示的緩沖裝置100的直流特性說(shuō)明示意圖。第4圖為根據(jù)本發(fā)明第二實(shí)施例的緩沖裝置400的示意圖。第5圖為根據(jù)本發(fā)明第三實(shí)施例的ESD防護(hù)電路500的示意圖。第6圖為根據(jù)本發(fā)明第四實(shí)施例的ESD防護(hù)電路600的示意圖。
具體實(shí)施例方式在說(shuō)明書(shū)及權(quán)利要求當(dāng)中使用了某些詞匯來(lái)指稱特定的組件。所屬領(lǐng)域技術(shù)人員 應(yīng)可理解，硬件制造商可能會(huì)用不同的名詞來(lái)稱呼同一個(gè)組件。本說(shuō)明書(shū)及權(quán)利要求并不 以名稱的差異來(lái)作為區(qū)分組件的方式，而是以組件在功能上的差異來(lái)作為區(qū)分的準(zhǔn)則。在 通篇說(shuō)明書(shū)及權(quán)利要求當(dāng)中所提及的“包含”為一開(kāi)放式的用語(yǔ)，故應(yīng)解釋成“包含但不限 定于”。此外，“耦接”一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述一 第一裝置耦接于一第二裝置，則代表該第一裝置可直接電氣連接于該第二裝置，或透過(guò)其 它裝置或連接手段間接地電性連接至該第二裝置。說(shuō)明書(shū)后續(xù)描述為實(shí)施本發(fā)明的較佳實(shí) 施方式，然該描述乃以說(shuō)明本發(fā)明的一般原則為目的，并非用以限定本發(fā)明的范圍。本發(fā)明 的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定者為準(zhǔn)。請(qǐng)參照第1圖，第1圖為根據(jù)本發(fā)明第一實(shí)施例的緩沖裝置100的電路示意圖。緩 沖裝置100包含第一驅(qū)動(dòng)電路102、限流組件104及第二驅(qū)動(dòng)電路106。為便于描述，如第 1圖所示，控制邏輯電路110耦接于第一驅(qū)動(dòng)電路102與第二驅(qū)動(dòng)電路106，控制邏輯電路 110用以控制第一驅(qū)動(dòng)電路102與第二驅(qū)動(dòng)電路106來(lái)產(chǎn)生輸出信號(hào)。第一驅(qū)動(dòng)電路102 耦接于緩沖裝置100的信號(hào)輸入端(如第1圖所示的節(jié)點(diǎn)Ns)與第一參考電位Vss之間。 限流組件104耦接于節(jié)點(diǎn)Ns與第二驅(qū)動(dòng)電路106之間。第二驅(qū)動(dòng)電路106耦接于限流組 件104與第二參考電位Vdd之間。在本實(shí)施例中，第二驅(qū)動(dòng)電路106可包含至少一個(gè)場(chǎng)效應(yīng)晶體管，例如第1圖所示 的多個(gè)PMOS (P型金氧半導(dǎo)體)晶體管MP1 MPn (n彡1)，限流組件104可包含至少一個(gè)電 阻，例如第1圖所示的多個(gè)電阻R1 Rn，其中，PM0S晶體管MP1 MPn分別于節(jié)點(diǎn)附 Nn 耦接于電阻R1 Rn，如第1圖所示。電阻R1 Rn可以是多晶硅電阻(polyresistors)、金屬硅化物阻絕電阻(salicide blocking resistors)、金屬硅化物擴(kuò)散電阻(no-salicide diffusion resistors)或上述電阻類型的任意組合，然本發(fā)明并不以此為限，任何其它電 阻性組件亦可作為備選。電阻R1 Rn的電阻值可以不小于零且不大于電阻值R。ptimal，然本 發(fā)明并不以此為限。電阻值R。ptimal可根據(jù)驅(qū)動(dòng)能力進(jìn)行調(diào)整。對(duì)于較強(qiáng)的驅(qū)動(dòng)能力，電阻 值R。ptimal可較小。電阻R1 Rn的電阻值可以相同或互不相同。請(qǐng)注意，第一驅(qū)動(dòng)電路102 可為拉低電路(pull-low circuit)，第二驅(qū)動(dòng)電路106可為拉高電路(pull-up circuit)。 在本實(shí)施例中，拉低電路通過(guò)第一 NM0S(N型金氧半導(dǎo)體)晶體管MN1與第二 NM0S晶體管 MN2來(lái)實(shí)施，其中，第一 NM0S晶體管MN1級(jí)聯(lián)(cascaded)于第二 NM0S晶體管MN2。此外， 如第1圖所示的實(shí)施例中，由于第二 NM0S晶體管麗2的柵極端節(jié)點(diǎn)Ngn2可電性連接至第 二參考電位Vdd，因此，第二 NM0S晶體管麗2可為恒定導(dǎo)通(always on)晶體管；以及第一 NM0S晶體管麗1與PM0S晶體管MP1 MPn可經(jīng)由控制邏輯電路110來(lái)控制。由于第一驅(qū) 動(dòng)電路102可為級(jí)聯(lián)電路，因此，第二參考電位Vdd可設(shè)置為一個(gè)相當(dāng)高的供應(yīng)電壓，例如 5V。另外，信號(hào)輸入焊盤(pán)112(例如，1/0焊盤(pán))可電性連接至信號(hào)輸入端(如第1圖所 示的節(jié)點(diǎn)Ns)，以及緩沖裝置100可進(jìn)一步包含第一驅(qū)動(dòng)電路102的輔助電路108，其中，輔 助電路108可耦接于信號(hào)輸入焊盤(pán)112 (也就是，節(jié)點(diǎn)Ns)與第一參考電位Vss之間，以及 僅當(dāng)輔助電路108被ESD動(dòng)作所觸發(fā)時(shí)，輔助電路108開(kāi)始運(yùn)作。在本實(shí)施例中，輔助電路 108包含第三NM0S晶體管MN3及第四NM0S晶體管MN4，其中，第三NM0S晶體管MN3級(jí)聯(lián)于 第四NM0S晶體管MN4。類似地，如第1圖所示的實(shí)施例中，由于第四NM0S晶體管MN4的柵 極端節(jié)點(diǎn)Ngn4可電性連接至第二參考電位Vdd，因此，第四NM0S晶體管MN4可為恒定導(dǎo)通 (always on)晶體管；以及第三NM0S晶體管MN3于緩沖裝置100正常運(yùn)作期間可為恒定關(guān) 閉(alwaysoff)晶體管，其中，第三NM0S晶體管麗3的柵極端節(jié)點(diǎn)Ngn3可經(jīng)由電阻Rd耦 接于第一參考電位Vss。根據(jù)第1圖所示實(shí)施例的緩沖裝置100，當(dāng)在信號(hào)輸入焊盤(pán)112處產(chǎn)生正極性靜 電壓(positive stress of the static electricity)時(shí)，限流組件 104 對(duì)從信號(hào)輸入 焊盤(pán)112流至節(jié)點(diǎn)Nvdd的電流進(jìn)行限流(hinder)，其中，節(jié)點(diǎn)Nvdd耦接于第二參考電位 Vdd ；或者當(dāng)在信號(hào)輸入焊盤(pán)112處產(chǎn)生負(fù)極性靜電壓(negative stress of the static electricity)時(shí)，限流組件104對(duì)從節(jié)點(diǎn)Nvdd流至信號(hào)輸入焊盤(pán)112的電流進(jìn)行限流。限 流組件104可限制流經(jīng)第二驅(qū)動(dòng)電路106的ESD電流量，并使流經(jīng)第一驅(qū)動(dòng)電路102的ESD 電流量大于流經(jīng)第二驅(qū)動(dòng)電路106的ESD電流量。流經(jīng)第二驅(qū)動(dòng)電路106的ESD電流量甚 至可以為零。換言之，當(dāng)在信號(hào)輸入焊盤(pán)112處產(chǎn)生靜電時(shí)，第一驅(qū)動(dòng)電路102與輔助電路 108從信號(hào)輸入焊盤(pán)112釋放靜電至節(jié)點(diǎn)Nvss，或者反之亦然，其中，節(jié)點(diǎn)Nvss耦接于第一 參考電位Vss。由于有可能不存在流經(jīng)PM0S晶體管MP1 MPn的ESD電流，因此，可以不必 一定令PM0S晶體管MP1 MPn的布局符合ESD規(guī)則。相應(yīng)地，第二驅(qū)動(dòng)電路106的尺寸可 減小為第2圖所示。第2圖為第1圖所示的緩沖裝置100的平面架構(gòu)200與傳統(tǒng)緩沖裝置的平面架構(gòu) 2002的比較示意圖。緩沖裝置100的平面架構(gòu)200包含控制邏輯電路110及第二驅(qū)動(dòng)電路 106、限流組件104與第一驅(qū)動(dòng)電路102的布局。請(qǐng)注意，為了更清楚說(shuō)明本發(fā)明的特征，在 第2圖中亦提供傳統(tǒng)緩沖裝置的平面架構(gòu)2002，傳統(tǒng)緩沖裝置的平面架構(gòu)2002為不包含限流組件104的傳統(tǒng)緩沖裝置。傳統(tǒng)緩沖裝置的平面架構(gòu)2002包含控制邏輯電路110及傳統(tǒng) 第二驅(qū)動(dòng)電路2006與傳統(tǒng)第一驅(qū)動(dòng)電路2004的布局。如傳統(tǒng)緩沖裝置的平面架構(gòu)2002所 示，符合ESD規(guī)則的傳統(tǒng)第二驅(qū)動(dòng)電路2006的面積遠(yuǎn)大于不符合ESD規(guī)則的第二驅(qū)動(dòng)電路 106的面積。此外，如第2圖所示，即便將限流組件104的面積包含其中，緩沖裝置100的總 面積仍然小于傳統(tǒng)緩沖裝置的總面積(例如，總面積減少大約20%，也就是，節(jié)省20% I/O 面積)。更具體地，本發(fā)明可重新排布第二驅(qū)動(dòng)電路106的PM0S晶體管MP1 MPn，以減少 第二驅(qū)動(dòng)電路106的面積。換言之，在本實(shí)施例中，第一驅(qū)動(dòng)電路102的每個(gè)晶體管(如第 1圖所示的NM0S晶體管麗1與NM0S晶體管麗2)與第二驅(qū)動(dòng)電路106的每個(gè)晶體管(如第 1圖所示的PM0S晶體管MP1 MPn)均包含一個(gè)柵極。匪OS晶體管麗1與匪OS晶體管麗2 的柵極的方向大致正交于PM0S晶體管MP1 MPn的柵極的方向，其中，NM0S晶體管麗1與 NM0S晶體管麗2的柵極的方向平行于第2圖所示的Y軸，PM0S晶體管MP1 MPn的柵極的 方向平行于第2圖所示的X軸。此外，在第二驅(qū)動(dòng)電路106中，PM0S晶體管MP1 MPn的 間距為S1，在第一驅(qū)動(dòng)電路102中，NM0S晶體管麗1與NM0S晶體管麗2的間距為S2，間距 S1小于間距S2。相應(yīng)地，本發(fā)明所提出的緩沖裝置100在成本上要低于傳統(tǒng)緩沖裝置。第3圖為傳統(tǒng)緩沖裝置與第1圖所示的緩沖裝置100的直流特性說(shuō)明示意圖。曲 線302所示為傳統(tǒng)第一驅(qū)動(dòng)電路2004與第一驅(qū)動(dòng)電路102的直流特性，曲線304所示為第 二驅(qū)動(dòng)電路106的直流特性，曲線306所示為傳統(tǒng)第二驅(qū)動(dòng)電路2006的直流特性。如圖所 示，當(dāng)晶體管運(yùn)作在奧姆(ohmic)區(qū)時(shí)，傳統(tǒng)第一驅(qū)動(dòng)電路2004的直流特性曲線可與第一 驅(qū)動(dòng)電路102的直流特性曲線相重疊；第二驅(qū)動(dòng)電路106的直流特性與傳統(tǒng)第二驅(qū)動(dòng)電路 2006的直流特性相比，僅下降了少許，這對(duì)I/O緩沖裝置來(lái)說(shuō)是可以接受的。請(qǐng)參照第4圖，第4圖為根據(jù)本發(fā)明第二實(shí)施例的緩沖裝置400的示意圖。緩沖 裝置400包含第一驅(qū)動(dòng)電路402、限流組件404及第二驅(qū)動(dòng)電路406。另外，控制邏輯電路 410進(jìn)一步耦接于第一驅(qū)動(dòng)電路402與第二驅(qū)動(dòng)電路406?？刂七壿嬰娐?10可用于控制 第一驅(qū)動(dòng)電路402與第二驅(qū)動(dòng)電路406，以產(chǎn)生輸出信號(hào)至信號(hào)輸入焊盤(pán)412。第一驅(qū)動(dòng)電 路402耦接于緩沖裝置400的節(jié)點(diǎn)Ns'與第一參考電位Vss'之間。限流組件404耦接于 節(jié)點(diǎn)Ns'與第二驅(qū)動(dòng)電路406之間。第二驅(qū)動(dòng)電路406耦接于限流組件404與第二參考電 位Vdd'之間。緩沖裝置400可進(jìn)一步包含第一驅(qū)動(dòng)電路402的輔助電路408，其中，輔助電路 408可耦接于信號(hào)輸入焊盤(pán)412(也就是，節(jié)點(diǎn)Ns')與第一參考電位Vss'之間，以及僅 當(dāng)輔助電路408被ESD動(dòng)作所觸發(fā)時(shí)，輔助電路408開(kāi)始運(yùn)作。與緩沖裝置100相比，緩沖 裝置400的第一驅(qū)動(dòng)電路402與輔助電路408分別包含一個(gè)NM0S晶體管(如第4圖所示 的NM0S晶體管麗1'與NM0S晶體管麗2')，而不是級(jí)聯(lián)的晶體管。因此，第二參考電位 Vdd'可設(shè)置為相對(duì)較低的供應(yīng)電壓，如3. 3V。請(qǐng)注意，本領(lǐng)域具有通常知識(shí)者能夠輕易了 解，緩沖裝置400同樣具有降低成本以及與緩沖裝置100的直流特性類似的優(yōu)點(diǎn)，因此，簡(jiǎn) 潔起見(jiàn)，此處不再贅述。限流組件404可限制流經(jīng)第二驅(qū)動(dòng)電路406的ESD電流量，并使流 經(jīng)第一驅(qū)動(dòng)電路402的ESD電流量大于流經(jīng)第二驅(qū)動(dòng)電路406的ESD電流量。流經(jīng)第二驅(qū) 動(dòng)電路406的ESD電流量甚至可為零，也就是說(shuō)，第二驅(qū)動(dòng)電路406的布局不必一定符合 ESD規(guī)則。相應(yīng)地，第二驅(qū)動(dòng)電路406能夠?qū)崿F(xiàn)如第2圖所示的尺寸縮小。請(qǐng)參照第5圖，第5圖為根據(jù)本發(fā)明第三實(shí)施例的ESD防護(hù)電路500的示意圖。ESD防護(hù)電路500包含緩沖裝置502與箝位裝置504。根據(jù)本實(shí)施例，緩沖裝置502可采用 本發(fā)明實(shí)施例中的緩沖裝置100或緩沖裝置400。因此，緩沖裝置502包含第一驅(qū)動(dòng)電路 5022、限流組件5024及第二驅(qū)動(dòng)電路5026。第一驅(qū)動(dòng)電路5022耦接于信號(hào)輸入焊盤(pán)5028 與第一電位輸入焊盤(pán)5030之間。限流組件5024包含耦接于信號(hào)輸入焊盤(pán)5028的第一端 (如第5圖所示的節(jié)點(diǎn)m")。第二驅(qū)動(dòng)電路5026耦接于限流組件5024的第二端(如第 5圖所示的節(jié)點(diǎn)N2")與第二電位輸入焊盤(pán)5032之間，其中，第一電位輸入焊盤(pán)5030與 第二輸入焊盤(pán)5032可分別包含電源輸入焊盤(pán)與接地焊盤(pán)。箝位裝置504可耦接于第一電 位輸入焊盤(pán)5030與第二電位輸入焊盤(pán)5032之間。另外，緩沖裝置502可進(jìn)一步包含第一 驅(qū)動(dòng)電路的輔助電路5034，輔助電路5034耦接于信號(hào)輸入焊盤(pán)5028與第一電位輸入焊盤(pán) 5030之間，以及僅當(dāng)輔助電路5034被ESD動(dòng)作所觸發(fā)時(shí)，輔助電路5034開(kāi)始運(yùn)作。需要 注意，在第一驅(qū)動(dòng)電路5022的NM0S晶體管(如第1圖所示的NM0S晶體管麗1與NM0S晶 體管麗2，或如第4圖所示的NM0S晶體管麗1')及輔助電路5034可以符合ESD規(guī)則的同 時(shí)，第二驅(qū)動(dòng)電路5026的PM0S晶體管可以不符合ESD規(guī)則。當(dāng)ESD防護(hù)電路500在PS模式(positive-to-VSS mode)下進(jìn)行測(cè)試時(shí)，第一驅(qū) 動(dòng)電路5022與輔助電路5034從信號(hào)輸入焊盤(pán)5028釋放靜電至第一電位輸入焊盤(pán)5030，其 中，電位輸入焊盤(pán)5030可為接地焊盤(pán)。當(dāng)ESD防護(hù)電路500在NS模式(negative-to_VSS mode)下進(jìn)行測(cè)試時(shí)，第一驅(qū)動(dòng)電路5022與輔助電路5034從第一電位輸入焊盤(pán)5030釋放 靜電至信號(hào)輸入焊盤(pán)5028。當(dāng)ESD防護(hù)電路500在PD模式(positive-to-VDD mode)下進(jìn)行測(cè)試時(shí)，靜電經(jīng) 由第一驅(qū)動(dòng)電路5022、輔助電路5034及箝位裝置504從信號(hào)輸入焊盤(pán)5028釋放至第二電 平輸入焊盤(pán)5032，而不是經(jīng)由第二驅(qū)動(dòng)電路5026進(jìn)行釋放，這是由于限流組件5024對(duì)流 經(jīng)第二驅(qū)動(dòng)電路5026且由靜電產(chǎn)生的電流進(jìn)行限流。限流組件5024對(duì)流經(jīng)第二驅(qū)動(dòng)電路 5026的ESD電流量進(jìn)行限流，并使流經(jīng)第一驅(qū)動(dòng)電路5022的ESD電流量大于流經(jīng)第二驅(qū) 動(dòng)電路5026的ESD電流量。流經(jīng)第二驅(qū)動(dòng)電路5026的ESD電流量甚至可為零。由于限流 組件5024對(duì)流經(jīng)第二驅(qū)動(dòng)電路5026的ESD電流量進(jìn)行限流，因此，第二驅(qū)動(dòng)電路5026的 布局不必一定符合ESD規(guī)則。相應(yīng)地，第二驅(qū)動(dòng)電路5026能夠?qū)崿F(xiàn)如第2圖所示的尺寸縮當(dāng)ESD防護(hù)電路500在ND模式(negative-to-VDD mode)下進(jìn)行測(cè)試時(shí)，靜電經(jīng) 由箝位裝置504、第一驅(qū)動(dòng)電路5022及輔助電路5034從第二電位輸入焊盤(pán)5032釋放至信 號(hào)輸入焊盤(pán)5028，而不是經(jīng)由第二驅(qū)動(dòng)電路5026進(jìn)行釋放，這是由于限流組件5024對(duì)流經(jīng) 第二驅(qū)動(dòng)電路5026且由靜電產(chǎn)生的電流量進(jìn)行限流。需要注意，在PS模式下，第一驅(qū)動(dòng)電路5022與輔助電路5034的NM0S晶體管(如 第1圖所示的NM0S晶體管MN1 MN4，或如第4圖所示的NM0S晶體管MN1 ‘與NM0S晶體 管麗2')可運(yùn)作于擊穿(breakdown)區(qū)。在NS模式下，第一驅(qū)動(dòng)電路5022與輔助電路 5034的寄生二極管(parasitic diode)(圖中未示)有可能正偏(forward biased)。在PD 模式下，第一驅(qū)動(dòng)電路5022與輔助電路5034的NM0S晶體管有可能運(yùn)作于擊穿區(qū)，箝位裝 置504的寄生二極管有可能正偏。在ND模式下，箝位裝置504的晶體管可運(yùn)作于擊穿區(qū)， 第一驅(qū)動(dòng)電路5022與輔助電路5034的寄生二極管有可能正偏。請(qǐng)參照第6圖，第6圖為根據(jù)本發(fā)明第四實(shí)施例的ESD防護(hù)電路600的示意圖。如第6圖所示，ESD防護(hù)電路600包含第一緩沖裝置602與第二緩沖裝置604。需要注意， 根據(jù)本發(fā)明該實(shí)施例的ESD防護(hù)電路可包含多個(gè)并聯(lián)的緩沖裝置，并不僅限于兩個(gè)緩沖裝 置。在本實(shí)施例中，為便于說(shuō)明，以兩個(gè)并聯(lián)的緩沖裝置(如第6圖所示的第一緩沖裝置602 與第二緩沖裝置604)為例進(jìn)行描述，然本發(fā)明并不以此為限。根據(jù)本實(shí)施例，第一緩沖裝 置602與第二緩沖裝置604中的至少一個(gè)為本發(fā)明的緩沖裝置100或緩沖裝置400。在本 實(shí)施例中，第一緩沖裝置602與第二緩沖裝置604，第一緩沖裝置602與第二緩沖裝置604 均為緩沖裝置100或緩沖裝置400。因此，第一緩沖裝置602包含第一驅(qū)動(dòng)電路6022、限流 組件6024及第二驅(qū)動(dòng)電路6026。第一驅(qū)動(dòng)電路6022耦接于第一信號(hào)輸入端(如第6圖 所示的信號(hào)輸入焊盤(pán)6028)與第一電位輸入焊盤(pán)6034之間。限流組件6024包含耦接于信 號(hào)輸入焊盤(pán)6028的第一端(如第6圖所示的節(jié)點(diǎn)m'“)。第二驅(qū)動(dòng)電路5026耦接于限 流組件6024的第二端(如第6圖所示的節(jié)點(diǎn)N2"‘)與第二電位輸入焊盤(pán)6032之間，其 中，第一電位輸入焊盤(pán)6034與第二電位輸入焊盤(pán)6032分別包含接地焊盤(pán)與電源焊盤(pán)。第 一緩沖裝置602進(jìn)一步包含第一驅(qū)動(dòng)電路6022的輔助電路6030，其中，輔助電路6030耦接 于信號(hào)輸入焊盤(pán)6028與第一電位輸入焊盤(pán)6034之間，以及僅當(dāng)輔助電路6030被ESD動(dòng)作 所觸發(fā)時(shí)，輔助電路6030開(kāi)始運(yùn)作。類似地，第二緩沖裝置604包含第一驅(qū)動(dòng)電路6042、限 流組件6044及第二驅(qū)動(dòng)電路6046。第一驅(qū)動(dòng)電路6042耦接于第二信號(hào)輸入端(如第6圖 所示的信號(hào)輸入焊盤(pán)6048)與第一電位輸入焊盤(pán)6034之間。限流組件6044包含耦接于信 號(hào)輸入焊盤(pán)6048的第一端(如第6圖所示的節(jié)點(diǎn)N3'“)。第二驅(qū)動(dòng)電路6046耦接于限 流組件6044的第二端(如第6圖所示的節(jié)點(diǎn)N4"‘)與第二電位輸入焊盤(pán)6032之間。第 二緩沖裝置604進(jìn)一步包含第一驅(qū)動(dòng)電路6042的輔助電路6040，其中，輔助電路6040耦接 于信號(hào)輸入焊盤(pán)6048與第一電位輸入焊盤(pán)6034之間，以及僅當(dāng)輔助電路6040被ESD動(dòng)作 所觸發(fā)時(shí)，輔助電路6040開(kāi)始運(yùn)作。限流組件6024限制流經(jīng)第二驅(qū)動(dòng)電路6026的ESD電 流量，并使流經(jīng)第一驅(qū)動(dòng)電路6022的ESD電流量大于流經(jīng)第二驅(qū)動(dòng)電路6026的ESD電流 量；限流組件6044限制流經(jīng)第二驅(qū)動(dòng)電路6046的ESD電流量，并使流經(jīng)第一驅(qū)動(dòng)電路6042 的ESD電流量大于流經(jīng)第二驅(qū)動(dòng)電路6046的ESD電流量。流經(jīng)第二驅(qū)動(dòng)電路6026與流經(jīng) 第二驅(qū)動(dòng)電路6046的ESD電流量甚至可為零。由于限流組件6024與限流組件6044分別 限制流經(jīng)第二驅(qū)動(dòng)電路6026與流經(jīng)第二驅(qū)動(dòng)電路6046的ESD電流量，因此，第二驅(qū)動(dòng)電路 6026與第二驅(qū)動(dòng)電路6046的布局不必一定符合ESD規(guī)則。相應(yīng)地，第二驅(qū)動(dòng)電路6026與 第二驅(qū)動(dòng)電路6046能夠?qū)崿F(xiàn)如第2圖所示的尺寸縮小。需要注意，在第一驅(qū)動(dòng)電路6022、第一驅(qū)動(dòng)電路6042、輔助電路6030與輔助電路 6040的NM0S晶體管符合ESD規(guī)則的同時(shí)，第二驅(qū)動(dòng)電路6026與第二驅(qū)動(dòng)電路6046的PM0S 晶體管可以不符合ESD規(guī)則。當(dāng)ESD防護(hù)電路600在I0_to-I0模式下進(jìn)行測(cè)試時(shí)，第一驅(qū)動(dòng)電路6022與輔助 電路6030從信號(hào)輸入焊盤(pán)6028釋放靜電至第一電位輸入焊盤(pán)6034 ；第一驅(qū)動(dòng)電路6042與 輔助電路6040從信號(hào)輸入焊盤(pán)6048釋放靜電至第一電位輸入焊盤(pán)6034。反之亦然。
為了測(cè)試根據(jù)本發(fā)明的ESD防護(hù)電路500，ESD防護(hù)電路500可經(jīng)由兩家不同的制 造廠來(lái)加工，從而制造ESD防護(hù)電路500的兩種版本，一個(gè)版本可運(yùn)作在3. 3V(例如，Vdd' =3. 3V)，以及另一個(gè)版本可運(yùn)作在5V(例如，Vdd = 5V)。另外，每個(gè)版本可經(jīng)由兩種模式 進(jìn)行測(cè)試，即人體模式(Human Body Mode, HBM)與機(jī)器模式(Machine Mode, MM)。經(jīng)由測(cè)
10試，確定如下兩組參數(shù)在人體模式下，I/O焊盤(pán)與接地焊盤(pán)(也就是IO-to-VSS)間的ESD 路徑的承受電壓(tolerantvoltage)，及I/O焊盤(pán)與電源輸入焊盤(pán)(也就是IO-to-VDD)間 的ESD路徑的承受電壓；在機(jī)器模式下，I/O焊盤(pán)與接地焊盤(pán)(也就是IO-to-VSS)間的ESD 路徑的承受電壓，及I/O焊盤(pán)與電源輸入焊盤(pán)(也就是IO-to-VDD)間的ESD路徑的承受電 壓。經(jīng)由對(duì)兩組參數(shù)的比較，可以發(fā)現(xiàn)，在維持緩沖裝置的驅(qū)動(dòng)能力(也就是，直流特性) 與ESD性能的同時(shí)，與傳統(tǒng)I/O緩沖裝置相比，本發(fā)明大大減小了 I/O緩沖裝置的尺寸。
上述的實(shí)施例僅用來(lái)例舉本發(fā)明的實(shí)施方式，以及闡釋本發(fā)明的技術(shù)特征，并非 用來(lái)限制本發(fā)明的范疇。任何本領(lǐng)域技術(shù)人員可依據(jù)本發(fā)明的精神輕易完成的改變或均等 性的安排均屬于本發(fā)明所主張的范圍，本發(fā)明的權(quán)利范圍應(yīng)以權(quán)利要求為準(zhǔn)。
權(quán)利要求
一種緩沖裝置，其特征在于，所述緩沖裝置包含第一驅(qū)動(dòng)電路，耦接于所述緩沖裝置的信號(hào)輸入端與第一參考電位之間；限流組件，包含第一端與第二端，其中，所述第一端耦接于所述信號(hào)輸入端；以及第二驅(qū)動(dòng)電路，耦接于所述限流組件的所述第二端與第二參考電位之間；其中，所述限流組件限制流經(jīng)所述第二驅(qū)動(dòng)電路的靜電放電電流量，并使流經(jīng)所述第一驅(qū)動(dòng)電路的靜電放電電流量大于流經(jīng)所述第二驅(qū)動(dòng)電路的靜電放電電流量。
2.如權(quán)利要求1所述的緩沖裝置，其特征在于，所述限流組件包含至少一電阻。
3.如權(quán)利要求1所述的緩沖裝置，其特征在于，所述信號(hào)輸入端電性連接至信號(hào)輸入 焊盤(pán)，以及所述第二驅(qū)動(dòng)電路包含至少一場(chǎng)效應(yīng)晶體管，所述至少一場(chǎng)效應(yīng)晶體管不符合 靜電放電規(guī)則。
4.如權(quán)利要求1所述的緩沖裝置，其特征在于，所述信號(hào)輸入端電性連接至信號(hào)輸入 焊盤(pán)，以及所述緩沖裝置更包含所述第一驅(qū)動(dòng)電路的輔助電路，其中，所述輔助電路耦接于 所述信號(hào)輸入焊盤(pán)與所述第一參考電位之間，以及僅當(dāng)所述輔助電路被靜電放電動(dòng)作所觸 發(fā)時(shí)，所述輔助電路開(kāi)始運(yùn)作。
5.如權(quán)利要求1所述的緩沖裝置，其特征在于 所述第一驅(qū)動(dòng)電路包含至少一場(chǎng)效應(yīng)晶體管；以及 所述第二驅(qū)動(dòng)電路包含至少一場(chǎng)效應(yīng)晶體管；其中，所述第一驅(qū)動(dòng)電路的每個(gè)場(chǎng)效應(yīng)晶體管與所述第二驅(qū)動(dòng)電路的每個(gè)場(chǎng)效應(yīng)晶體 管均包含柵極，所述第一驅(qū)動(dòng)電路的所述至少一場(chǎng)效應(yīng)晶體管的柵極的方向正交于所述第 二驅(qū)動(dòng)電路的所述至少一場(chǎng)效應(yīng)晶體管的柵極的方向。
6.如權(quán)利要求1所述的緩沖裝置，其特征在于 所述第一驅(qū)動(dòng)電路包含至少一場(chǎng)效應(yīng)晶體管；以及 所述第二驅(qū)動(dòng)電路包含至少一場(chǎng)效應(yīng)晶體管；其中，所述第二驅(qū)動(dòng)電路的所述至少一場(chǎng)效應(yīng)晶體管的間距小于所述第一驅(qū)動(dòng)電路的 所述至少一場(chǎng)效應(yīng)晶體管的間距。
7.一種靜電放電防護(hù)電路，其特征在于，所述靜電放電防護(hù)電路包含緩沖裝置，包含第一驅(qū)動(dòng)電路，耦接于信號(hào)輸入焊盤(pán)與第一電位輸入焊盤(pán)之間；限流 組件，包含第一端與第二端，其中所述第一端耦接于所述信號(hào)輸入焊盤(pán)；第二驅(qū)動(dòng)電路，耦 接于所述限流組件的所述第二端與第二電位輸入焊盤(pán)之間，其中所述第一電位輸入焊盤(pán)與 所述第二電位輸入焊盤(pán)包含電源輸入焊盤(pán)與接地焊盤(pán)；以及箝位裝置，耦接于所述第一電位輸入焊盤(pán)與所述第二電位輸入焊盤(pán)之間； 其中，所述限流組件限制流經(jīng)所述第二驅(qū)動(dòng)電路的靜電放電電流量，并使流經(jīng)所述第 一驅(qū)動(dòng)電路的靜電放電電流量大于流經(jīng)所述第二驅(qū)動(dòng)電路的靜電放電電流量。
8.如權(quán)利要求7所述的靜電放電防護(hù)電路，其特征在于，在第一靜電放電模式下，所述 第一驅(qū)動(dòng)電路從所述信號(hào)輸入焊盤(pán)釋放靜電至所述第一電位輸入焊盤(pán)；在第二靜電放電模 式下，所述第一驅(qū)動(dòng)電路從所述第一電位輸入焊盤(pán)釋放靜電至所述信號(hào)輸入焊盤(pán)；在第三 靜電放電模式下，所述第一驅(qū)動(dòng)電路與所述箝位裝置從所述信號(hào)輸入焊盤(pán)釋放靜電至所述 第二電位輸入焊盤(pán)；以及在第四靜電放電模式下，所述第一驅(qū)動(dòng)電路與所述箝位裝置從所 述第二電位輸入焊盤(pán)釋放靜電至所述信號(hào)輸入焊盤(pán)。
9.如權(quán)利要求8所述的靜電放電防護(hù)電路，其特征在于，所述第一電位輸入焊盤(pán)為所 述接地焊盤(pán)，所述第二電位輸入焊盤(pán)為所述電源輸入焊盤(pán)，所述第一靜電放電模式為PS模 式，所述第二靜電放電模式為NS模式，所述第三靜電放電模式為PD模式，以及所述第四靜 電放電模式為ND模式。
10.如權(quán)利要求7所述的靜電放電防護(hù)電路，其特征在于，所述限流組件包含至少一電阻。
11.如權(quán)利要求7所述的靜電放電防護(hù)電路，其特征在于，所述第二驅(qū)動(dòng)電路包含至少 一場(chǎng)效應(yīng)晶體管，所述至少一場(chǎng)效應(yīng)晶體管不符合靜電放電規(guī)則。
12.如權(quán)利要求7所述的靜電放電防護(hù)電路，其特征在于，所述緩沖裝置更包含所述第一驅(qū)動(dòng)電路的輔助電路；其中，所述輔助電路耦接于所述信號(hào)輸入焊盤(pán)與所述第一電位輸入焊盤(pán)之間，以及僅 當(dāng)所述輔助電路被靜電放電動(dòng)作所觸發(fā)時(shí)，所述輔助電路開(kāi)始運(yùn)作。
13.如權(quán)利要求7所述的靜電放電防護(hù)電路，其特征在于所述第一驅(qū)動(dòng)電路包含至少一場(chǎng)效應(yīng)晶體管；以及所述第二驅(qū)動(dòng)電路包含至少一場(chǎng)效應(yīng)晶體管；其中，所述第一驅(qū)動(dòng)電路的每個(gè)場(chǎng)效應(yīng)晶體管與所述第二驅(qū)動(dòng)電路的每個(gè)場(chǎng)效應(yīng)晶體 管均包含柵極，所述第一驅(qū)動(dòng)電路的所述至少一場(chǎng)效應(yīng)晶體管的柵極的方向正交于所述第 二驅(qū)動(dòng)電路的所述至少一場(chǎng)效應(yīng)晶體管的多個(gè)柵極的方向。
14.如權(quán)利要求7所述的靜電放電防護(hù)電路，其特征在于所述第一驅(qū)動(dòng)電路包含至少一場(chǎng)效應(yīng)晶體管；以及所述第二驅(qū)動(dòng)電路包含至少一場(chǎng)效應(yīng)晶體管；其中，所述第二驅(qū)動(dòng)電路的所述至少一場(chǎng)效應(yīng)晶體管的間距小于所述第一驅(qū)動(dòng)電路的 所述至少一場(chǎng)效應(yīng)晶體管的間距。
15.一種靜電放電防護(hù)電路，其特征在于，所述靜電放電防護(hù)電路包含多個(gè)并聯(lián)的緩沖裝置，其中，所述多個(gè)并聯(lián)的緩沖裝置包含第一緩沖裝置，包含第一驅(qū)動(dòng)電路，耦接于第一信號(hào)輸入焊盤(pán)與第一參考電位之間； 第一限流組件，包含第一端與一第二端，其中，所述第一端耦接于所述第一信號(hào)輸入端；以 及一第二驅(qū)動(dòng)電路，耦接于所述第一限流組件的所述第二端與第二參考電位之間；以及第二緩沖裝置，包含第三驅(qū)動(dòng)電路，耦接于第二信號(hào)輸入端與所述第一參考電位之 間；第二限流組件，包含第一端與第二端，其中，所述第一端耦接于所述第二信號(hào)輸入焊盤(pán)； 以及第三驅(qū)動(dòng)電路，耦接于所述第二限流組件的所述第二端與所述第二參考電位之間；其中，所述第一限流組件限制流經(jīng)所述第二驅(qū)動(dòng)電路的靜電放電電流量，并使流經(jīng)所 述第一驅(qū)動(dòng)電路的靜電放電電流量大于流經(jīng)所述第二驅(qū)動(dòng)電路的靜電放電電流量。
16.如權(quán)利要求15所述的靜電放電防護(hù)電路，其特征在于，在靜電放電模式下，所述第 一驅(qū)動(dòng)電路域所述第三驅(qū)動(dòng)電路從所述第一信號(hào)輸入焊盤(pán)釋放靜電至所述第二信號(hào)輸入 焊盤(pán)。
17.如權(quán)利要求16所述的靜電放電防護(hù)電路，其特征在于，所述靜電放電模式為 I0-to-I0 模式。
18.如權(quán)利要求15所述的靜電放電防護(hù)電路，其特征在于，所述第一限流組件與所述第二限流組件中的至少一個(gè)包含至少一電阻。
19.如權(quán)利要求15所述的靜電放電防護(hù)電路，其特征在于，所述第二驅(qū)動(dòng)電路與所述 第四驅(qū)動(dòng)電路中的至少一個(gè)包含至少一場(chǎng)效應(yīng)晶體管，所述至少一場(chǎng)效應(yīng)晶體管不符合靜 電放電規(guī)則。
20.如權(quán)利要求15所述的靜電放電防護(hù)電路，其特征在于，所述第一緩沖裝置更包含所述第一驅(qū)動(dòng)電路的輔助電路；其中，所述輔助電路耦接于所述第一信號(hào)輸入焊盤(pán)與所述第一參考電位之間，以及僅 當(dāng)所述輔助電路被靜電放電動(dòng)作所觸發(fā)時(shí)，所述輔助電路開(kāi)始運(yùn)作。
21.如權(quán)利要求15所述的靜電放電防護(hù)電路，其特征在于，所述第二緩沖裝置更包含所述第三驅(qū)動(dòng)電路的輔助電路；其中，所述輔助電路耦接于所述第二信號(hào)輸入焊盤(pán)與所述第一參考電位之間，以及僅 當(dāng)所述輔助電路被靜電放電動(dòng)作所觸發(fā)時(shí)，所述輔助電路開(kāi)始運(yùn)作。
22.如權(quán)利要求15所述的靜電放電防護(hù)電路，其特征在于所述第一驅(qū)動(dòng)電路包含至少一個(gè)場(chǎng)效應(yīng)晶體管；以及所述第二驅(qū)動(dòng)電路包含至少一個(gè)場(chǎng)效應(yīng)晶體管；其中，所述第一驅(qū)動(dòng)電路的每個(gè)場(chǎng)效應(yīng)晶體管與所述第二驅(qū)動(dòng)電路的每個(gè)場(chǎng)效應(yīng)晶體 管均包含柵極，所述第一驅(qū)動(dòng)電路的所述至少一場(chǎng)效應(yīng)晶體管的柵極的方向正交于所述第 二驅(qū)動(dòng)電路的所述至少一場(chǎng)效應(yīng)晶體管的柵極的方向。
23.如權(quán)利要求15所述的靜電放電防護(hù)電路，其特征在于所述第一驅(qū)動(dòng)電路包含至少一場(chǎng)效應(yīng)晶體管；以及所述第二驅(qū)動(dòng)電路包含至少一場(chǎng)效應(yīng)晶體管；其中，所述第二驅(qū)動(dòng)電路的所述至少一場(chǎng)效應(yīng)晶體管的間距小于所述第一驅(qū)動(dòng)電路的 所述至少一場(chǎng)效應(yīng)晶體管的間距。
全文摘要
一種緩沖裝置及靜電放電防護(hù)電路。其中，緩沖裝置包含第一驅(qū)動(dòng)電路，耦接于該緩沖裝置的信號(hào)輸入端與第一參考電位之間；限流組件，包含第一端與第二端，其中，該第一端耦接于該信號(hào)輸入端；以及第二驅(qū)動(dòng)電路，耦接于該限流組件的該第二端與第二參考電位之間；其中，該限流組件限制流經(jīng)該第二驅(qū)動(dòng)電路的靜電放電電流量，并使流經(jīng)該第一驅(qū)動(dòng)電路的靜電放電電流量大于流經(jīng)該第二驅(qū)動(dòng)電路的靜電放電電流量。利用本發(fā)明減小了I/O緩沖裝置的尺寸，降低了制造成本。
文檔編號(hào)H02H9/00GK101877583SQ20091015834
公開(kāi)日2010年11月3日 申請(qǐng)日期2009年7月7日 優(yōu)先權(quán)日2009年4月29日
發(fā)明者莊健暉 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司