專利名稱：放電電路的制作方法
技術領域：
本發(fā)明涉及一種放電電路，尤其涉及一種消耗功率較小且放電時間可調(diào)節(jié)的自 動高壓放電電路。
背景技術：
驅(qū)動電路主要用來將輸入的直流電壓，作電壓位準的調(diào)節(jié)，并使其穩(wěn)定在所設 定的一電壓值，其利用驅(qū)動上橋及下橋功率元件的切換而產(chǎn)生脈波，此脈波經(jīng)過電感電 容組成的低通濾波器后產(chǎn)生穩(wěn)定的直流電壓，以供給各種電子產(chǎn)品，具體請參閱Volkan Kursun等人 2004年在IEEE系統(tǒng)中發(fā)表的 “HIGH INPUT VOLTAGE STEP-DOWN DC-DC CONVERTERS FORINTEGRATION IN A LOW VOLTAGE CMOS PROCESS ” 一文。在驅(qū)動電路中，一般需要增加一個功率因素校正電路(Power Factor Corrector， PFC),用以改變輸入電流的波形與相角，修正電流中的高次諧波。具體地，該功率因素 校正電路包括一個濾波電容，以通過該濾波電容有效地修正電流中的高次諧波。該濾波 電容的大小取決于負載的大小，負載越大，該濾波電容也就越大。當電源接通時，負載正常工作，該濾波電容可有效地修正電流中的高次諧波， 同時，該濾波電容將儲存電能。然而，當電源斷開時，負載停止工作，儲存在該濾波 電容中的電能并不能通過負載釋放，而需通過自然放電將儲存在該濾波電容中的電能釋 放，其放電時間較長，容易出現(xiàn)高壓觸電。為避免高壓觸電危險，一般利用電阻將儲存 在該濾波電容內(nèi)的高壓釋放掉。且為了避免消耗過多功率，而選用大電阻對該濾波電容 進行放電。但是，選用大電阻放電，其放電時間較長，以致儲存在該濾波電容中的電壓 儲存時間較長，仍可能導致高壓觸電危險。有鑒于此，有必要提供一種消耗功率較小且放電時間可以調(diào)節(jié)的放電電路。

發(fā)明內(nèi)容
下面將以實施例說明一種消耗功率較小且放電時間可以調(diào)節(jié)的自動高壓放電電路。—種放電電路，其與一個功率因素校正電路的輸出端電連接，且該功率因素校 正電路的輸出端定義為第一節(jié)點，該功率因素校正電路中具有一個濾波電容。該放電電 路包括一個第一二極管，一個光耦合器，一個第二二極管，一個第一電容，一個放電單 元，以及一個NPN型三極管。該第一二極管的正極與一個外接電壓電連接。該光耦合 器具有一個初級面與一個次級面，該初級面的輸入端與該第一二極管的負極電連接，該 次級面的輸入端外接一輸入電壓。該第二二極管的正極與該初級面的輸出端電連接。該 第一電容的正極與該第二二極管的負極電連接，該第一電容的負極接地。該放電單元包 括一個MOSFET以及一個放電電阻。該MOSFET的柵極與該第一電容的正極電連接，該 MOSFET的源極接地，該MOSFET的漏極通過該放電電阻與第一節(jié)點電連接。該NPN 型三極管的基極與該次級面的輸出端電連接，該NPN型三極管的發(fā)射極接地，該NPN型三極管的集電極與該第一電容的正極電連接。相對于現(xiàn)有技術，當電路接通時，該功率因素校正電路正常工作，該濾波電容 用于濾除電源電路中的高次諧波，并儲存電能。該光耦合器與該NPN型三極管導通，該 第一電容儲存電能。由于該MOSFET截止，因此，該放電電路消耗的功率較小。當電 路斷開時，該光耦合器與該NPN型三極管截止，儲存在第一電容中的電能釋放，以使該 MOSFET導通，從而使儲存在該濾波電容中的電能通過該放電單元自動進行放電，以避 免高壓觸電危險。并且可以通過調(diào)節(jié)該放電電阻的阻值大小調(diào)節(jié)放電時間，實現(xiàn)快速放 電目的。


圖1是本發(fā)明實施例提供的放電電路的電路示意圖。
具體實施例方式下面將結(jié)合附圖對本發(fā)明實施方式作進一步的詳細說明。請參見圖1，本發(fā)明實施例提供的一種放電電路10，其并聯(lián)于功率因素校正電 路20與負載之間。具體地，該功率因素校正電路20的輸入端Vin與電源輸出端電連接， 該功率因素校正電路20的輸出端定義為第一節(jié)點A。該功率因素校正電路20中具有一 個濾波電容21，其用于濾除電源電流中的高次諧波。該放電電路10包括一個第一二極管11，一個光耦合器12，一個第二二極管13， 一個第一電容14，一個NPN型三極管15以及一個放電單元16。該第一二極管11的正極與外接電壓VDD電連接。在本實施例中，該外接電壓 VDD為功率因素校正電路20輸出的一個15伏左右的輔助電壓，當功率因素校正電路20 斷開時，該外接電壓VDD斷開，即為0伏。該光耦合器12包括一個初級面121與一個次級面122。該初級面121具有一個 輸入端121a以及一個輸出端121b。該次級面122具有一個輸入端122a以及一個輸出端 122b。該光耦合器12的初級面121的輸入端121a與該第一二極管11的負極電連接。該 光耦合器12的次級面122的輸入端122a直接與外接電壓VDD電連接。該光耦合器12 的次級面122的輸出端122b通過一個第一電阻191接地。優(yōu)選地，在該光耦合器12的初級面121的輸入端121a與該第一二極管11的負 極之間設置一個穩(wěn)壓二極管17。該穩(wěn)壓二極管17的正極與該光耦合器12的初級面121 的輸入端121a電連接。該穩(wěn)壓二極管17用于保證該光耦合器12的輸入電壓為恒壓。該第二二極管13的正極與該光耦合器12的初級面121的輸出端121b電連接， 其負極與該第一電容14的正極電連接。該第一電容14的負極接地。優(yōu)選地，在該第二二極管13與該光耦合器12的初級面121的輸出端121b之間 設置一個分壓電路18。具體地，該分壓電路18包括一個第二電容181，一個第二電阻 182、一個第三電阻183以及一個第四電阻184。該第二電阻182與該第三電阻183串聯(lián) 設置在該光耦合器12的初級面121的輸出端121b與第二二極管13之間，且該第二電阻 182與該第三電阻183相連接處定義為第二節(jié)點B。該第四電阻184與該第二電容181并 聯(lián)，且該并聯(lián)電路一端與該第二節(jié)點B電連接，另一端接地。
該NPN型三極管15的基極通過一個第五電阻192與該光耦合器12的次級面122 的輸出端122b電連接。該NPN型三極管15的集電極通過一個第六電阻193與該第一電 容14的正極電連接。該NPN型三極管15的發(fā)射極接地。該放電單元16包括一個MOSFET 161以及一個放電電阻162。優(yōu)選地，該 MOSFET 161的柵極通過一個第七電阻194與該第NPN型三極管的集電極電連接。該 MOSFET 161的源極接地， 其漏極該放電電阻162與負載電源Vin電連接。當電路接通時，即該功率因素校正電路20的輸入端Vin與該外接電壓VDD均接 通，該功率因素校正電路20正常工作，該濾波電容21用于濾除電源電路中的高次諧波， 并儲存電能。光耦合器12導通，該第一電容14儲存電能，并可以通過控制該分壓電路 18的各電阻的大小，可以控制儲存在該第一電容14中的電量的多少。同時，該NPN型 三極管15的基極電壓約為VDD，該NPN型三極管15導通，該NPN型三極管15的集電 極的電壓趨近于零，即該MOSFET 161的柵極電壓基本為零，該MOSFET 161截止，因 此，該放電電路消耗的功率較小。當電路斷開時，即該功率因素校正電路20的輸入端Vin與該外接電壓VDD均斷 開，該光耦合器12截止，該NPN型三極管15的基極電壓為零，該NPN型三極管15截 止。儲存在該第一電容14中的電量通過該第六電阻193與該第七電阻194提供一個偏壓 給MOSFET 161，以使該MOSFET161導通。因此，儲存在該濾波電容21中的電能通過 該放電單元16自動進行放電，以避免高壓觸電危險。并且，儲存在第一電容14中的電 能也可以通過該放電單元16自動進行放電。該放電電路10用于釋放儲存在該濾波電容21中的電能，其放電快慢取決于該放 電電阻162的大小。具體地，該放電電阻162越大，放電越慢，放電時間越長，反之， 該放電電阻162越小，放電越快，放電時間越短。可以理解的是，儲存在該第一電容14 中的電能也通過該放電電路10進行釋放。而該第一電容14中的電能的放電快慢則取決 于該分壓電路18中各電阻的大小。具體地，該放電電路10的外接電壓經(jīng)過該分壓電路 18之后，部分電壓儲存在該第一電容14中，該分壓電路18分配給該第一電容14的電壓 越多，則需要的放電時間越長，反之，該第一電容14中儲存的電壓越少，需要的放電時 間越短。該放電電路10結(jié)構(gòu)簡單，消耗的功率較小，可以自動將儲存在濾波電容21中的 電能釋放，以避免高壓觸電危險。并且可以通過調(diào)節(jié)該放電電阻162的阻值大小調(diào)節(jié)放 電時間，實現(xiàn)快速放電目的。另外，本領域技術人員還可于本發(fā)明精神內(nèi)做其它變化用于本發(fā)明的設計，只 要其不偏離本發(fā)明的技術效果均可。這些依據(jù)本發(fā)明精神所做的變化，都應包含在本發(fā) 明所要求保護的范圍之內(nèi)。
權(quán)利要求
1.一種放電電路，其與一個功率因素校正電路的輸出端電連接，且該功率因素校正 電路的輸出端定義為第一節(jié)點，該功率因素校正電路中具有一個濾波電容，該放電電路 包括一個第一二極管，其正極外接一個電壓；一個光耦合器，其具有一個初級面與一個次級面，該初級面的輸入端與該第一二極 管的負極電連接，該次級面的輸入端與外接電壓電連接；一個第二二極管，其正極與該初級面的輸出端電連接；一個第一電容，其正極與該第二二極管的負極電連接，其負極接地；一個放電單元，其包括一個MOSFET以及一個放電電阻，該MOSFET的柵極與該第 一電容的正極電連接，該MOSFET的源極接地，該MOSFET的漏極通過該放電電阻與第 一節(jié)點電連接；一個NPN型三極管，其基極與該次級面的輸出端電連接，該NPN型三極管的發(fā)射極 接地，該NPN型三極管的集電極與該第一電容的正極電連接。
2.如權(quán)利要求1所述的放電電路，其特征在于，該放電電路進一步包括穩(wěn)壓二極管， 其設置在該第一二極管與該光耦合器的初級面的輸入端之間，且該穩(wěn)壓二極管的負極與 該第一二極管的負極電連接。
3.如權(quán)利要求1所述的放電電路，其特征在于，該放電電路進一步包括一個分壓電 路，其設置在該光耦合器的初級面的輸出端與第二二極管之間。
4.如權(quán)利要求3所述的放電電路，其特征在于，該分壓電路包括一個第一電阻、一個 第二電阻以及一個第三電阻，該第一電阻與該第二電阻串聯(lián)設置在該光耦合器的初級面 的輸出端與第二二極管之間，該第一電阻與該第二電阻相接處定義為第二節(jié)點，該第三 電阻的一端電連接該第二節(jié)點，另一端接地。
5.如權(quán)利要求4所述的放電電路，其特征在于，該分壓電路進一步包括一個第一電 容，該第一電容與該第三電阻并聯(lián)。
6.如權(quán)利要求1所述的放電電路，其特征在于，該NPN型三極管的基極與該光耦合 器的次級面的輸出端之間設置有一個第四電阻。
7.如權(quán)利要求1所述的放電電路，其特征在于，該光耦合器的次級面的輸出端通過一 個第五電阻接地。
8.如權(quán)利要求1所述的放電電路，其特征在于，該NPN型三極管集電極與該第一電 容的正極之間設置有一個第六電阻。
9.如權(quán)利要求8所述的放電電路，其特征在于，該第六電阻與該NPN型三極管的集 電極的相連接處定義為第三節(jié)點，該放電電路進一步包括一個第七電阻，該第七電阻設 置于該第三節(jié)點與該MOSFET的柵極之間。
全文摘要
本發(fā)明涉及一種放電電路。該放電電路與功率因素校正電路的輸出端電連接，且該功率因素校正電路的輸出端定義為第一節(jié)點，該功率因素校正電路中具有一個濾波電容。該放電電路包括一個第一二極管，一個光耦合器，一個第二二極管，一個第一電容，一個放電單元，以及一個NPN型三極管。該放電單元包括一個MOSFET以及一個放電電阻。該MOSFET的柵極與該第一電容的正極電連接，該MOSFET的源極接地，該MOSFET的漏極通過該放電電阻與第一節(jié)點電連接。該NPN型三極管的基極與該次級面的輸出端電連接，該NPN型三極管的集電極與該第一電容的正極電連接。該放電電路消耗的功率較小且放電時間可調(diào)節(jié)。
文檔編號H02M3/155GK102025272SQ200910307228
公開日2011年4月20日 申請日期2009年9月17日 優(yōu)先權(quán)日2009年9月17日
發(fā)明者孔圣翔, 洪隆裕, 賴志銘, 陳世權(quán) 申請人:富士邁半導體精密工業(yè)(上海)有限公司, 沛鑫能源科技股份有限公司