專利名稱：一種低功耗cpu待機(jī)切換電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種切換電路，更具體地說，涉及一種低功耗CPU待機(jī)切換電路。
背景技術(shù)：
眾所周知，電器的使用種類越來越多，這就使得用戶的用電量是一個(gè)不可忽視的 問題。例如，電視機(jī)的使用普及面十分廣，很多用戶關(guān)電視機(jī)時(shí)，直接用遙控器進(jìn)行控制，而 此時(shí)，電視機(jī)的CPU處于待機(jī)狀態(tài)，需要給CPU提供一適當(dāng)電壓，以便隨時(shí)開機(jī)時(shí)，電視機(jī)可 以馬上工作，所以，CPU存在待機(jī)，既要給CPU供電，又要使所提供的電壓不能過小而使CPU
供電電壓不足。目前，在電視機(jī)的供電電路中，通常采用準(zhǔn)諧振開關(guān)電路，這種方式使電視
機(jī)的穩(wěn)定可靠性大大降低；有的采用電源切換電路，但其結(jié)構(gòu)復(fù)雜，成本較高。
實(shí)用新型內(nèi)容本實(shí)用新型要解決的技術(shù)問題在于，針對(duì)現(xiàn)有技術(shù)的上述CPU待機(jī)時(shí)供電電路功 耗大、結(jié)構(gòu)復(fù)雜、成本較高且穩(wěn)定性不夠的缺陷，提供一種結(jié)構(gòu)簡(jiǎn)單、功耗底、成本低，且可 靠性高的低功耗CPU待機(jī)切換電路。 本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是構(gòu)造一種低功耗CPU待機(jī)切換 電路，其連接于給CPU正常工作時(shí)供電的主電源電壓輸出端(VI)及給CPU提供合適電的穩(wěn) 壓器之間，其包括二極管Dl、第一三極管Ql及第二三極管Q2，而且，所述第一三極管Ql的 發(fā)射極與在待機(jī)時(shí)給CPU供電的副電源電壓輸出端(V2)相連、其集電極與所述二極管D1 的陰極相連，其基極與所述第二三極管Q2的集電極相連，二極管D1的陽極與所述主電源電 壓輸出端(VI)相連，所述第二三極管Q2基極連接CPU待機(jī)控制信號(hào)輸出端，其發(fā)射極接 地。 在本實(shí)用新型所述的待機(jī)切換電路中，所述第一三極管為PNP型。 在本實(shí)用新型所述的待機(jī)切換電路中，所述第二三極管為NPN型。 在本實(shí)用新型所述的待機(jī)切換電路中，還包括連接于所述第二三極管Q2與MCU電
平之間的限流電阻R4。 在本實(shí)用新型所述的待機(jī)切換電路中，還包括連接于所述第二三極管Q2的集電 極與第一三極管Ql的基極之間的限流電阻R3。 實(shí)施本實(shí)用新型的一種低功耗CPU待機(jī)切換電路，線路簡(jiǎn)單，成本較低。在機(jī)器正 常工作時(shí)，由主電源電壓輸出端通過Dl通路給CPU供電，在待機(jī)時(shí)，待機(jī)高電平使Q2導(dǎo)通， Ql也隨之導(dǎo)通，使Dl截止，由副電源電壓輸出端給CPU供電，從而實(shí)現(xiàn)CPU待機(jī)時(shí)降低功 耗，且其電路簡(jiǎn)單、成本低、可靠性高。

下面將結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說明，附圖中 圖1是本實(shí)用新型低功耗CPU待機(jī)切換電路的一實(shí)施例的電路圖。
具體實(shí)施方式
本實(shí)用新型通過在CPU與電源之間增加CPU待機(jī)切換電路，使CPU可以在待機(jī)時(shí) 處于低功耗待機(jī)工作狀態(tài)。 參見圖l，其為本實(shí)用新型低功耗CPU待機(jī)切換電路的一實(shí)施例的電路圖。本實(shí)用 新型通過主電源電壓輸出端V1給CPU供電，然后通過穩(wěn)壓器N2將其調(diào)節(jié)為5V電壓，穩(wěn)壓 器N2的輸出端直接給CPU供電。同時(shí)，通過本實(shí)用新型提供的CPU待機(jī)切換電路使實(shí)現(xiàn)在 CPU待機(jī)時(shí)，由副電源電壓輸出端V2給CPU供電。 本實(shí)用新型提供的CPU待機(jī)切換電路包括與主電源電壓輸出端Vl相連的二極管 Dl、與副電源電壓輸出端V2相連的第一三極管Ql、及與第一三極管Ql相連的第二三極管 Q2。其中，二極管D1陽極與主電源電壓輸出端Vl相連，其陰極同時(shí)與穩(wěn)壓器的輸入端及第 一三極管Q1的集電極相連，第一三極管Q1的發(fā)射極連副電源電壓輸出端V2，其基極通過限 流電阻R3與第二三極管Q2的集電極相連，第二三極管Q2的發(fā)射極接地，其集電極通過限 流電阻R4與CPU待機(jī)電平相連。而且，第一三極管Ql為PNP型，第二三極管Q2為NPN型。 其工作原理如下當(dāng)CPU正常工作時(shí)，第一三極管Ql及第二三極管Q2均截止，主 電源電壓輸出端VI使二極管Dl導(dǎo)通，其通過穩(wěn)壓器N2可以給CPU提供例如5V的電壓以 使CPU工作；當(dāng)CPU待機(jī)時(shí)，CPU的待機(jī)高電平通過STBY端口使NPN型的第二三極管Q2導(dǎo) 通，從而使PNP型第一三極管Q1也隨之導(dǎo)通，所以，第二三極管Q2的集電極輸出較高電壓， 該電壓高于二極管D1正端的電壓，所以，二極管D1截止，則副電源電壓輸出端通過第一三 極管Ql給CPU供電，通常，其待機(jī)時(shí)為12V電壓，而電路中電流不變，從而實(shí)現(xiàn)了待機(jī)時(shí)電 壓的大幅度降低，達(dá)到待機(jī)時(shí)節(jié)能降耗的目的。 副電源供電使CPU功耗大大降低，而且，本電路所采用電子元器件很少，結(jié)構(gòu)簡(jiǎn) 單，可靠性高，成本也很低。其尤其適用于電視機(jī)的CPU待機(jī)工作，也可以相同原理應(yīng)用于 其它電器的CPU待機(jī)工作。 以上所述僅為本實(shí)用新型的優(yōu)選實(shí)施例，并非因此限制本實(shí)用新型的專利范圍， 凡是利用本實(shí)用新型說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn) 用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本實(shí)用新型的專利保護(hù)范圍內(nèi)。
權(quán)利要求一種低功耗CPU待機(jī)切換電路，其連接于給CPU正常工作時(shí)供電的主電源電壓輸出端(V1)及給CPU提供合適電的穩(wěn)壓器之間，其特征在于，其包括二極管D1、第一三極管Q1及第二三極管Q2，且所述第一三極管Q1的發(fā)射極與在待機(jī)時(shí)給CPU供電的副電源電壓輸出端(V2)相連、其集電極與所述二極管D1的陰極相連，其基極與所述第二三極管Q2的集電極相連，二極管D1的陽極與所述主電源電壓輸出端(V1)相連，所述第二三極管Q2基極連接CPU待機(jī)控制信號(hào)輸出端，其發(fā)射極接地。
2. 根據(jù)權(quán)利要求1所述的待機(jī)切換電路，其特征在于，所述第一三極管Ql為PNP型。
3. 根據(jù)權(quán)利要求1所述的待機(jī)切換電路，其特征在于，所述第二三極管Q2為NPN型。
4. 根據(jù)權(quán)利要求1所述的待機(jī)切換電路，其特征在于，還包括連接于所述第二三極管 Q2與CPU待機(jī)電平之間的限流電阻R4。
5. 根據(jù)權(quán)利要求1所述的待機(jī)切換電路，其特征在于，還包括連接于所述第二三極管 Q2的集電極與第一三極管Ql的基極之間的限流電阻R3。
專利摘要本實(shí)用新型涉及一種低功耗CPU待機(jī)切換電路，其連接于給CPU正常工作時(shí)供電的主電源電壓輸出端(V1)及給CPU提供合適電的穩(wěn)壓器之間，其包括二極管D1、第一三極管Q1及第二三極管Q2，且所述第一三極管Q1的發(fā)射極與在待機(jī)時(shí)給CPU供電的副電源電壓輸出端(V2)相連、其集電極與所述二極管D1的陰極相連，其基極與所述第二三極管Q2的集電極相連，二極管D1的陽極與所述主電源電壓輸出端(V1)相連，所述第二三極管Q2基極連接CPU待機(jī)電平，其發(fā)射極接地。其具有電路簡(jiǎn)單可靠、成本低、其功耗低的優(yōu)點(diǎn)。
文檔編號(hào)H02J9/06GK201467324SQ20092013232
公開日2010年5月12日 申請(qǐng)日期2009年6月1日 優(yōu)先權(quán)日2009年6月1日
發(fā)明者崔昭 申請(qǐng)人:康佳集團(tuán)股份有限公司