專利名稱：一種靜電保護電路及集成電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及集成電路制造領(lǐng)域，尤其涉及一種靜電保護電路及集成電路。
背景技術(shù)：
通常，集成電路很容易受靜電的破壞，一般在輸入、輸出端子或電源保護中都會設(shè)計靜電保護電路以防止內(nèi)部電路因靜電而受到損壞。GGNMOS (Gate Grounded NM0S，柵極接地的N型金屬氧化物晶體管)是一種廣泛使 用的靜電保護結(jié)構(gòu)。如圖1所示為現(xiàn)有技術(shù)GGNMOS電路結(jié)構(gòu)示意圖，10為GGNMOS管，其中 GGNMOS的漏極9連接輸入輸出端子7或電源，柵極8、源極6、襯底5接地，為保證一定的保 護強度，將數(shù)個GGNMOS管10并聯(lián)，稱為多指并聯(lián)的GGNM0S。圖2為多指并聯(lián)的GGNMOS電路截面示意圖；P型襯底28上為P阱27，所述P阱 27上有襯底電阻25，其一端與三極管26的基極相連接，另一端與P+擴散區(qū)21相連接，三 極管26的發(fā)射極和集電極分別連接N+擴散區(qū)22，P+擴散區(qū)21和N+擴散區(qū)22之間有場 隔離23。在靜電發(fā)生時，由于不同位置晶體管到P型阱控制的體電阻的不同會導(dǎo)致電路開 啟不均勻，在最中間的GGNMOS器件，由于其離P型阱控制最遠，襯底電阻最大，最容易先于 其他GGNMOS器件開啟。當(dāng)該離P型阱控制最遠的GGNMOS器件開啟時，其他GGNMOS器件還 沒有開啟。已有技術(shù)的靜電保護電路中的GGNMOS器件不能均勻快速的開啟，降低了靜電保 護電路的整體保護能力。

實用新型內(nèi)容本實用新型解決的現(xiàn)有技術(shù)問題是靜電保護電路中的GGNMOS器件不能均勻快速 的開啟。為解決上述技術(shù)問題，本實用新型提供如下技術(shù)方案一種靜電保護電路，包括多指并聯(lián)的GGNMOS管、第一電阻、在ESD發(fā)生時用來均勻 快速導(dǎo)通GGNMOS管的導(dǎo)通電路模塊；所述第一電阻的兩端分別連接I/O端口和內(nèi)部芯片， 所述GGNMOS管的漏極連接I/O端口，其柵極連接導(dǎo)通電路模塊的輸出端，GGNMOS管的源極 和襯底與地相連接，所述導(dǎo)通電路模塊的兩個輸入端分別連接I/O端口和地。進一步地，所述導(dǎo)通電路模塊還包括PMOS管、NMOS管；所述PMOS管的柵極和襯底 與電源連接，其漏極與I/O端口連接，其源極與GGNMOS管的柵極連接；NMOS管的柵極連接 電源，其漏極與GGNMOS管的柵極連接，NMOS管的源極和襯底與地相連接。進一步地，所述導(dǎo)通電路模塊還包括第二電阻，所述第二電阻的兩端分別與 GGNMOS管的柵極和地相連接。一種集成電路，包括以上任意一項所述結(jié)構(gòu)的靜電保護電路。本實用新型提供的一種集成電路中的靜電保護電路，當(dāng)ESD發(fā)生時，即有一非常 高的瞬時電壓加到I/O端口，由于導(dǎo)通電路模塊能夠使得GGNMOS均勻快速的導(dǎo)通，從而增強了靜電保護電路的整體靜電保護能力，使芯片的可靠性更高，失效的可能性更小。
圖1是現(xiàn)有技術(shù)GGNMOS電路結(jié)構(gòu)示意圖；圖2是多指并聯(lián)的GGNMOS電路截面示意圖；圖3是本實用新型一實施例的靜電保護電路原理框圖；圖4是本實用新型另一實施例的靜電保護電路原理圖。
具體實施方式
為了使本實用新型所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下 結(jié)合附圖及實施例，對本實用新型進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施 例僅僅用以解釋本實用新型，并不用于限定本實用新型。圖3是本實用新型實施例的靜電保護電路原理框圖；一種靜電保護電路，包括多 指并聯(lián)的GGNMOS管、第一電阻R1、在ESD發(fā)生時用來均勻快速導(dǎo)通GGNMOS管的導(dǎo)通電路 模塊300 ；所述第一電阻Rl的兩端分別連接I/O端口 30和內(nèi)部芯片31，所述GGNMOS管的 漏極302連接I/O端口 30，其柵極301連接導(dǎo)通電路模塊300的輸出端，GGNMOS管的源極 303和襯底304與地相連接，所述導(dǎo)通電路模塊300的兩個輸入端分別連接I/O端口 30和 地。當(dāng)ESD發(fā)生時，即有一非常高的瞬時電壓加到I/O端口 30，由于導(dǎo)通電路模塊300 能夠使得GGNMOS均勻快速的導(dǎo)通，從而增強了靜電保護電路的整體靜電保護能力，使芯片 的可靠性更高，失效的可能性更小。圖4是本實用新型另一實施例的靜電保護電路原理圖，是在圖3的基礎(chǔ)上的進一 步改進，其中導(dǎo)通電路模塊300還包括PMOS管、NMOS管、第二電阻R2 ；所述PMOS管的柵極 309和襯底312與電源連接，其漏極310與I/O端口 30連接，其源極311與GGNMOS管的柵 極301連接；NMOS管的柵極305連接電源，其漏極306與GGNMOS管的柵極301連接，NMOS 管的源極307和襯底308與地相連接；第二電阻R2的兩端分別與GGNMOS管的柵極301和 地相連接。具體工作原理如下當(dāng)內(nèi)部芯片31正常上電工作時，由于NMOS管的柵極305與VCC連接，所以NMOS 管是一個常開的管子，它把GGNMOS管的柵極301直接拉到VSS電位，使GGNMOS管關(guān)斷，這 種方式具有更好的抗干擾性，在有一定干擾時，它能使GGNMOS的柵極301始終是低電位，比 電阻的箝位能力更強，使GGNMOS管有更小的漏電流。當(dāng)ESD發(fā)生時，即有一非常高的瞬時電壓加到I/O端口，由于GGNMOS管的漏極302 和PMOS管的漏極310均與I/O端口連接，使得GGNMOS管和PMOS管的漏極電位迅速抬高，從 而使PMOS管的漏極310、襯底312和源極311會形成P-N-P導(dǎo)通，電流注入到GGNMOS的柵 極301，由于第二電阻R2和NMOS管的存在，并且第二電阻R2和NMOS管并聯(lián)后的電阻比較 大，使GGNMOS管的柵極301電位迅速抬高，從而使GGNMOS管導(dǎo)通，這種模式使得GGNMOS管 導(dǎo)通更快、更均勻，從而增強了靜電保護電路的整體靜電保護能力，使芯片的可靠性更高， 失效的可能性更小。[0024]一種集成電路，包括以上任意一項所述結(jié)構(gòu)的靜電保護電路。該集成電路同樣也 具有上述靜電保護電路的優(yōu)點。以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本 實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本實用新型 的保護范圍之內(nèi)。
權(quán)利要求一種靜電保護電路，包括多指并聯(lián)的GGNMOS管，其特征在于還包括第一電阻、在ESD發(fā)生時用來均勻快速導(dǎo)通GGNMOS管的導(dǎo)通電路模塊；所述第一電阻的兩端分別連接I/O端口和內(nèi)部芯片，所述GGNMOS管的漏極連接I/O端口，其柵極連接導(dǎo)通電路模塊的輸出端，GGNMOS管的源極和襯底與地相連接，所述導(dǎo)通電路模塊的兩個輸入端分別連接I/O端口和地。
2.根據(jù)權(quán)利要求1所述的靜電保護電路，其特征在于所述導(dǎo)通電路模塊還包括PMOS 管、NMOS管；所述PMOS管的柵極和襯底與電源連接，其漏極與I/O端口連接，其源極與 GGNMOS管的柵極連接；NMOS管的柵極連接電源，其漏極與GGNMOS管的柵極連接，NMOS管的 源極和襯底與地相連接。
3.根據(jù)權(quán)利要求2所述的靜電保護電路，其特征在于所述導(dǎo)通電路模塊還包括第二 電阻，所述第二電阻的兩端分別與GGNMOS管的柵極和地相連接。
4.一種集成電路，其特征在于所述集成電路包括如權(quán)利要求1至3任意一項所述結(jié) 構(gòu)的靜電保護電路。
專利摘要本實用新型提供了一種靜電保護電路及集成電路，其中靜電保護電路包括多指并聯(lián)的GGNMOS管、第一電阻、在ESD發(fā)生時用來均勻快速導(dǎo)通GGNMOS管的導(dǎo)通電路模塊；所述第一電阻的兩端分別連接I/O端口和內(nèi)部芯片，所述GGNMOS管的漏極連接I/O端口，其柵極連接導(dǎo)通電路模塊的輸出端，GGNMOS管的源極和襯底與地相連接，所述導(dǎo)通電路模塊的兩個輸入端分別連接I/O端口和地。一種集成電路，包括上述結(jié)構(gòu)的靜電保護電路。當(dāng)ESD發(fā)生時，即有一非常高的瞬時電壓加到I/O端口，由于導(dǎo)通電路模塊能夠使得GGNMOS均勻快速的導(dǎo)通，從而增強了靜電保護電路的整體靜電保護能力。
文檔編號H02H9/00GK201562956SQ200920206190
公開日2010年8月25日 申請日期2009年10月29日 優(yōu)先權(quán)日2009年10月29日
發(fā)明者徐坤平, 楊云, 白云亮 申請人:比亞迪股份有限公司