專利名稱：應(yīng)用在高壓變頻器上的脈沖發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種脈沖發(fā)生器，尤其是一種應(yīng)用在高壓變頻器上的脈沖發(fā)生器。
背景技術(shù)：
隨著電力電子技術(shù)的發(fā)展，變頻器作為電力電子技術(shù)發(fā)展的產(chǎn)物，在國民經(jīng)濟的各個領(lǐng)域如礦山、冶金、石化、自來水、電力等行業(yè)得到廣泛的應(yīng)用，并發(fā)揮著越來越重要的作用。據(jù)中國江西新聞網(wǎng)2007年11月12日報導(dǎo)，工業(yè)用電量占整個全社會用電量的60 % ，而大功率電機用電量更是占整個工業(yè)用電量的70%，在當(dāng)前國際國內(nèi)能源緊缺的情況下，降低工業(yè)電器、尤其是降低大功率電機的耗電量就成為整個社會節(jié)能的首要選擇，而變頻技術(shù)可實現(xiàn)工業(yè)電器的節(jié)能需要，該技術(shù)可廣泛應(yīng)用于工業(yè)電器產(chǎn)品中。變頻技術(shù)的特點是根據(jù)產(chǎn)品的運行要求，將工頻頻率調(diào)整為連續(xù)可調(diào)的頻率，適合機電產(chǎn)品無級平滑啟動，減少機電產(chǎn)品的電氣沖擊和機械沖擊。 但是變頻技術(shù)作為一種新興技術(shù)，尤其是高壓變頻技術(shù)，主要的元器件都是靠國外進口，價格十分昂貴，影響著高壓變頻器的推廣和應(yīng)用。變頻器主要是由主電路和控制器組成，脈沖發(fā)生器則是聯(lián)結(jié)主電路和控制器的重要通道，同時，變頻器中脈沖發(fā)生器也是實現(xiàn)變頻算法的必要條件之一，是變頻控制必不可少的條件之一。 一般情況下，單相N電平級聯(lián)H橋變頻器需要的開關(guān)器件的數(shù)目是2 (N-l)個，三相N電平級聯(lián)H橋變頻器則需要6(N-l)個，而且前常用的TMS320LF2407數(shù)據(jù)信號處理器DSP(以下簡稱DSP)最多能產(chǎn)生16路P麗脈沖，也就是說，對于三相系統(tǒng)而言，它最多只能為三相三電平變頻器提供P麗脈沖。在高壓變頻器的實際應(yīng)用中，三電平變頻器輸出電壓的du/dt很大，在調(diào)速系統(tǒng)中危害電機的絕緣，加劇軸承電流等。所以，在高壓大功率應(yīng)用場合三電平變頻器的問題很多，已經(jīng)被摒棄，而七電平、九電平等多電平高壓變頻器的應(yīng)用逐步增多；另一方面在理論上一般來講，電平數(shù)越多，輸出電壓波形越逼近正弦波，其電壓諧波含量就越低。而一塊DSP只能產(chǎn)生16路脈寬調(diào)制信號P麗脈沖(以下簡稱P麗脈沖)，對于要求超過16路P麗脈沖的高壓變頻器，如果利用2塊以上DSP產(chǎn)生多于16路P麗脈沖，也可以滿足高壓變頻器運行的需要，但是兩塊DSP運行時，運行的同時性問題如果得不到有效的解決，就會產(chǎn)生較大的諧波出現(xiàn)，對高壓變頻器的運行和電網(wǎng)都帶來極為不利的影響；另外，多增加一塊DSP，就會使變頻器的成本增加很多，不利于變頻器的推廣和應(yīng)用。
實用新型內(nèi)容本實用新型所要解決的問題是提供一種性能穩(wěn)定可靠、多路脈寬調(diào)制信號發(fā)生器。 為了解決上述技術(shù)問題，本實用新型提供一種應(yīng)用在高壓變頻器上的脈沖發(fā)生器，該脈沖發(fā)生器主要由一塊數(shù)字信號處理器DSP、三塊可編程控制門陣列FPGA(以下簡稱FPGA)組成，所述DSP與三塊FPGA并行利用FPGA內(nèi)部雙口 RAM通訊連接；所述FPGA內(nèi)部有數(shù)據(jù)存儲區(qū)，該存儲區(qū)用以存儲由DSP發(fā)送出的參考電壓采樣數(shù)據(jù)和對功率單元的控制命令；所述FPGA根據(jù)所述DSP所發(fā)送的參考電壓采樣數(shù)據(jù)和控制命令，實時產(chǎn)生和發(fā)送脈寬調(diào)制信號PWM脈沖。 作為本實用新型的一種改進，本實用新型技術(shù)方案所使用的可編程門陣列FPGA具有脈沖擴展模塊，該脈沖擴展模塊可將原始脈沖擴展為多路脈沖。 作為本實用新型的另一種改進，所述的可編程門陣列FPGA具有脈沖封鎖信號處理模塊，該脈沖封鎖信號處理模塊具有當(dāng)接到功率單元故障信號或人為發(fā)出的封鎖信號時，將所有的輸出脈沖均封鎖保持原來狀態(tài)不變功能。 進一步，本實用新型技術(shù)方案所使用的可編程門陣列FPGA具有死區(qū)處理模塊，該
死區(qū)處理模塊具有對上下橋臂開關(guān)器件的開關(guān)時間設(shè)置一段互鎖時間功能。 再進一步，本實用新型技術(shù)方案所使用的可編程門陣列FPGA具有反相檢查模塊，
該反相檢查模塊用于保證最后輸出的同一橋臂的控制脈沖嚴(yán)格反相。 作為一種優(yōu)選方案，本實用新型技術(shù)方案所使用的數(shù)字信號處理器DSP是TMS320LF2407型DSP。 作為另一種優(yōu)選方案，本實用新型技術(shù)方案所使用的可編程控制門陣列FPGA是
XC2S200-5PQ208C型FPGA。 本實用新型的有益效果在于 1、由于本實用新型的技術(shù)方案充分利用了 DSP的高速的算法處理功能與高可靠穩(wěn)定性和FPGA快速運算以及豐富的定時器，使本脈沖發(fā)生器具有高速、高效、穩(wěn)定可靠等性能，并能實現(xiàn)脈寬調(diào)制信號的多路輸出，可以滿足多電平高壓變頻器的運行要求。[0014] 2、本實用新型技術(shù)方案利用了 FPGA相對于DSP的價格優(yōu)勢，在實現(xiàn)功能和質(zhì)量保證的基礎(chǔ)上降低了成本。
以下結(jié)合附圖和實施方式對本實用新型作進一步詳細(xì)說明。[0016]
圖1是高壓變頻器中的脈沖發(fā)生器原理框圖。[0017] 圖2是高壓變頻器中的脈沖發(fā)生器輔助電路結(jié)構(gòu)圖。
具體實施方式圖1是高壓變頻器中的脈沖發(fā)生器原理框圖。圖1中的脈沖發(fā)生器主要有一塊數(shù)字信號處理器DSP和三塊可編程門陣列FPGA組成，所述的一塊數(shù)字信號處理器DSP和三塊可編程門陣列FPGA之間并行利用FPGA內(nèi)部雙口 RAM通訊連接。所述FPGA內(nèi)部有數(shù)據(jù)存儲區(qū)，該存儲區(qū)用以存儲由DSP發(fā)送出的參考電壓采樣數(shù)據(jù)和對功率單元的控制命令；所述FPGA根據(jù)所述DSP所發(fā)送的參考電壓采樣數(shù)據(jù)和控制命令，實時產(chǎn)生和發(fā)送脈寬調(diào)制信號PWM脈沖。 圖2是高壓變頻器中的脈沖發(fā)生器輔助電路結(jié)構(gòu)圖。圖1中的脈沖發(fā)生器實時產(chǎn)生和發(fā)送脈寬調(diào)制信號P麗脈沖后，根據(jù)高壓變頻器所需要的電平數(shù)，確定所需要的n路脈沖數(shù)，根據(jù)所需要的n路脈沖數(shù)，在脈沖擴展模塊中生成相應(yīng)的M*N路脈沖數(shù)；該M*N路脈沖進入脈沖封鎖信號處理模塊，該脈沖封鎖信號處理模塊具有的功能是當(dāng)接到功率單元故障信號或人為發(fā)出的封鎖信號時，將所有的輸出脈沖均封鎖保持原來狀態(tài)不變；經(jīng)過脈沖封鎖信號處理模塊的M*N路脈沖進入死區(qū)處理模塊，該死區(qū)模塊的設(shè)置是考慮到電力電子裝置中主電路的開關(guān)器件如IGBT的價格十分昂貴，必須采取一些保護措施來避免開關(guān)器件的損壞，變頻電路中的上下橋臂的P麗控制信號是互補輸出的，為了防止上下橋臂開關(guān)器件的直通，即在上橋臂開關(guān)沒有完全關(guān)斷，下橋臂開關(guān)就進入了導(dǎo)通狀態(tài)的情況發(fā)生，必須在對上下橋臂開關(guān)器件的開關(guān)時間內(nèi)設(shè)置一段互鎖時間，通常稱之為"死區(qū)時間"，由此防止開關(guān)器件的損壞；經(jīng)過死區(qū)處理模塊的M*N路脈沖進入反相檢查模塊，該反相檢查模塊用于保證最后輸出的同一橋臂的控制脈沖嚴(yán)格反相；M承N路脈沖經(jīng)過反相檢查之后進入光纖驅(qū)動電路。 為了充分發(fā)揮一塊DSP和三塊FPGA組合成的脈沖發(fā)生的充分優(yōu)勢，本實用新型所選用的DSP是TMS320LF2407型DSP，所選用的FPGA是XC2S200-5PQ208C型FPGA，這樣以來，就可以使DSP和FPGA的性能充分結(jié)合互補，利用其各自的優(yōu)點就可以組成P麗發(fā)生電路，這樣可以確保本脈沖發(fā)生器具有高速、穩(wěn)定的可靠性并可實現(xiàn)多路信號輸出。該脈沖發(fā)生器的工作原理是在變頻脈沖發(fā)生器中當(dāng)DSP發(fā)出控制信號時FPGA基準(zhǔn)計數(shù)器為一加減計數(shù)器，其計數(shù)總值為一個載波周期TC，而比較寄存器中為脈寬值，當(dāng)基準(zhǔn)計數(shù)器計數(shù)的值與比較寄存器相等時，比較器輸出產(chǎn)生電平翻轉(zhuǎn)，每當(dāng)基準(zhǔn)計數(shù)器計數(shù)到零時，產(chǎn)生一個使能信號把影子寄存器中的脈寬值送入比較寄存器。由比較器輸出的原始PWM波經(jīng)死區(qū)發(fā)生器后產(chǎn)生上下橋臂互補的兩路P麗波。 上述實施例是本實用新型的優(yōu)選實施例，本實用新型技術(shù)方案不限于上述描述，凡是基于本實用新型技術(shù)方案原理的等效變換，均落入本實用新型的保護范圍之內(nèi)。
權(quán)利要求一種應(yīng)用在高壓變頻器上的脈沖發(fā)生器，其特征在于該脈沖發(fā)生器主要由一塊數(shù)字信號處理器DSP、三塊可編程控制門陣列FPGA組成，所述DSP與三塊FPGA并行利用FPGA內(nèi)部雙口RAM通訊連接；所述FPGA內(nèi)部有數(shù)據(jù)存儲區(qū)，該存儲區(qū)用以存儲由DSP發(fā)送出的參考電壓采樣數(shù)據(jù)和對功率單元的控制命令；所述FPGA根據(jù)所述DSP所發(fā)送的參考電壓采樣數(shù)據(jù)和控制命令，實時產(chǎn)生和發(fā)送脈寬調(diào)制信號PWM脈沖。
2. 根據(jù)權(quán)利要求l所述的脈沖發(fā)生器，其特征在于所述的可編程門陣列FPGA具有脈 沖擴展模塊，該脈沖擴展模塊可將原始脈沖擴展為多路脈沖。
3. 根據(jù)權(quán)利要求l所述的脈沖發(fā)生器，其特征在于所述的可編程門陣列FPGA具有脈 沖封鎖信號處理模塊，該脈沖封鎖信號處理模塊具有當(dāng)接到功率單元故障信號或人為發(fā) 出的封鎖信號時，將所有的輸出脈沖均封鎖保持原來狀態(tài)不變功能。
4. 根據(jù)權(quán)利要求1所述的脈沖發(fā)生器，其特征在于所述的可編程門陣列FPGA具有 死區(qū)處理模塊，該死區(qū)處理模塊具有對上下橋臂開關(guān)器件的開關(guān)時間設(shè)置一段互鎖時間功 能。
5. 根據(jù)權(quán)利要求l所述的脈沖發(fā)生器，其特征在于所述的可編程門陣列FPGA具有反 相檢查模塊，該反相檢查模塊用于保證最后輸出的同一橋臂的控制脈沖嚴(yán)格反相。
6. 根據(jù)權(quán)利要求l所述的脈沖發(fā)生器，其特征在于所述數(shù)字信號處理器DSP是 TMS320LF2407型DSP。
7. 根據(jù)權(quán)利要求1所述的脈沖發(fā)生器，其特征在于所述可編程控制門陣列FPGA是 XC2S200-5PQ208C型FPGA。
專利摘要本實用新型公開一種應(yīng)用在高壓變頻器上的脈沖發(fā)生器，該脈沖發(fā)生器主要是由一塊數(shù)字信號處理器DSP、三塊可編程控制門陣列FPGA(簡稱FPGA)組成，所述DSP與三塊FPGA串口通訊并行連接。本實用新型的技術(shù)方案充分利用了DSP的高速的算法處理功能與高可靠穩(wěn)定性和FPGA快速運算以及豐富的定時器，使本脈沖發(fā)生器具有高速、高效、穩(wěn)定可靠等性能，并能實現(xiàn)脈寬調(diào)制信號的多路輸出；且利用了FPGA相對于DSP的價格優(yōu)勢，在實現(xiàn)功能和質(zhì)量保證的基礎(chǔ)上降低了成本。
文檔編號H02M1/00GK201528268SQ20092024651
公開日2010年7月14日 申請日期2009年11月5日 優(yōu)先權(quán)日2009年11月5日
發(fā)明者劉東耀, 宋青東, 梁松源, 趙輝, 靳鞅 申請人:北京中礦華飛科技有限公司