專利名稱：同步整流器禁用裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及利用同步整流的電源。
背景技術(shù)：
如現(xiàn)有技術(shù)的圖I所示，電子設(shè)備111的電源100包括輸入側(cè)組件110和次級(jí)側(cè)組件120。也稱為“熱側(cè)”組件的輸入側(cè)包含整流交流(AC)輸入電源102的輸入橋112、和驅(qū)動(dòng)和調(diào)節(jié)初級(jí)繞組114的電壓的開(kāi)關(guān)模式電路。電源初級(jí)以也稱為熱側(cè)或非隔離地的電位116為基準(zhǔn)。 例示性電源100的次級(jí)側(cè)120包括電源變壓器次級(jí)繞組124，電源100的初級(jí)110和次級(jí)120被繞組114和124之間的隔離屏障122分開(kāi)。繞組124在第一端上與整流器230連接，整流器230在它的其它端子上以“冷側(cè)”或隔離地128為基準(zhǔn)。整流器230包含同步整流器233，同步整流器233包含與整流器二極管232并聯(lián)的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(M0SFET)234。整流器二極管232具有與MOSFET 234的漏極連接的陰極和與地128連接的陽(yáng)極。MOSFET 234包括與二極管234相對(duì)應(yīng)極化的體二極管235。在繞組124的第二端上產(chǎn)生在此處通過(guò)電解電容器130對(duì)其濾波的電源輸出電壓132，并且將輸出負(fù)載電流134供應(yīng)給電源負(fù)載295。插在電源100與負(fù)載295之間的是負(fù)載傳感器290。負(fù)載傳感器290具有依照負(fù)載有選擇地禁用同步整流的信號(hào)作為輸出202。在許多電源中，可能將整流器230放置成在繞組124的第二端上具有相反極性，而繞組124的第一端直接與地128連接。如圖I所示配置整流器的優(yōu)點(diǎn)是有助于整流器230散熱。電源初級(jí)可以配置成任何數(shù)量的眾所周知電源類(lèi)型，例如，箝位模式正激轉(zhuǎn)換器(clamped mode forward converter)或反激式轉(zhuǎn)換器(flyback converter)。盡管電源是開(kāi)關(guān)模式配置并不是必需的，但對(duì)效率的需要通常使那種模式受到青睞。在這個(gè)示范性開(kāi)關(guān)模式電源中所述的整流器類(lèi)型中，由于往往是效率低下的主要源二極管232往往是肖特基(Schottly)二極管；電壓降跨越傳統(tǒng)整流器二極管。在更大功率電源中，跨越二極管的電壓降引起的效率低下可能相當(dāng)嚴(yán)重，因此需要像強(qiáng)制風(fēng)冷那樣的散熱和可能積極措施(active meatures)。為了滿足數(shù)字設(shè)備的高速和小型化的日益增加需求，微電子電路的電壓水平一直在下降。盡管5V和12V電源仍然占主導(dǎo)地位，但3. 3V，2. 5V，I. 8V和I. 5V等越來(lái)越普遍地作為許多電子設(shè)備中的標(biāo)準(zhǔn)電壓。使用傳統(tǒng)整流器二極管將次級(jí)AC電壓整流成DC電壓的以往設(shè)計(jì)使次級(jí)側(cè)的輸出電流在初級(jí)側(cè)的電源開(kāi)關(guān)斷開(kāi)的時(shí)間內(nèi)變得“隨心所欲(freewheel)”。隨著使電子設(shè)備消耗的功率最小化的要求越來(lái)越嚴(yán)格，以及隨著用在現(xiàn)代設(shè)備中的工作電壓越來(lái)越低，在整流器二極管中造成的功率損失與輸出功率相比變得非常大。例如，在IV輸出電源中使用O. 5V肖特基二極管導(dǎo)致整流器電路中的輸出功率的約33%的功率損失。為了提高整流器效率，可以將晶體管，通常場(chǎng)效應(yīng)晶體管(FET)或更具體地說(shuō)，MOSFET用作取代二極管的低壓降開(kāi)關(guān)。這種技術(shù)被稱為同步整流。同步整流需要控制同步整流器的驅(qū)動(dòng)器，以便在整流電壓的最低部分期間接通M0SFET，而在整流電壓的最高部分期間斷開(kāi)MOSFET。像ST微電子STS-R3或易亨電子(Anachip)AP436那樣的集成電路控制器以及分立電路設(shè)計(jì)用于控制同步整流器的傳導(dǎo)(conduction)。并且，大功率密度在電源相對(duì)于電源輸出的空間有限的應(yīng)用中是至關(guān)重要的。因此，開(kāi)發(fā)出使效率得到提高，以便部分使對(duì)散熱器的需要或散熱器的尺寸最小化的電源是不懈的追求。另外，由于能源之星(Energy Star)和歐洲CoC要求，新電源設(shè)計(jì)即使在低輸出功率水平上也必須保持高效率，并且當(dāng)存在小負(fù)載或無(wú)負(fù)載時(shí)必須具有極大降低的輸入功率。同步整流器通過(guò)降低標(biāo)準(zhǔn)二極管整流器典型的傳導(dǎo)損失(conduction loss)可以在正常和大負(fù)載水平提高電源的效率。同步整流器FET的優(yōu)點(diǎn)是電流FET的極小“接通電阻(on resistance)”。盡管同步整流器在當(dāng)今的較低壓水平比二極管整流器有效得多，但它們也不是沒(méi)有其缺點(diǎn)。存在一定數(shù)量的功率開(kāi)銷(xiāo)，最突出的是操作存在于驅(qū)動(dòng)當(dāng)存在低輸出功率水平時(shí)可以影響電源的效率的同步整流器中的同步整流器控制器所需的功率。在圖I的裝置中，感測(cè)輸出電流或輸出功率以便在低功率或電流操作的情況期間禁用同步整流器234。在小電流或功率操作的情況期間禁用同步整流器使反向電流最小化， 因此提高了電源的效率和熱管理。但是，負(fù)載傳感器290消耗非所希望的附加功率。在不使用不利地消耗功率和使電路復(fù)雜化的負(fù)載傳感器290的情況下，禁用同步整流可能是人們所希望的。

發(fā)明內(nèi)容
本發(fā)明的公開(kāi)實(shí)施例涉及包括交流電輸入電源和與負(fù)載耦合的整流輸入電源的整流器的電源。在與負(fù)載耦合的電流路徑中，在運(yùn)行模式操作和待機(jī)模式操作兩者期間產(chǎn)生整流輸出電源電流。該整流器在運(yùn)行模式操作期間提供同步整流。接通/斷開(kāi)控制信號(hào)的源施加給負(fù)載，以便減小整流輸出電源電流，以及并行地施加給整流器，以便在整流器中有選擇地禁用同步整流。


在附圖中圖I是已知電源實(shí)踐的局部示意、局部方塊圖；圖2是并入本發(fā)明實(shí)施例的電子設(shè)備的局部方塊圖形式和局部示意形式的描繪；圖3示出了圖2的整流器的端子上的相關(guān)波形；圖4是詳細(xì)描述同步整流器控制器的分立電路的示意圖；以及圖5示出了圖4的示意圖的相關(guān)波形。
具體實(shí)施例方式圖2描繪了一種電子設(shè)備，或更具體地說(shuō)，機(jī)頂盒300，其包含電源200、系統(tǒng)控制器或微處理器400和信號(hào)處理器500。電源200的一些部分包含在功能上與以前針對(duì)電源100所述的組件相似的組件。在這樣的情況下，這些組件具有如以前給出的共同標(biāo)號(hào)。電源200接收AC輸入102，和包含電源初級(jí)110和電源次級(jí)220。初級(jí)110和次級(jí)220電感性地從變壓器初級(jí)繞組114連接到變壓器次級(jí)繞組124，并通過(guò)隔離屏障122隔離。次級(jí)繞組124在第一端子上與整流器230的第一主電流傳導(dǎo)端子連接，而在第二端子上產(chǎn)生整流輸出132 (+VOT)，在該優(yōu)選實(shí)施例中，12伏。輸出132經(jīng)過(guò)濾波電容器130濾波產(chǎn)生整流輸出電源電流134，以便對(duì)包含電源次級(jí)220、微處理器400和信號(hào)處理器500中的操作電路的負(fù)載加電。整流器230的第二主電流傳導(dǎo)端子與“冷”或隔離地128連接。小值電容器245并聯(lián)地跨越整流器230連接，以便消除來(lái)自整流器230的開(kāi)關(guān)瞬態(tài)引起的線路傳導(dǎo)輻射。整流器230還包含控制端子，用于確定整流器230的像來(lái)自新科電子(ST Electronics)公司的STF60N55F3那樣的組件，同步整流器233中的傳導(dǎo)。整流器230還包含二極管232，在圖2的實(shí)施例中，二極管公司(Diode Inc)的肖特基二極管TOS835L。同步整流器233包含MOSFET 234和整體二極管235。按照本發(fā)明的一個(gè)實(shí)施例，通過(guò)來(lái)自同步整流器控制器236的控制信號(hào)，將同步整流器233控制成當(dāng)同步整流器234的漏極在電源200的也稱為“運(yùn)行模式”的大功率操作時(shí)期處在其最小偏移下時(shí)是傳導(dǎo)的。在一個(gè)優(yōu)選實(shí)施例中，如隨后參考圖4所述，控制器236是分立電路設(shè)計(jì)。在圖3中示出了控制同步整流器233的波形。波形302示出了 MOSFET 234漏極上的電壓，而波形304作為控制MOSFET 234傳導(dǎo)的電壓。當(dāng)MOSFET 234的漏極處在其最低電位上時(shí)，MOSFET 234被正的柵極波形304接通。相反，當(dāng)MOSFET 234的漏極電位處在其最高電位上時(shí)，將柵極電位降低到閾值以下以便禁 止MOSFET 234的傳導(dǎo)。從MOSFET 234柵極連接到地128的電阻240將控制器236的電流輸出轉(zhuǎn)換成電壓驅(qū)動(dòng)波形304，并且還提供到地的電流路徑，以保證MOSFET在其漏極變成正時(shí)斷開(kāi)。在圖2的實(shí)施例中，在正常輸出功率，即，像機(jī)頂盒300的“運(yùn)行模式”那樣，在大約0.8到I. 8A之間的條件下，同步整流器控制器236通過(guò)安森美(On Semi)公司制造的型號(hào)MMBT589LTG的PNP開(kāi)關(guān)晶體管244在Vdd端子242上接收工作電壓。晶體管244具有與輸出電壓132連接的發(fā)射極、和與控制器236的Vdd端子242連接的集電極。晶體管244又受2N2222NPN開(kāi)關(guān)晶體管252控制，開(kāi)關(guān)晶體管252具有與地128連接的發(fā)射極。晶體管252的集電極通過(guò)由電阻248和電阻250形成的分壓器與晶體管244的基極連接。晶體管252的基極通過(guò)由電阻254和電阻256形成的分壓器從同步整流器禁用信號(hào)202中接收其輸入。當(dāng)禁用信號(hào)202處在高狀態(tài)，通常大約5V下時(shí)，分壓器254，256對(duì)晶體管252加電。當(dāng)晶體管252被接通時(shí)，它的集電極接近地電位，這又通過(guò)分壓器248，250使晶體管244變成它的接通狀態(tài)。隨著晶體管244被接通，它的集電極電壓接近+Vtot電壓，因此將工作電流提供給控制器236?？刂破?36含有從Vdd端子242到地的旁路電容器243，以保證當(dāng)晶體管244傳導(dǎo)時(shí)，到控制器236的低阻抗工作電源(low impedance operating supply)。控制器236的輸出端304在這種情況下，產(chǎn)生將同步整流器233切換到它的接通狀態(tài)的波形。微處理器400用于控制機(jī)頂盒300的操作。通過(guò)微處理器用戶接口 420以及往往借助于遙控器430的方便性，微處理器400指示信號(hào)處理器500的操作以便，例如，選擇信道，播放/記錄和接通/斷開(kāi)。在現(xiàn)代機(jī)頂盒中，斷開(kāi)的命令向處理器500用信號(hào)發(fā)出，以停止處理可視活動(dòng)和進(jìn)入低功率或“待機(jī)模式”的信號(hào)。這種小于IOOmA的部分加電狀態(tài)允許下載常規(guī)軟件，并且使微處理器用戶接口和遙控器接口仍然有效，以便接收和處理隨后接通命令。由于許多原因，使設(shè)備處在這樣的待機(jī)狀態(tài)下時(shí)消耗的功率盡可能低是重要的。當(dāng)微處理器400通過(guò)待機(jī)信號(hào)202向處理器500發(fā)出進(jìn)入待機(jī)或小電流模式的信號(hào)時(shí),微處理器并行地將同步整流器禁用信號(hào)202設(shè)置成低電壓狀態(tài)以便斷開(kāi)控制器236。當(dāng)禁用信號(hào)202處在低電壓狀態(tài)下時(shí)，晶體管252被斷開(kāi)，對(duì)此的反應(yīng)是斷開(kāi)晶體管244。當(dāng)晶體管244處在其斷開(kāi)模式下時(shí)，中斷來(lái)自同步整流器柵極的波形304，因此斷開(kāi)MOSFET 234的操作。當(dāng)使MOSFET 234不起作用時(shí)，整流器230的二極管232提供輸出電壓132的整流，因此仍然提供輸出電壓+VOT。在電源200輸出的低功率上，二極管232在其傳導(dǎo)時(shí)可能具有比MOSFET 234在其傳導(dǎo)時(shí)稍大的壓降。但是，電源效率的降低是最小的。通過(guò)禁用信號(hào)202中斷到控制器236的電源電流，顯著提高了電源200的效率?？梢詮恼髌?30中除去二極管232，待機(jī)模式整流由MOSFET體二極管235提供。盡管在圖2中將禁用信號(hào)202和待機(jī)信號(hào)203顯示成直接相互連接，但它們也可以是來(lái)自微處理器400的兩條分開(kāi)但并行的信號(hào)路徑。分開(kāi)但并行信號(hào)路徑的一個(gè)原因可能是信號(hào)202和203需要不同極性的情況。還應(yīng)該考慮到信號(hào)202和203之一或兩者可以以位圖案(bit pattern)在像IIC總線那樣的串行通信總線中傳送。圖4描述了當(dāng)前優(yōu)選實(shí)施例的同步整流器控制器236的示意圖。將信號(hào)302施加給二極管260的陽(yáng)極和電阻262的一個(gè)端子。二極管260的陰極與電阻262的第二端子連接，它們的公共連接與電容器264的第一端子連接。電容器264的第二端子與控制器236的Vdd端子242連接。二極管260、電阻262和電容器264的組合在電容器262的第一端子上形成快速升高(fast attack)、緩慢衰減濾波信號(hào)。當(dāng)信號(hào)302變成正時(shí)(go positive),迅速對(duì)電容器264充電。當(dāng)信號(hào)302沿著負(fù)方向進(jìn)行時(shí)，二極管260被反向偏置，電容器264的第一端子上的信號(hào)具有近似電阻262的值乘以電容器264的值的時(shí)間常數(shù)地通過(guò)電阻262沿著負(fù)方向衰減。電容器266從電阻262、二極管260和電容器264的結(jié)點(diǎn)連接到安森美公司制造的型號(hào)MMBT589LT1G的PNP開(kāi)關(guān)晶體管274的基極。還與晶體管274的基極端子連接的是電阻272，電阻272連接在晶體管274的基極與發(fā)射極之間。二極管公司制造的4. 7伏齊納二極管268BZT52C4V7和傳統(tǒng)二極管270相互串聯(lián)，并且也從晶體管274的基極連接到發(fā)射極。齊納二極管268的陰極與晶體管274的基極連接，二極管270的陰極與晶體管274的發(fā)射極連接，兩個(gè)二極管的陽(yáng)極連接在一起。晶體管274的發(fā)射極返回到控制器236的Vdd 242。電容器266和電阻272形成差分器，以便將差分脈沖施加給晶體管274的基極發(fā)射極結(jié)。當(dāng)信號(hào)302沿著負(fù)方向進(jìn)行時(shí)，來(lái)自差分器的適度寬脈沖使晶體管274將電流從Vdd242通過(guò)由電阻276與電阻240串聯(lián)形成的負(fù)載電阻傳導(dǎo)到地128。因此在跨越電阻240引出的正變電壓(positive going voltage)產(chǎn)生信號(hào)304施加給MOSFET 234的柵極的正部分。當(dāng)電壓302沿著正方向進(jìn)行時(shí)，在跨越電容器264引出的電壓迅速變正，這個(gè)電壓又被電容器266和電阻272差分，迅速使晶體管274呈現(xiàn)非傳導(dǎo)。當(dāng)晶體管274停止傳導(dǎo)時(shí)，在MOSFET 234的柵極上引出的電壓下降到低于MOSFET的傳導(dǎo)閾值。由二極管268和270形成的限幅器(clipper)使晶體管274的基極發(fā)射極電壓正偏移近似5. 4伏(齊納電壓加一個(gè)正向二極管壓降)，以保證晶體管274的基極發(fā)射極不超過(guò)它的反向擊穿電壓。電阻276被放置成串聯(lián)在晶體管274的集電極與MOSFET 234的柵極之間，與電容器258形成低通濾波器，以便降低由MOSFET 234的開(kāi)關(guān)引起的射頻干擾。圖5中的波形用圖形示出了驅(qū)動(dòng)器晶體管274相對(duì)于同步整流器柵極電壓304的基極-發(fā)射極電壓502。在本發(fā)明中，通過(guò)避免使用電源電流負(fù)載傳感器，使電源在所有條件下都更有效。另外，有利的是，在待機(jī)條件下，中斷對(duì)控制器的電流供應(yīng)。另外，通過(guò)省略負(fù)載傳感器所需的組件和空間，該電源可以比以前的那些應(yīng)用更小和更劃算 。
權(quán)利要求
1.一種電源(200)，其包含 交流電輸入電源(102)； 整流器(230)，與負(fù)載(500)耦合，用于整流所述輸入電源，以便在與所述負(fù)載耦合的電流路徑中，在運(yùn)行模式操作和待機(jī)模式操作兩者期間產(chǎn)生整流輸出電源電流(134)，所述整流器在所述運(yùn)行模式操作期間提供同步整流；以及 接通/斷開(kāi)控制信號(hào)(203)的源，將接通/斷開(kāi)控制信號(hào)(203)施加給所述負(fù)載，以便減小所述整流輸出電源電流，以及并行地施加給所述整流器，以便在所述整流器中有選擇地禁用同步整流。
2.按照權(quán)利要求I所述的電源，其中施加給所述整流器(230)以便在所述整流器中禁用同步整流的信號(hào)(202)基本不受輸出電源電流(134)的減小影響。
3.按照權(quán)利要求I所述的電源，其中所述接通/斷開(kāi)控制信號(hào)源包含微處理器(400)。
4.按照權(quán)利要求I所述的電源，其中所述接通/斷開(kāi)控制信號(hào)源(400)響應(yīng)用戶斷電命令。
5.按照權(quán)利要求I所述的電源，其中所述整流器(230)包含在所述待機(jī)模式操作期間進(jìn)行非同步操作的二極管(232)、和在所述運(yùn)行模式操作期間啟用同步操作的與所述整流器耦合的半導(dǎo)體開(kāi)關(guān)(244)，其中所述半導(dǎo)體開(kāi)關(guān)響應(yīng)在所述整流器中有選擇地禁用同步整流的所述并行施加接通/斷開(kāi)控制信號(hào)，以便將所述操作模式從所述運(yùn)行模式操作改變成所述待機(jī)模式操作。
6.按照權(quán)利要求5所述的電源，其中所述二極管(232)包含肖特基器件。
7.按照權(quán)利要求I所述的電源，其中所述整流器(230)包含場(chǎng)效應(yīng)晶體管(234)。
8.—種控制電源的系統(tǒng)，其包含 接收交流電輸入(102)的部件； 與負(fù)載(500)耦合、整流所述交流電輸入，以便在與所述負(fù)載耦合的電流路徑中，在運(yùn)行模式操作和待機(jī)模式操作兩者期間產(chǎn)生整流輸出電源電流(134)的部件，所述整流部件在所述運(yùn)行模式操作期間提供同步整流；以及 提供施加給所述負(fù)載，以便減小所述整流輸出電源電流，以及并行地施加給所述整流部件，以便在所述整流部件中有選擇地禁用同步整流的接通/斷開(kāi)控制信號(hào)(203)的部件(400)。
9.按照權(quán)利要求8所述的系統(tǒng)，其中施加給所述整流部件以便在所述整流部件中禁用同步整流的信號(hào)(202)基本不受輸出電源電流(134)影響。
10.按照權(quán)利要求8所述的系統(tǒng)，其中提供所述接通/斷開(kāi)控制信號(hào)的所述部件包含微處理器(400)。
11.按照權(quán)利要求8所述的系統(tǒng)，其中提供所述接通/斷開(kāi)控制信號(hào)的部件響應(yīng)用戶斷電命令。
12.按照權(quán)利要求8所述的系統(tǒng)，其中所述整流部件(230)包含在所述待機(jī)模式操作期間進(jìn)行非同步操作的二極管(232)、和在所述運(yùn)行模式操作期間啟用同步操作的與所述整流部件耦合的開(kāi)關(guān)部件(244)，以及其中所述開(kāi)關(guān)部件響應(yīng)在所述整流部件中禁用同步整流的所述并行施加接通/斷開(kāi)控制信號(hào)，以便將所述操作模式從所述運(yùn)行模式操作改變成所述待機(jī)模式操作。
13.按照權(quán)利要求12所述的系統(tǒng)，其中所述二極管(232)包含肖特基器件。
14.按照權(quán)利要求8所述的系統(tǒng)，其中所述整流部件包含場(chǎng)效應(yīng)晶體管(234)。
15.一種提高電源效率的方法，其包含如下步驟 接收輸入交流電； 整流所述輸入交流電，以便在與負(fù)載耦合的電流路徑中，在電子設(shè)備的運(yùn)行模式操作期間，產(chǎn)生同步整流輸出電源電流，而在所述電子設(shè)備的待機(jī)模式操作期間，產(chǎn)生非同步整流輸出電源電流；以及 生成接通/斷開(kāi)控制信號(hào)，施加給所述負(fù)載，以便將所述負(fù)載切換到待機(jī)模式操作，以及并行地施加給所述電源，以便有選擇地將所述電源切換到非同步整流模式。
16.按照權(quán)利要求15所述的方法，進(jìn)一步包含與供應(yīng)給所述負(fù)載的電流無(wú)關(guān)地將所述電源設(shè)置在所述非同步模式下的步驟。
17.按照權(quán)利要求15所述的方法，進(jìn)一步包含通過(guò)微處理器生成所述接通/斷開(kāi)控制信號(hào)的步驟。
18.按照權(quán)利要求15所述的方法，進(jìn)一步包含響應(yīng)用戶斷電命令生成所述接通/斷開(kāi)控制信號(hào)的步驟。
19.按照權(quán)利要求15所述的方法，進(jìn)一步包含利用FET器件同步整流所述輸入交流電和利用二極管非同步整流所述輸入交流電的步驟。
20.按照權(quán)利要求19所述的方法，進(jìn)一步包含利用肖特基二極管非同步整流所述輸入交流電的步驟。
21.—種電源(200)，其包含 交流電輸入電源(102)； 整流器(230)，與負(fù)載(500)耦合，用于整流所述輸入電源，以便在運(yùn)行模式操作和第二模式操作兩者期間產(chǎn)生耦合到所述負(fù)載的整流輸出電源(132)，所述整流器(230)在所述運(yùn)行模式操作期間提供同步整流；以及 接通/斷開(kāi)控制信號(hào)(203 )的源(400 )，將接通/斷開(kāi)控制信號(hào)(203 )施加給所述負(fù)載，以便改變操作模式，以及并行地施加給所述整流器(230)，以便在所述第二模式操作期間，在所述整流器(230)中有選擇地禁用同步整流。
全文摘要
電源(200)接收整流器(230)整流的交流電輸入(102)。在運(yùn)行模式操作和待機(jī)模式操作兩者期間，將整流輸出電壓(132)耦合到負(fù)載(500)和微處理器(400)。整流器(230)在運(yùn)行模式操作期間，通過(guò)包括的MOSFET(234)提供同步整流，而在待機(jī)模式操作期間，通過(guò)包括的肖特基二極管(232)提供非同步整流。整流器(230)中的肖特基二極管(232)與MOSFET(234)并聯(lián)，在待機(jī)模式操作期間提供整流。將來(lái)自微處理器(400)的接通/斷開(kāi)控制信號(hào)(203)的源(400)施加給負(fù)載以便改變操作模式，以及并行地施加給整流器(230)，以便在待機(jī)模式操作期間，在整流器(230)中禁用同步整流。在待機(jī)模式操作中，通過(guò)消除對(duì)同步整流器控制器(236)供能所消耗的功率，提高了電源(200)的效率。在待機(jī)模式操作中，通過(guò)使用來(lái)自微處理器(400)的接通/斷開(kāi)控制信號(hào)(203)禁用同步操作，也提高了電源(200)的效率。
文檔編號(hào)H02M3/335GK102783005SQ200980163481
公開(kāi)日2012年11月14日 申請(qǐng)日期2009年12月28日 優(yōu)先權(quán)日2009年12月28日
發(fā)明者W.J.泰斯丁, W.V.菲茨杰拉德 申請(qǐng)人:湯姆森特許公司