專利名稱：時鐘產(chǎn)生電路和電荷泵系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種時鐘產(chǎn)生電路和電荷泵系統(tǒng)。
背景技術(shù)：
在信息時代，信息存儲是信息技術(shù)中最重要的技術(shù)內(nèi)容之一。電荷泵系統(tǒng)廣泛應(yīng)用于諸如DRAM、EEPR0M、快閃存儲器等存儲器中，用于通過電源電壓獲得編程電壓、擦除電壓。相應(yīng)地，電荷泵系統(tǒng)的技術(shù)也得到了長足發(fā)展，在公開號為CN101162867的中國專利申請中就公開了一種電荷泵系統(tǒng)的技術(shù)方案。參考圖1，示出了一種電荷泵電路的示意圖，所述電荷泵電路包括兩個升壓級，其中，第一個升壓級包括開關(guān)時鐘驅(qū)動的第一開關(guān)21、連接于所述第一開關(guān)21的第一電容 11構(gòu)成，所述第一電容11的另一端由升壓時鐘驅(qū)動，升壓時鐘高電平電壓為電荷泵系統(tǒng)的抬升電壓V。電荷泵系統(tǒng)工作時，當升壓時鐘為低電平時，電源10通過第一開關(guān)21對第一電容11充電，充電結(jié)束后，第一電容的上極板電壓為Vin，當升壓時鐘為高電平時，第一電容 11的下極板電壓為V，由于電容具有兩極電壓差不可突變的性質(zhì)，此時第一電容11的上極
板電壓跳變?yōu)閂+Vin。之后，第一電容11再通過第二開關(guān)22向第二電容12充電......這
樣，電荷就從左邊傳到了右邊。這樣，隨著電荷泵級數(shù)的增加，電荷就源源不斷地從電源轉(zhuǎn)移到輸出端20，從而得到具有高電壓值的輸出電壓Vout。參考圖2，示出了現(xiàn)有技術(shù)中電荷泵系統(tǒng)的功能框圖。電荷泵系統(tǒng)包括電荷泵電路 400和時鐘產(chǎn)生電路600，所述時鐘產(chǎn)生電路600用于產(chǎn)生電荷泵電路400所需的開關(guān)時鐘和升壓時鐘?，F(xiàn)有技術(shù)中，電荷泵電路中的第一開關(guān)或第二開關(guān)通常采用NMOS管，結(jié)合上述電荷泵系統(tǒng)的工作原理，第一電容充電時，升壓時鐘處于低電平，而開關(guān)時鐘為高電平，才可打開NMOS管開關(guān)，所以，在這種情況下，開關(guān)時鐘和升壓時鐘為反相時鐘，并且開關(guān)時鐘的高電平需大于NMOS管的開關(guān)電壓?，F(xiàn)有技術(shù)中，為了產(chǎn)生開關(guān)時鐘和升壓時鐘，時鐘產(chǎn)生電路600有多種設(shè)計方案。參考圖3示出了現(xiàn)有技術(shù)電荷泵系統(tǒng)一實施例的示意圖。所述電荷泵系統(tǒng)的時鐘產(chǎn)生電路601包括時鐘振蕩器100、時鐘轉(zhuǎn)換器200、時鐘驅(qū)動器300以及電壓源單元。其中，時鐘振蕩器100，用于產(chǎn)生特定頻率的基準時鐘信號；時鐘轉(zhuǎn)換器200，用于將特定頻率的基準時鐘信號轉(zhuǎn)換成為符合開關(guān)時鐘占空比的第一時鐘、和符合升壓時鐘占空比第二時鐘；時鐘驅(qū)動器300，用于增強第一時鐘和第二時鐘的驅(qū)動能力，以獲得用于電荷泵電路400的開關(guān)時鐘和升壓時鐘；電壓源單元，用于向時鐘振蕩器100、時鐘轉(zhuǎn)換器200和時鐘驅(qū)動器300提供工作電壓，本實施例中，所述電壓源單元為第一電壓源501，以VDD表示第一電壓源501所提供的第一電壓。然而，第一電壓VDD的電壓較低，這使時鐘產(chǎn)生電路601產(chǎn)生的開關(guān)時鐘和升壓時鐘的電壓較低。升壓時鐘電壓較低造成抬升電壓V較小，由于Q = CU，在抬升電壓較小的情況下，為了使電荷泵電路各級間電荷轉(zhuǎn)移量不變，每級電荷泵電路需具有較大的電容，以儲存大量電荷，然而，電容增大會造成電荷泵電路面積的增大，不符合電路集成性高的要求。參考圖4示出了現(xiàn)有技術(shù)電荷泵系統(tǒng)另一實施例的示意圖。本實施例與圖3所示實施例的不同之處在于，時鐘產(chǎn)生電路602中的電壓源單元包括第一電壓源單元和第二電壓源單元，所述第一電壓源單元用于向時鐘振蕩器100、時鐘轉(zhuǎn)換器200提供工作電壓，所述第二電壓源單元用于向時鐘驅(qū)動器300提供工作電壓。其中，第一電壓源單元包括第一電壓源501，所述第一電壓源501用于提供第一電壓 VDD ；第二電壓源單元包括第二電壓源502以及穩(wěn)壓器503。所述第二電壓源502用于提供第二電壓VDDQ，所述第二電壓VDDQ電壓值較大，但是卻具有較大的電壓波動范圍；所述穩(wěn)壓器503連接于第二電壓源502和時鐘驅(qū)動器300之間，用于自動調(diào)整第二電壓源502 提供的第二電壓VDDQ，并向時鐘驅(qū)動器300提供第三電壓VDDQ_R，所述第三電壓VDDQ_R經(jīng)過穩(wěn)壓器503調(diào)整處理，第三電壓信號的紋波較小，所述第三電壓保持了第二電壓VDDQ的高電壓值，同時還具有良好的穩(wěn)定性，這使時鐘產(chǎn)生電路600所提供的開關(guān)時鐘和升壓時鐘的電壓較高。然而，第二電壓源單元向時鐘驅(qū)動器300提供第三電壓VDDQ_R時，時鐘驅(qū)動器300 為穩(wěn)壓器503的負載，由于時鐘驅(qū)動器300用于驅(qū)動第一時鐘和第二時鐘兩類時鐘，因此時鐘驅(qū)動器300的功耗較大，因此穩(wěn)壓器503需向時鐘驅(qū)動器300提供較大電流，這通常需要穩(wěn)壓器503的導(dǎo)通電阻比較小，為了實現(xiàn)較小的導(dǎo)通電阻，一般采用大寬長比的穩(wěn)壓器 503，這造成穩(wěn)壓器503的尺寸較大。同時，由于時鐘驅(qū)動器300會大量抽取穩(wěn)壓器503的電流，穩(wěn)壓器503所輸出的第三電壓VDDQ_R會有所下降，這會造成時鐘驅(qū)動器300輸出的時鐘高電平降低，升壓時鐘較低，會影響電荷泵電路400電荷轉(zhuǎn)移的效率；開關(guān)時鐘較低，則會造成開關(guān)時鐘高電平低于 NMOS管的開關(guān)電壓，使電荷泵電路400無法正常工作。如何設(shè)計一種尺寸小、結(jié)構(gòu)緊湊的電荷泵系統(tǒng)，成為設(shè)計人亟待解決的問題。

發(fā)明內(nèi)容
本發(fā)明提供一種尺寸小、結(jié)構(gòu)緊湊的電荷泵系統(tǒng)。為解決上述問題，本發(fā)明一種時鐘產(chǎn)生電路，包括時鐘振蕩器、時鐘轉(zhuǎn)換器、電壓信號疊加單元、時鐘驅(qū)動器以及電壓源單元，其中，時鐘振蕩器，用于產(chǎn)生第一頻率的基準時鐘；時鐘轉(zhuǎn)換器，用于將所述基準時鐘轉(zhuǎn)換成為符合開關(guān)時鐘占空比的第一時鐘、符合升壓時鐘占空比的第二時鐘；電壓源單元，包括提供第一電壓的第一電壓源、提供第二電壓的第二電壓源、以及穩(wěn)壓器；所述穩(wěn)壓器用于調(diào)整第二電壓，以獲得第三電壓；電壓信號疊加單元，用于將所述第一時鐘的高電平電壓抬升至第一電壓和第二電壓之和，獲得第三時鐘； 時鐘驅(qū)動器，用于增強第二時鐘和第三時鐘的驅(qū)動電流，所述時鐘驅(qū)動器包括用于增強第二時鐘驅(qū)動電流的第一時鐘驅(qū)動器，以及用于增強第三時鐘驅(qū)動電流的第二時鐘驅(qū)動器。
可選的，所述電壓信號疊加單元包括第一反相器、電容、第二反相器、以及第一 PMOS管，其中，第一反相器和第二反相器的輸入端相連接，所述第一反相器的輸出端與電容的第一電極相連，電容的第二電極與第二反相器的電壓輸入端、第一 PMOS管的漏極相連接，第二反相器的輸出端與第一 PMOS管的柵極相連接，第一 PMOS管的源極接收第一電壓， 第一反相器的電壓輸入端接收第二電壓。可選的，所述第二反相器包括第二 PMOS管和NMOS管，所述第二 PMOS管和NMOS管的柵極相連接，第二 PMOS管漏極和NMOS管的源極相連接，所述NMOS管的漏極接地?？蛇x的，所述第一電壓源用于向時鐘振蕩器和時鐘轉(zhuǎn)換器提供工作電壓?？蛇x的，所述第一電壓源用于向時鐘振蕩器提供工作電壓，第二電壓源用于向時鐘轉(zhuǎn)換器提供工作電壓。相應(yīng)地，本發(fā)明還提供一種包括上述任意一時鐘產(chǎn)生電路的電荷泵系統(tǒng)，所述電荷泵系統(tǒng)還包括電荷泵電路，所述時鐘產(chǎn)生電路用于向電荷泵電路提供升壓時鐘和開關(guān)時鐘。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點現(xiàn)有的電壓源適于向時鐘產(chǎn)生電路提供合適的工作電壓，所述電荷泵系統(tǒng)尺寸小、結(jié)構(gòu)緊湊、工作效率高。


圖1是現(xiàn)有技術(shù)電荷泵系統(tǒng)的示意圖；圖2是現(xiàn)有技術(shù)電荷泵系統(tǒng)的功能框圖；圖3是現(xiàn)有技術(shù)電荷泵系統(tǒng)一實施例的示意圖；圖4是現(xiàn)有技術(shù)電荷泵系統(tǒng)另一實施例的示意圖；圖5是本發(fā)明電荷泵系統(tǒng)一實施方式的示意圖；圖6是圖5所示電壓信號疊加單元一實施例的示意圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。針對上述問題，設(shè)計人考慮設(shè)計一種電荷泵系統(tǒng)，使電荷泵系統(tǒng)尺寸小、結(jié)構(gòu)緊湊。參考圖5，示出了本發(fā)明電荷泵系統(tǒng)一實施例的示意圖。所述電荷泵系統(tǒng)的時鐘產(chǎn)生電路603包括時鐘振蕩器100、時鐘轉(zhuǎn)換器200、電壓信號疊加單元504、時鐘驅(qū)動器以及電壓源單元。其中，時鐘振蕩器100，用于產(chǎn)生特定頻率的基準時鐘信號；時鐘轉(zhuǎn)換器200，用于將特定頻率的基準時鐘信號轉(zhuǎn)換成為符合開關(guān)時鐘占空比的第一時鐘、和符合升壓時鐘占空比的第二時鐘；電壓信號疊加單元504，用于提高所述第一時鐘的高電平電壓，獲得第三時鐘；時鐘驅(qū)動器，用于增強第二時鐘和第三時鐘的驅(qū)動能力，具體地說，增強第二時鐘和第三時鐘的驅(qū)動電流。所述時鐘驅(qū)動器包括第一時鐘驅(qū)動器301和第二時鐘驅(qū)動器302， 其中，第一時鐘驅(qū)動器301接收第二時鐘，產(chǎn)生具有更大驅(qū)動電流的升壓時鐘；第二時鐘驅(qū)動器302接收第三時鐘，產(chǎn)生具有更大驅(qū)動電流的開關(guān)時鐘；電壓源單元，用于向時鐘振蕩器100、時鐘轉(zhuǎn)換器200、電壓信號疊加單元504和時鐘驅(qū)動器提供工作電壓。具體地，所述電壓源單元包括第一電壓源501、第二電壓源502、穩(wěn)壓器503。其中，第一電壓源501用于提供第一電壓VDD，所述第一電壓VDD用作時鐘振蕩器100、 時鐘轉(zhuǎn)換器200的工作電壓；第二電壓源502用于提供第二電壓VDDQ ；穩(wěn)壓器503，連接于第二電壓源502和第一時鐘驅(qū)動器301之間，用于自動調(diào)整第二電壓源502提供的第二電壓VDDQ，向第一時鐘驅(qū)動器301提供紋波較小、電壓值較高的第三電壓VDDQ_R作為工作電壓。所述第一電壓源和第二電壓源向電壓信號疊加單元504提供工作電壓。經(jīng)過電壓信號疊加單元504處理后，第一時鐘信號的高電平電壓轉(zhuǎn)換為第一電壓VDD與第二電壓 VDDQ之和，以VP表示第一電壓VDD與第二電壓VDDQ之和，則第三時鐘的高電平值為VP。在電荷泵電路中，用于對提高電容第二電極電壓的升壓時鐘，需具有較小波動范圍，才可以獲得穩(wěn)定電荷轉(zhuǎn)移量，進而獲得穩(wěn)定的電荷泵系統(tǒng)的輸出電壓，本實施例中，經(jīng)過穩(wěn)壓器處理得到的第三電壓VDDQ_R紋波較小，適用于向第一時鐘驅(qū)動器提供工作電壓。同時，電荷泵系統(tǒng)中，開關(guān)時鐘的電壓大于NMOS管的開啟電壓，才可用于控制開關(guān)狀態(tài)，因此開關(guān)時鐘的高電平需具有較高的電壓值，但是其信號波動性要求相對較低。本實施例中，第三時鐘的高電平電壓為第四電壓VP，所述第四電壓VP為第一電壓VDD與第二電壓VDDQ之和，電壓值較大，適用于向第二時鐘驅(qū)動器提供工作電壓。與圖3所示的現(xiàn)有技術(shù)電荷泵系統(tǒng)的實施例相比，本實施例中，穩(wěn)壓器503的負載只有第一時鐘驅(qū)動器301，負載相對較小，因此穩(wěn)壓器503無需提供較大的電流，穩(wěn)壓器503 的面積可以比較??；同時，由于穩(wěn)壓器的負載小，穩(wěn)壓器輸出的第三電壓VDDQ_RF會因負載抽取電流而下降，即第一時鐘驅(qū)動器301輸出的升壓時鐘高電平較高，促進電荷轉(zhuǎn)移的效率，提高電荷泵電路的工作效率。此外，通過電壓信號疊加單元504后可獲得高電平為第四電壓VP的第三時鐘，由第三時鐘獲得的開關(guān)時鐘可以有效控制電荷泵電路中開關(guān)的通斷。參考圖6示出了圖5所示電壓信號疊加單元504 —實施例的示意圖。所述電壓信號疊加單元504包括第一反相器51、電容55、第二反相器以及第一 PMOS管52。其中，第一反相器51的輸入端和第二反相器的輸入端相連接，作為電壓信號疊加單元504的信號輸入端，接收第一時鐘；所述第一反相器51的輸出端與電容55的第一電極相連；電容陽的第二電極與第二反相器的電壓輸入端、第一PMOS管52的漏極相連接；第二反相器的輸出端與第一 PMOS管52的柵極相連接，作為電壓信號疊加單元504的信號輸出端。在本實施例中，所述第二反相器包括第二 PMOS管53和NMOS管54，所述第二 PMOS 管53和NMOS管M的柵極相連接，作為第二反相器的輸入端；第二 PMOS管53漏極和NMOS 管M的源極相連接，作為第二反相器的輸出端，所述NMOS管M的漏極接地，所述第二 PMOS 管53的源極為所述第二反相器的電壓輸入端。電壓信號疊加單元504用于疊加第一電壓源501和第二電壓源502輸出的電壓，所述第一電壓源501的輸出端與電壓信號疊加單元504中第一反相器51的電壓輸入端相連，因此第一反相器的電壓輸入端電壓為第二電壓VDDQ，所述第二電壓源502的輸出端與電壓信號疊加單元504中的第一 PMOS管52的源極相連，因此第一 PMOS管52的源極電壓為第一電壓VDD。所述電壓信號疊加單元504工作時，電壓信號疊加單元504的信號輸入端接收第一時鐘信號，當?shù)谝粫r鐘是高電平時，第一反相器51的輸出端電壓為低電平，則電容的第一電極電壓Vl為低電平；此外，當?shù)谝粫r鐘是高電平時，NMOS管M導(dǎo)通，第二 PMOS管53 截止，電壓信號疊加單元504的信號輸出端輸出低電平，所述低電平傳輸至第一 PMOS管52 的柵極，則第一 PMOS管52導(dǎo)通，由于第一 PMOS管52源極電壓為第一電壓VDD，則電容55 第二電極電壓V2為VDD，因此電容55兩端的電壓是VDD。當?shù)谝粫r鐘是低電平時，第一反相器51的輸出端電壓為電壓輸入端電壓VDDQ， 則電容的第一電極電壓Vl為VDDQ，由于電容兩端的電壓不能突變，則第二電極電壓V2為 VDDQ+VDD,以VP表示VDDQ和VDD之和；此外，當?shù)谝粫r鐘是低電平時，匪OS管M截止，第二 PMOS管53導(dǎo)通，電壓信號疊加單元504的信號輸出端輸出第二電極電壓VP，所述高電平傳輸至第一 PMOS管52的柵極，則第一 PMOS管52截止。因此，第一時鐘信號通過電壓信號疊加單元504處理后，獲得高電平為第四電壓 VP的第三時鐘，所述第三時鐘經(jīng)過第二時鐘驅(qū)動器的驅(qū)動之后所獲得的開關(guān)時鐘具有較高的高電平。此外，圖5提供的電壓信號疊加單元的輸入信號第一時鐘為高電平時，第三時鐘為低電平，第一時鐘為低電平時，第三時鐘為高電平，即電壓信號疊加單元還用于使時鐘信號反相。由于第一時鐘和第二時鐘為同相信號，所以第一時鐘和第三時鐘為反相信號。這樣，電荷泵系統(tǒng)無需設(shè)置時鐘信號反相單元，就可以獲得反相的開關(guān)時鐘和升壓時鐘。需要說明的是，在其他實施例中，第一電壓源用于提供第一電壓VDD，所述第一電壓VDD用作時鐘振蕩器100的工作電壓；第二電壓源用于提供第二電壓VDDQ，所述第二電壓VDDQ用作時鐘轉(zhuǎn)換器的工作電壓。需要說明的是，本發(fā)明并不限制電壓信號疊加單元的實現(xiàn)方式，本領(lǐng)域技術(shù)人員還可以根據(jù)上述實施例對電壓信號疊加單元進行變形、修改和替換。綜上，本發(fā)明提供了一種電荷泵系統(tǒng)，使現(xiàn)有的電壓源適于向時鐘產(chǎn)生電路提供合適的工作電壓，所述電荷泵系統(tǒng)尺寸小、結(jié)構(gòu)緊湊、工作效率高。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。
權(quán)利要求
1.一種時鐘產(chǎn)生電路，其特征在于，包括時鐘振蕩器、時鐘轉(zhuǎn)換器、電壓信號疊加單元、時鐘驅(qū)動器以及電壓源單元，其中，時鐘振蕩器，用于產(chǎn)生第一頻率的基準時鐘；時鐘轉(zhuǎn)換器，用于將所述基準時鐘轉(zhuǎn)換成為符合開關(guān)時鐘占空比的第一時鐘、符合升壓時鐘占空比的第二時鐘；電壓源單元，包括提供第一電壓的第一電壓源、提供第二電壓的第二電壓源、以及穩(wěn)壓器；所述穩(wěn)壓器用于調(diào)整第二電壓，以獲得第三電壓；電壓信號疊加單元，用于將所述第一時鐘的高電平電壓抬升至第一電壓和第二電壓之和，獲得第三時鐘；時鐘驅(qū)動器，用于增強第二時鐘和第三時鐘的驅(qū)動電流，所述時鐘驅(qū)動器包括用于增強第二時鐘驅(qū)動電流的第一時鐘驅(qū)動器，以及用于增強第三時鐘驅(qū)動電流的第二時鐘驅(qū)動器。
2.如權(quán)利要求1所述的時鐘產(chǎn)生電路，其特征在于，所述電壓信號疊加單元包括第一反相器、電容、第二反相器、以及第一 PMOS管，其中，第一反相器和第二反相器的輸入端相連接，所述第一反相器的輸出端與電容的第一電極相連，電容的第二電極與第二反相器的電壓輸入端、第一 PMOS管的漏極相連接，第二反相器的輸出端與第一 PMOS管的柵極相連接，第一 PMOS管的源極接收第一電壓，第一反相器的電壓輸入端接收第二電壓。
3.如權(quán)利要求2所述的時鐘產(chǎn)生電路，其特征在于，所述第二反相器包括第二PMOS管和NMOS管，所述第二 PMOS管和NMOS管的柵極相連接，第二 PMOS管漏極和NMOS管的源極相連接，所述NMOS管的漏極接地。
4.如權(quán)利要求1所述的時鐘產(chǎn)生電路，其特征在于，所述第一電壓源用于向時鐘振蕩器和時鐘轉(zhuǎn)換器提供工作電壓。
5.如權(quán)利要求1所述的時鐘產(chǎn)生電路，其特征在于，所述第一電壓源用于向時鐘振蕩器提供工作電壓，第二電壓源用于向時鐘轉(zhuǎn)換器提供工作電壓。
6.一種包括如權(quán)利要求1 5所述的任意一時鐘產(chǎn)生電路的電荷泵系統(tǒng)，所述電荷泵系統(tǒng)還包括電荷泵電路，所述時鐘產(chǎn)生電路用于向電荷泵電路提供升壓時鐘和開關(guān)時鐘。
全文摘要
一種時鐘產(chǎn)生電路、電荷泵系統(tǒng)，所述時鐘產(chǎn)生電路包括用于產(chǎn)生第一頻率基準時鐘的時鐘振蕩器；時鐘轉(zhuǎn)換器，用于將基準時鐘轉(zhuǎn)換成為符合開關(guān)時鐘占空比的第一時鐘、符合升壓時鐘占空比的第二時鐘；電壓源單元，包括提供第一電壓的第一電壓源、提供第二電壓的第二電壓源、以及穩(wěn)壓器；穩(wěn)壓器用于調(diào)整第二電壓，以獲得第三電壓；電壓信號疊加單元，用于將第一時鐘的高電平電壓抬升至第一電壓和第二電壓之和，獲得第三時鐘；時鐘驅(qū)動器，用于增強第二時鐘和第三時鐘的驅(qū)動電流，時鐘驅(qū)動器包括用于增強第二時鐘驅(qū)動電流的第一時鐘驅(qū)動器，以及用于增強第三時鐘驅(qū)動電流的第二時鐘驅(qū)動器。所述電荷泵系統(tǒng)尺寸小、結(jié)構(gòu)緊湊、工作效率高。
文檔編號H02M3/07GK102263499SQ201010192868
公開日2011年11月30日 申請日期2010年5月27日 優(yōu)先權(quán)日2010年5月27日
發(fā)明者楊光軍 申請人:上海宏力半導(dǎo)體制造有限公司