專利名稱：一種高速響應(yīng)無功控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高速響應(yīng)無功控制器，用于電力系統(tǒng)無功補(bǔ)償控制，屬節(jié)能節(jié)電和電能質(zhì)量控制技術(shù)領(lǐng)域。
背景技術(shù)：
終端用戶對電網(wǎng)的補(bǔ)償處理是節(jié)電和改善電能質(zhì)量的重要途徑。人們通過接入無功補(bǔ)償裝置、諧波治理裝置等設(shè)備來實現(xiàn)這個目標(biāo)，而無功控制器是這些設(shè)備的關(guān)鍵部件， 由它來檢測電流、電壓及其相位的變化，并發(fā)出指令，控制電容器或電抗器的投切。如所周知，在供用電系統(tǒng)中，有功功率、無功功率、視在功率具有如下的關(guān)系D cη - Q · S2 = P2+Q2 COS^ = P / S P = S cos^Q = S Ξ ηφw 丫式中C0S ρ —功率因數(shù)，￠7為功率因數(shù)角，相差角P—有功功率，KWQ—無功功率，KvarS—視在功率，KVA設(shè)U、I為電壓電流有效值，則S = U. I而電壓電流的瞬時值可表為 U 二 4 υ sin ω = V2/ sin{&t 一 φ)從以上各式可知，電流與電壓間相差一P角，用電系統(tǒng)負(fù)載大多是感性負(fù)載，所以電壓超前電流P角。測出任意周波電壓超前電流的時間，即可求出功率因數(shù)COOS爐。通過高速跟蹤投切來補(bǔ)償感性負(fù)載，使功率因數(shù)接近1，就需要一種高性能的無功補(bǔ)償控制器?，F(xiàn)有無功控制器技術(shù)通常由A/D轉(zhuǎn)換器和單片機(jī)作為主件構(gòu)成，這類控制器主要存在兩個缺點第一，單片機(jī)抗干擾能力差、常有程序亂碼、飛程序等弊端出現(xiàn)，造成測試失效、判斷失誤等問題。第二，投切速度慢，需要測量1-2個周期的電流、電壓進(jìn)行運(yùn)算，發(fā)出投切指令，要比動態(tài)實時變化滯后60-80ms。特別對負(fù)荷波動頻繁，負(fù)荷變動幅值較大，三相負(fù)荷嚴(yán)重不平衡的情況，例如點焊、電焊，自動調(diào)節(jié)等，對這類用電設(shè)備(即短時間的沖擊負(fù)荷)需要補(bǔ)償?shù)臅r間，如果控制器響應(yīng)速度慢，當(dāng)它補(bǔ)上去時沖擊性負(fù)荷已經(jīng)退下來了， 就造成先為欠補(bǔ)償后為過補(bǔ)償?shù)木置?。此時常出現(xiàn)如下的表觀現(xiàn)象電壓表、功率因數(shù)表明顯搖擺，表明沖擊負(fù)荷造成的電壓暫降尚未得到治理。

發(fā)明內(nèi)容
本發(fā)明提供一種高速響應(yīng)無功控制器，具有運(yùn)行穩(wěn)定可靠，抗干擾能力強(qiáng)，檢測判斷準(zhǔn)確，能快速發(fā)出投切指令的特點，可克服現(xiàn)有無功控制器的缺點和不足。本發(fā)明的目的是通過以下途徑實施的通過電壓變換器和電流變換器獲取電壓、電流及其相位信息；利用過零比較器和峰值比較器，兼比正負(fù)半周，測得相角差；經(jīng)由FPGA(現(xiàn)場可編程門陣列)或CPLD(復(fù)雜可編程邏輯器件)構(gòu)成的功能模塊運(yùn)算判斷；最后有LED顯示并有多路指令輸出給晶閘管，驅(qū)
3動無功補(bǔ)償裝置投切電容器或電抗器。其中FPGA功能模塊由脈沖發(fā)生器、異或門、計數(shù)器、D觸發(fā)器、余弦函數(shù)表、相位補(bǔ)償器、LED驅(qū)動、D/A輸出等功能模塊組成。LED驅(qū)動LED顯示，D/A輸出與多路晶閘管輸出相連。
四

圖1本發(fā)明原理框2波形圖。其中ν、i-電壓、電流波形；V0、IO-過零比較器波形；Vm、Im-峰值比較器波形；T-功率因數(shù)角脈沖寬度圖3過零比較器原理4過零比較器波形5峰值比較器原理6電流幅值比較器圖7雙D觸發(fā)器與異或門構(gòu)成的鑒相器圖8計數(shù)器
五具體實施例方式下面結(jié)合附圖和實施例對本發(fā)明作進(jìn)一步說明。本發(fā)明提供一種高速響應(yīng)無功控制器，圖1是本發(fā)明原理框圖?？刂破饔尚盘柌杉瘑卧?、比較單元、功能模塊單元及顯示和驅(qū)動輸出單元組成。供用電系統(tǒng)的電壓、電流的瞬時值，通過電壓變換器(1)和電流變換器O)，送給比較器單元。變換器用小型互感器，把被測電壓、電流信號變換成低電壓(如2.5V)。這些電壓電流信號經(jīng)過過零比較器(3、7)、 峰值比較器(4、8)，幅值比較器(5、9)，再經(jīng)異或門(11)形成系列矩陣脈沖；同時，經(jīng)D觸發(fā)器構(gòu)成的沿觸發(fā)的計數(shù)器(12)記下矩形脈沖的占寬時間即對應(yīng)功率因數(shù)角爐，再經(jīng)余弦函數(shù)表(14)查得功率因數(shù)值cos爐。圖2列舉了部分波形圖。其中，ν、i為采集的系統(tǒng)電壓、電流波形，V0、IO為過零比較器波形，Vm、Im為峰值比較器波形，T為功率因數(shù)角脈沖寬度。在T行矩形脈沖中，1、3 為過零比較器通過或異門產(chǎn)生的脈沖，其中1是正半周電壓超前電流的相角產(chǎn)生的脈沖寬度，3是負(fù)半周電壓超前電流的相角產(chǎn)生的脈沖寬度。2、4為峰值比較器通過或異門產(chǎn)生的矩形脈沖，其中2是正半周電壓超前電流的相角產(chǎn)生的脈沖寬度，4為負(fù)半周電壓超前電流的相角產(chǎn)生的脈沖寬度。經(jīng)計數(shù)器(1 測出1-4任意脈沖寬度即是功率因數(shù)角P。圖3為過零比較器(3、7)原理圖，圖中IC為運(yùn)算放大器，D為二極管限流器。當(dāng)輸入端輸入任意交流電量時，輸出端即輸出對應(yīng)的方波。因運(yùn)算放大器IC接成反向輸入， 其波形如圖4所示。圖5為峰值比較器(4、8)。圖中u為瞬時電壓或電流量，當(dāng)其過零逐步升高時，C 開始充電，當(dāng)U達(dá)到峰值時，C充到了最高電壓，ICl輸入端輸入正負(fù)相等，ICI輸出低電平， 二極管處于反偏而截止，IC2輸出為低電平，經(jīng)非門IC3輸出為高電平。由于IC1、IC2為高輸入阻抗，C只能通過R緩慢放電，使IC3輸出高電平保持5ms以上，能保持輸出1/4周期的方波。
圖6為電流幅值比較器(9)，根據(jù)被補(bǔ)償系統(tǒng)的電流大小分成數(shù)檔，適當(dāng)配置電阻 it R1^R2……！？^！^輸出端就可輸出η個不同電流值。這樣就可以根據(jù)電流大小和COS爐功率因數(shù)值的高低來判斷無功缺額的大小，并盡量一次投切就可實現(xiàn)合理補(bǔ)償，即快速，又能避免過補(bǔ)償。無功缺額的另一個表征是電壓降低，同理可做成電壓幅值比較器( 來提高控制器的準(zhǔn)確度。本發(fā)明的另一特征是用FPGA(現(xiàn)場可編程門陣列)或CPLD(復(fù)雜可編程邏輯器件)構(gòu)成如下功能模塊脈沖發(fā)生器(10)、異或門(11)、計數(shù)器(12)、D觸發(fā)器(13)、余弦函數(shù)表(14)、相位補(bǔ)償器(15)以及LED驅(qū)動(16)和D/A輸出(17)。FPGA/CPLD器件的抗干擾性和速度優(yōu)勢是其他電子元器件無法比擬的。其中FPGA模塊中的雙D觸發(fā)器(即電壓、電流觸發(fā)器)(13)與異或門(11)構(gòu)成鑒相器，參見圖7，電壓、電流上升沿觸發(fā)的D觸發(fā)器(1 的時鐘端分別接至電壓、電流過零比較器(3、7)的輸出端，由此得到功率因數(shù)角的脈沖寬度，見圖2中T行波形。FPGA模塊中的脈沖發(fā)生器(10)通過與鎖相環(huán)(6)的配合使用，來實時跟蹤系統(tǒng)的頻率變化，從而準(zhǔn)確確定功率因數(shù)角的脈沖寬度，提高精度，并使用余弦函數(shù)表(14)查取功率因數(shù)cos 口。FPGA功能模塊中的相位補(bǔ)償模塊(15)用來校準(zhǔn)電流、電壓變換過程中及其對應(yīng)參數(shù)在比較器件中引入的相角差，以提高控制器的精度。此外，過電壓、低電壓、過電流、欠電流及缺相均可通過幅值比較器(5、9)與FPGA功能模塊相連，使控制器具備諸多保護(hù)功能，不再贅述。FPGA功能模塊中LED驅(qū)動(16) LED顯示，D/A輸出(17)與多路晶閘管輸出相連。由于采用了 FPGA功能模塊、過零比較器和峰值比較器、以及余弦函數(shù)表等技術(shù)， 使本發(fā)明達(dá)到快速響應(yīng)的目的，一般可在2 5ms之內(nèi)發(fā)出投切指令。
權(quán)利要求
1.一種高速響應(yīng)無功控制器，包括信號采集單元、比較單元、數(shù)據(jù)信息處理FPGA (現(xiàn)場可編程門陣列)或CPLD(復(fù)雜可編程邏輯器件)單元及顯示和驅(qū)動輸出單元，其特征是采集供用電系統(tǒng)的電壓、電流信息后，經(jīng)多種比較器，把信息送給FPGA功能模塊進(jìn)行運(yùn)算和處理，最后LED顯示(18)相應(yīng)的系統(tǒng)參數(shù)并經(jīng)多路晶閘管輸出(17)，驅(qū)動無功補(bǔ)償裝置進(jìn)行投切操作。
2.根據(jù)權(quán)利要求1所述的高速響應(yīng)無功控制器，其特征是由電壓變換器(1)和電流變換器( 組成信號采集單元，輸出端與比較單元相連。
3.根據(jù)權(quán)利要求1所述的高速響應(yīng)無功控制器，其中比較單元包括電壓過零比較器 (3)、電壓峰值比較器⑷、電壓幅度比較器(5)、及鎖相環(huán)(6)；還包括電流過零比較器(7)、 電流峰值比較器(8)、電流幅值比較器(9)；各種比較器與FPGA功能模塊連接。
4.根據(jù)權(quán)利要求1所述的高速響應(yīng)無功控制器，其中功能模塊單元的特征由FPGA構(gòu)成如下功能模塊脈沖發(fā)生器(10)、異或門(11)、計數(shù)器(12)、電流電壓D觸發(fā)器(13)、余弦函數(shù)表(14)、相位補(bǔ)償器(15)，以及LED驅(qū)動(16)和D/A輸出(17)。
5.根據(jù)權(quán)利要求1和權(quán)利要求4所述的高速響應(yīng)無功控制器，其中FPGA功能模塊中的雙D觸發(fā)器(1 與異或門(11)構(gòu)成鑒相器，電壓、電流上升沿觸發(fā)的D觸發(fā)器(1 的時鐘端分別接至電壓、電流過零比較器(3、7)的輸出端，由此得到功率因數(shù)角脈沖寬度。
6.根據(jù)權(quán)利要求3、權(quán)利要求4和權(quán)利要求5所述的高速響應(yīng)無功控制器，其特征是采用鎖相環(huán)(6)來使脈沖發(fā)生器(10)實時跟蹤系統(tǒng)頻率變化，提高測量精度；使用余弦函數(shù)表(14)功能模塊查取功率因數(shù)值COS爐。
7.根據(jù)權(quán)利要求4所述的高速響應(yīng)無功控制器，其特征是采用相位補(bǔ)償器(1 來校準(zhǔn)電流、電壓變換過程中及對應(yīng)參數(shù)在比較器件中引入的相角差以提高控制器的精度。
8.根據(jù)權(quán)利要求1和權(quán)利要求3所述的高速響應(yīng)無功控制器，其中電流幅值比較器 (9)根據(jù)被補(bǔ)償系統(tǒng)電流的大小分成數(shù)檔；其中電壓幅值比較器(5)根據(jù)被補(bǔ)償系統(tǒng)電壓降落的大小分成數(shù)檔；兩者中，至少有一個幅值比較器用于補(bǔ)償投切輸出，并實現(xiàn)多路投切。
全文摘要
一種高速響應(yīng)無功控制器，用于電力系統(tǒng)無功補(bǔ)償控制，屬節(jié)能節(jié)電和電能質(zhì)量控制技術(shù)領(lǐng)域。其特征是采集供電系統(tǒng)的電壓、電流信息后，經(jīng)多種比較器，把信息送給FPGA(或CPLD)功能模塊進(jìn)行運(yùn)算和處理，最后LED顯示相應(yīng)的系統(tǒng)參數(shù)并經(jīng)多路晶閘管輸出，驅(qū)動無功補(bǔ)償裝置進(jìn)行投切操作。其中比較單元包括過零比較器、峰值比較器、幅度比較器及鎖相環(huán)；各比較器與FPGA功能模塊連接；FPGA功能模塊包括脈沖發(fā)生器、異或門、計數(shù)器、D觸發(fā)器、余弦函數(shù)表、相位補(bǔ)償器，以及LED驅(qū)動和D/A輸出。本發(fā)明具有運(yùn)行穩(wěn)定可靠、抗干擾能力強(qiáng)，檢測判斷準(zhǔn)確，能快速發(fā)出投切指令的特點。
文檔編號H02J3/18GK102377183SQ20101025209
公開日2012年3月14日 申請日期2010年8月8日 優(yōu)先權(quán)日2010年8月8日
發(fā)明者顧偲雯, 顧恩遠(yuǎn), 黃金壽 申請人:上海富來茵電力電子有限公司, 樂清富來茵電力電子有限公司, 樂清市登立電表儀器研究所