專利名稱：擊穿電流抑制電路的制作方法
技術(shù)領域：
本發(fā)明涉及一種擊穿電流抑制電路，特別涉及一種依輸入信號控制驅(qū)動順序的擊穿電流抑制電路。
背景技術(shù)：
在已知電源電路中，常見兩晶體管開關串聯(lián)于電源及接地之間，其是用以決定由電源輸入的電力大小。一般而言，兩晶體管開關的上臂晶體管開關為P型金屬氧化物半導體場效晶體管，而下臂晶體管開關為N型金屬氧化物半導體場效晶體管。理想上，可利用一輸入信號同時控制兩晶體管開關的導通與斷開。當輸入信號為低準位時，上臂晶體管開關導通而下臂晶體管開關斷開，使電源的電力透過上臂晶體管開關傳送至后級的電路；當輸入信號為高準位時，上臂晶體管開關斷開而下臂晶體管開關導通，以停止電源的電力傳送。然而，當實際電路運作時，由于晶體管開關無法立即于導通狀態(tài)與斷開狀態(tài)之間進行切換，造成在兩晶體管開關切換狀態(tài)過程中，會有擊穿電流(Shoot Through Current) 由電源直接流經(jīng)兩晶體管開關到接地，而導致切換損失。尤其當擊穿電流過大或產(chǎn)生時間過長，晶體管開關有因過熱而燒毀的風險。因此，如何在控制電路中切換兩晶體管，以降低擊穿電流所造成的功耗并同時避免晶體管開關的毀損，為此控制電路設計時的主要考慮。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種擊穿電流抑制電路，利用依順序控制晶體管切換的方式，以避免同時進行兩晶體管切換過程可能造成的過大擊穿電流或過長切換時間而導致的功耗，甚至是晶體管毀損。為達上述目的，本發(fā)明提供了一種擊穿電流抑制電路，其包含一主控選擇單元及一邏輯單元。主控選擇單元接收一輸入信號，輸入信號具有一第一邏輯準位及一第二邏輯準位，主控選擇單元根據(jù)輸入信號輸出一第一主控選擇信號及一第二主控選擇信號。邏輯單元包含一第一邏輯單位及一第二邏輯單位分別產(chǎn)生一第一控制信號及一第二控制信號， 用以控制串聯(lián)的兩晶體管開關，第一邏輯單位及第二邏輯單位分別根據(jù)第一主控選擇信號及第二主控選擇信號改變第一控制信號及第二控制信號的狀態(tài)。其中，第一邏輯單位及第二邏輯單位對應于輸入信號于第一邏輯準位或第二邏輯準位而分別取得一主控權(quán)，取得主控權(quán)的邏輯單位改變所產(chǎn)生的控制信號的狀態(tài)后觸發(fā)另一邏輯單位改變所產(chǎn)生的控制信號。本發(fā)明還提供了一種擊穿電流抑制電路，包含一邏輯單元及優(yōu)先決定單元。邏輯單元包含一第一邏輯單位及一第二邏輯單位分別產(chǎn)生一第一控制信號及一第二控制信號， 用以控制串聯(lián)的兩晶體管開關。優(yōu)先決定單元接收一輸入信號，輸入信號包含一第一邏輯準位及一第二邏輯準位，優(yōu)先決定單元根據(jù)輸入信號的準位決定第一邏輯單位及第二邏輯單位其中之一為優(yōu)先邏輯單位，使優(yōu)先邏輯單位改變所產(chǎn)生的控制信號的狀態(tài)使所控制的晶體管轉(zhuǎn)為斷開。
因此，本發(fā)明的優(yōu)點為利用依順序控制晶體管切換的方式，來避免同時進行兩晶體管切換過程可能造成的過大擊穿電流或過長切換時間而導致的功耗，甚至是晶體管毀損。以上的概述與接下來的詳細說明皆為示范性質(zhì)，是為了進一步說明本發(fā)明的權(quán)利要求書。而有關本發(fā)明的其它目的與優(yōu)點，將在后續(xù)的說明與附圖加以闡述。


圖1為根據(jù)本發(fā)明的一第一較佳實施例的擊穿電流抑制電路的電路示意圖；圖2為根據(jù)本發(fā)明的一第二較佳實施例的擊穿電流抑制電路的電路示意圖；圖3為根據(jù)本發(fā)明的一第三較佳實施例的擊穿電流抑制電路的電路示意圖。主要組件符號說明11、22、28:反相器15,25,35 第一邏輯單位16J6、36 第二邏輯單位33:延遲電路Ckl:主控選擇單元Ckl'優(yōu)先決定單元Ck2:邏輯單元Ck3:驅(qū)動電路Sin:輸入信號S1、S2:主控選擇信號S3、S4:觸發(fā)信號S5、S6:控制信號M1、M2:晶體管開關
具體實施例方式請參見圖1，圖1為根據(jù)本發(fā)明的一第一較佳實施例的擊穿電流抑制電路的電路示意圖。擊穿電流抑制電路包含一主控選擇單元Ckl以及一邏輯單元Ck2，以根據(jù)一輸入信號Sin控制串聯(lián)的兩晶體管開關M1、M2。主控選擇單元Ckl接收輸入信號Sin，并根據(jù)輸入信號Sin產(chǎn)生一第一主控信號Sl及一第二主控信號S2。邏輯單元Ck2耦接主控選擇單元 Ckl及晶體管開關M1、M2，并根據(jù)第一主控信號Sl及第二主控信號S2產(chǎn)生一第一控制信號 S5及一第二控制信號S6，以控制晶體管開關Ml、M2的導通與斷開。在本實施例中，晶體管開關Ml、M2均為N型金屬氧化物半導體場效晶體管。主控選擇單元Ckl包含一反相器11，反相器11將輸入信號反相成為第一主控選擇信號Si，而在本實施例中，主控選擇單元Ckl直接將輸入信號Sin作為第二主控選擇信號 S2輸出。邏輯單元Ck2包含第一邏輯單位15及第二邏輯單位16，在本實施例中，第一邏輯單位15及第二邏輯單位16均為或非門，其中，第一邏輯單位15接收第一主控信號Sl及一第一觸發(fā)信號S3并輸出第一控制信號S5，第二邏輯單位16接收第二主控信號S2及一第二觸發(fā)信號S4并輸出第二控制信號S6。在本實施例中，第一控制信號Sl作為第二觸發(fā)信號S4，而第二控制信號S6作為第一觸發(fā)信號S3，也就是第一邏輯單位15及第二邏輯單位16 的輸出端耦接至彼此的輸入端。輸入信號Sin具有一第一邏輯準位及一第二邏輯準位，以下以第一邏輯準位為高準位而第二邏輯準位為低準位作說明。當輸入信號Sin為高準位時，第二主控信號S2也為高準位，經(jīng)反相器11反相處理輸入信號Sin后輸出低準位的第一主控信號Si。由于或非門的特性為任一輸入信號為高準位時，其輸出必然為低準位，因此第二主控信號S2為高準位(此時輸入信號Sin為高準位)時，第二邏輯單位16取得主控權(quán)，也就是由第二邏輯單位16決定第一邏輯單位15輸出的第一控制信號S5的狀態(tài)。此時，第二邏輯單位16輸出低準位的第二控制信號S6，以使晶體管開關M2斷開。然后，第二控制信號S6作為第一觸發(fā)信號S3輸入第一邏輯單位15，此時第一主控信號Sl也為低準位，第一邏輯單位15輸出高準位的第一控制信號S5以導通晶體管開關Ml。當輸入信號Sin轉(zhuǎn)為低準位時，第二主控信號S2也為低準位，經(jīng)反相器11反相處理輸入信號Sin后輸出高準位的第一主控信號 Si。此時第一主控信號Sl為高準位(此時輸入信號Sin為低準位)，第一邏輯單位15取得主控權(quán)。因此，第一邏輯單位15將所輸出第一控制信號S5的狀態(tài)改變?yōu)榈蜏饰皇咕w管開關Ml斷開后，觸發(fā)第二邏輯單位16改變所輸出第二控制信號S6的狀態(tài)為高準位使晶體管開關M2導通。同上述，當輸入信號Sin由低準位再轉(zhuǎn)為高準位時，晶體管開關M2會先斷開然后晶體管開關Ml才導通。如上述所說明，當輸入信號Sin為高準位的第一邏輯準位時，第二邏輯單位16取得主控權(quán)，而當輸入信號Sin為低準位的第二邏輯準位時，第一邏輯單位15取得主控權(quán)。通過輸入信號Sin于不同邏輯準位而使邏輯單元Ck2中不同的邏輯單位取得主控權(quán)，使得晶體管開關Ml、M2其中原為導通狀態(tài)的一者將先轉(zhuǎn)為斷開狀態(tài)，原為斷開狀態(tài)的另一晶體管開關才會轉(zhuǎn)為導通狀態(tài)。通過上述的切換順序，可使晶體管開關Ml、M2同時為導通的機率大幅下降，進而防止了擊穿電流的產(chǎn)生。請參見圖2，圖2為根據(jù)本發(fā)明的一第二較佳實施例的擊穿電流抑制電路的電路示意圖。擊穿電流抑制電路包含一主控選擇單元Ckl、一邏輯單元Ck2以及一驅(qū)動單元Ck3， 以根據(jù)一輸入信號Sin控制串聯(lián)的兩晶體管開關M1、M2。主控選擇單元Ckl接收輸入信號 Sin,并根據(jù)輸入信號Sin產(chǎn)生一第一主控信號Sl及一第二主控信號S2。邏輯單元Ck2耦接至主控選擇單元Ckl并透過驅(qū)動單元Ck3耦接至晶體管開關Ml、M2，并根據(jù)第一主控信號Sl及第二主控信號S2產(chǎn)生一第一控制信號S5及一第二控制信號S6，以控制晶體管開關 Ml、M2的導通與斷開。驅(qū)動單元Ck3耦接于邏輯單元Ck2及兩晶體管開關Ml、M2之間，其是用以對應兩晶體管開關Ml、M2的類型，來調(diào)整第一控制信號S5及第二控制信號S6的狀態(tài)。在本實施例中，晶體管開關Ml、M2分為P型金屬氧化物半導體場效晶體管及N型金屬氧化物半導體場效晶體管。主控選擇單元Ckl包含一反相器22，主控選擇單元Ckl直接將輸入信號Sin作為第一主控選擇信號Sl的輸出，且透過反相器22將輸入信號反相成為第二主控選擇信號S2。 邏輯單元Ck2包含第一邏輯單位25及第二邏輯單位沈，在本實施例中，第一邏輯單位25及第二邏輯單位26均為與非門。其中，第一邏輯單位25接收第一主控信號Sl及一第一觸發(fā)信號S3并輸出第一控制信號S5，第二邏輯單位沈接收第二主控信號S2及一第二觸發(fā)信號 S4并輸出第二控制信號S6。在本實施例中，第一控制信號Sl作為第二觸發(fā)信號S4而第二控制信號S6作為第一觸發(fā)信號S3，也就是第一邏輯單位25及第二邏輯單位沈的輸出端耦接至彼此的輸入端。驅(qū)動單元Ck3包含一反相器觀，其耦接至第二邏輯單位沈，用以反相第二控制信號S6。當輸入信號Sin為高準位時，第一主控信號Sl也為高準位，經(jīng)反相器22反相處理輸入信號Sin后輸出低準位的第二主控信號S2。由于與非門的特性為任一輸入信號為低準位時，其輸出必然為高準位，因此第二主控信號S2為低準位(此時輸入信號Sin為高準位)時，第二邏輯單位沈取得主控權(quán)。此時，第二邏輯單位沈輸出高準位的第二控制信號 S6，并經(jīng)驅(qū)動單元Ck3中的反相器觀反相為低準位使晶體管開關M2斷開。然后，第二控制信號S6作為第一觸發(fā)信號S3輸入第一邏輯單位25，此時第一主控信號Sl也為高準位，第一邏輯單位25輸出低準位的第一控制信號S5以導通晶體管開關Ml。當輸入信號Sin轉(zhuǎn)為低準位時，第一主控信號Sl也為低準位，經(jīng)反相器22反相處理輸入信號Sin后輸出高準位的第二主控信號S2。此時第一主控信號Sl為低準位，第一邏輯單位25取得主控權(quán)。因此， 第一邏輯單位25將所輸出的第一控制信號S5的狀態(tài)改變?yōu)楦邷饰皇咕w管開關Ml斷開后，觸發(fā)第二邏輯單位沈改變所輸出第二控制信號S6的狀態(tài)為低準位，并經(jīng)反相器觀反相為高準位使晶體管開關M2導通。同上述，當輸入信號Sin由低準位再轉(zhuǎn)為高準位時，晶體管開關M2會先斷開然后晶體管開關Ml才導通。如上述說明，通過輸入信號Sin于不同邏輯準位，而使邏輯單元Ck2中不同的邏輯單位取得主控權(quán)，使得晶體管開關Ml、M2同時為導通的機率大幅下降，進而防止了擊穿電流的產(chǎn)生。圖1所示的擊穿電流抑制電路可如同圖2所示的電路般增加一驅(qū)動單元，以對應驅(qū)動不同類型的晶體管開關。例如在圖1的實施例中，晶體管開關M1、M2改為P型金屬氧化物半導體場效晶體管及N型金屬氧化物半導體場效晶體管時，可增加一反相器耦接于第一邏輯單位15及晶體管開關Ml之間，借此正確驅(qū)動晶體管開關M1、M2的切換。上述圖1及圖2所示的電路中的主控選擇單元Ckl所輸出的第一主控信號Si、第二主控信號S2，其作用也可以視為決定邏輯單元Ck2中何者邏輯單位可優(yōu)先改變所輸出信號的狀態(tài)。而另一邏輯單位可如上述實施例般由優(yōu)先的邏輯單位或其它機制觸發(fā)改變所輸出信號的狀態(tài)。在此，以圖3所示的電路為例說明。請參見圖3，圖3為根據(jù)本發(fā)明的一第三較佳實施例的擊穿電流抑制電路的電路示意圖。擊穿電流抑制電路包含一優(yōu)先決定單元Ckl'以及一邏輯單元Ck2，以根據(jù)一輸入信號Sin控制串聯(lián)的兩晶體管開關M1、M2。優(yōu)先決定單元Ckl'接收輸入信號Sin，并根據(jù)輸入信號Sin產(chǎn)生一第一主控信號Sl及一第二主控信號S2。邏輯單元Ck2耦接優(yōu)先決定單元Ckl及晶體管開關Ml、M2，并根據(jù)第一主控信號Sl及第二主控信號S2產(chǎn)生一第一控制信號S5及一第二控制信號S6，以控制晶體管開關M1、M2的導通與斷開。在本實施例中， 晶體管開關Ml、M2均為N型金屬氧化物半導體場效晶體管。優(yōu)先決定單元Ckl'包含一延遲電路33。優(yōu)先決定單元Ckl'將輸入信號Sin直接輸出為一第一主控信號Sl及一第二主控信號S2。延遲電路33接收輸入信號Sin并經(jīng)一預定延遲時間后輸出輸入信號Sin，并分別輸出一第一觸發(fā)信號S3至及一第二觸發(fā)信號S4 至邏輯單元Ck2。邏輯單元Ck2包含第一邏輯單位35及第二邏輯單位36，在本實施例中， 第一邏輯單位35為與門，而第二邏輯單位36為或非門。第一邏輯單位35接收第一主控信號Sl及第一觸發(fā)信號S3并輸出第一控制信號S5，第二邏輯單位36接收第二主控信號S2 及第二觸發(fā)信號S4并輸出第二控制信號S6。另外，當晶體管開關Ml、M2分別為P型金屬氧化物半導體場效晶體管、N型金屬氧化物半導體場效晶體管時，第一邏輯單位35為與非門而第二邏輯單位36為或非門即可正確驅(qū)動晶體管開關M1、M2進行切換。當輸入信號Sin為高準位時，第一主控信號Sl及第二主控信號S2為高準位。如同先前所說明，或非門的特性為任一輸入信號為高準位時，其輸出必然為低準位，因此第二主控信號S2為高準位時，第二邏輯單位36取得優(yōu)先權(quán)，也就是由第二邏輯單位36將優(yōu)先改變所輸出的第二控制信號S6的狀態(tài)。因此，第二邏輯單位36輸出低準位的第二控制信號 S6以斷開晶體管開關M2。于后，經(jīng)延遲電路33延遲輸出的高準位的第一觸發(fā)信號S3及高準位的第二觸發(fā)信號S4分別輸入第一邏輯單位35及第二邏輯單位36。此時，第一邏輯單位35被第一觸發(fā)信號S3觸發(fā)而輸出高準位的第一控制信號S5以導通晶體管開關Ml。當輸入信號Sin轉(zhuǎn)為低準位時，第一主控信號Sl及第二主控信號S2也為低準位。由于與門的特性為任一輸入信號為低準位時，其輸出必然為低準位，因此此時由第一邏輯單位35取得主控權(quán)。因此，第一邏輯單位35將所輸出第一控制信號S5的狀態(tài)改變?yōu)榈蜏饰皇咕w管開關Ml斷開。于后，經(jīng)延遲電路33延遲所輸出的低準位的第一觸發(fā)信號S3及低準位的第二觸發(fā)信號S4分別輸入至第一邏輯單位35及第二邏輯單位36。此時，第二邏輯單位36 被低準位的第二觸發(fā)信號S4觸發(fā)而輸出高準位的第二控制信號S6，以導通晶體管開關M2。 同上述，當輸入信號Sin由低準位再轉(zhuǎn)為高準位時，晶體管開關M2會先斷開，然后晶體管開關Ml才導通。因此，本發(fā)明利用依順序控制晶體管切換的方式，來避免同時進行兩晶體管切換過程可能造成過大擊穿電流或過長切換時間而導致的功耗，甚至是晶體管毀損。如上所述，本發(fā)明完全符合專利三要件新穎性、進步性和產(chǎn)業(yè)上的利用性。本發(fā)明在上文中已以較佳實施例揭露，然熟悉本項技術(shù)者應理解的是，該實施例僅用于描繪本發(fā)明，而不應解讀為限制本發(fā)明的范圍。應注意的是，舉凡與該實施例等效的變化與置換， 均應設為涵蓋于本發(fā)明的范疇內(nèi)。因此，本發(fā)明的保護范圍當以權(quán)利要求書所界定的范圍為準。
權(quán)利要求
1.一種擊穿電流抑制電路，其特征在于，包含一主控選擇單元，用以接收一輸入信號，該輸入信號具有一第一邏輯準位及一第邏輯二準位，該主控選擇單元根據(jù)該輸入信號輸出一第一主控選擇信號及一第二主控選擇信號；以及一邏輯單元，包含一第一邏輯單位及一第二邏輯單位，該第一邏輯單位及該第二邏輯單位分別產(chǎn)生一第一控制信號及一第二控制信號，用以控制串聯(lián)的兩晶體管開關，該第一邏輯單位及該第二邏輯單位分別根據(jù)該第一主控選擇信號及該第二主控選擇信號來改變該第一控制信號及該第二控制信號的狀態(tài)；其中，該第一邏輯單位及該第二邏輯單位對應于該輸入信號于該第一邏輯準位或該第二邏輯準位而分別取得一主控權(quán)，取得該主控權(quán)的該邏輯單位改變所產(chǎn)生的控制信號的狀態(tài)后觸發(fā)另一邏輯單位改變所產(chǎn)生的控制信號。
2.根據(jù)權(quán)利要求1所述的擊穿電流抑制電路，其特征在于，取得該主控權(quán)的該邏輯單位改變所產(chǎn)生的控制信號，以使對應控制的該兩晶體管之一者為斷開。
3.根據(jù)權(quán)利要求2所述的擊穿電流抑制電路，其特征在于，該主控選擇單元包含一反相器，用以反相該輸入信號成為該第一主控選擇信號及該第二主控選擇信號其中之一者。
4.根據(jù)權(quán)利要求2或3所述的擊穿電流抑制電路，其特征在于，還包含一驅(qū)動單元，該驅(qū)動單元耦接于該邏輯單元及該兩晶體管開關之間，用以對應該兩晶體管開關的類型來調(diào)整該第一控制信號及該第二控制信號的狀態(tài)。
5.根據(jù)權(quán)利要求2或3所述的擊穿電流抑制電路，其特征在于，該第一邏輯單位及該第二邏輯單位為或非門，或與非門。
6.根據(jù)權(quán)利要求2或3所述的擊穿電流抑制電路，其特征在于，該第一邏輯單位及該第二邏輯單位的輸出端耦接至彼此的輸入端，使取得該主控權(quán)的該邏輯單位在改變所產(chǎn)生的控制信號的狀態(tài)后，觸發(fā)另一邏輯單位改變所產(chǎn)生的控制信號。
7.一種擊穿電流抑制電路，其特征在于，包含一邏輯單元，包含一第一邏輯單位及一第二邏輯單位，用以分別產(chǎn)生一第一控制信號及一第二控制信號，來控制串聯(lián)的兩晶體管開關；以及一優(yōu)先決定單元，用以接收一輸入信號，該輸入信號包含一第一邏輯準位及一第二邏輯準位，該優(yōu)先決定單元根據(jù)該輸入信號的邏輯準位決定該第一邏輯單位及該第二邏輯單位其中之一為優(yōu)先邏輯單位，使該優(yōu)先邏輯單位改變所產(chǎn)生的控制信號的狀態(tài)使所控制的該兩晶體管之一者轉(zhuǎn)為斷開。
8.根據(jù)權(quán)利要求7所述的擊穿電流抑制電路，其特征在于，該優(yōu)先決定單元包含一延遲電路，用以接收該輸入信號并經(jīng)一預定延遲時間后輸出該輸入信號，以觸發(fā)該第一邏輯單位及該第二邏輯單位中另一邏輯單位，來改變所產(chǎn)生的控制信號的狀態(tài)，以使所控制的該兩晶體管之一者轉(zhuǎn)為導通。
9.根據(jù)權(quán)利要求8所述的擊穿電流抑制電路，其特征在于，該第一邏輯單位及該第二邏輯單位分別為一與門和一或非門。
10.根據(jù)權(quán)利要求7所述的擊穿電流抑制電路，其特征在于，該第一邏輯單位及該第二邏輯單位的輸出端耦接至彼此的輸入端，使該優(yōu)先邏輯單位在改變所產(chǎn)生的控制信號的狀態(tài)后，觸發(fā)另一邏輯單位改變所產(chǎn)生的控制信號。
11.根據(jù)權(quán)利要求8或10所述的擊穿電流抑制電路，其特征在于，還包含一驅(qū)動單元， 該驅(qū)動單元耦接于該邏輯單元及該兩晶體管開關之間，用以對應該兩晶體管開關的類型調(diào)整該第一控制信號及該第二控制信號的狀態(tài)。
12.根據(jù)權(quán)利要求7所述的擊穿電流抑制電路，其特征在于，該第一邏輯單位及該第二邏輯單位為或非門，或與非門。
全文摘要
本發(fā)明揭露一種擊穿電流抑制電路，包含主控選擇單元及邏輯單元。主控選擇單元接收一輸入信號，輸入信號具有第一邏輯準位及第二邏輯準位，主控選擇單元根據(jù)輸入信號輸出一第一主控選擇信號及一第二主控選擇信號。邏輯單元包含第一邏輯單位及第二邏輯單位，其分別產(chǎn)生第一控制信號及第二控制信號，用以控制串聯(lián)的兩晶體管開關，第一邏輯單位及第二邏輯單位分別根據(jù)第一主控選擇信號及第二主控選擇信號，來改變第一控制信號及第二控制信號的狀態(tài)。其中，第一邏輯單位及第二邏輯單位對應于輸入信號于第一邏輯準位或第二邏輯準位而分別取得一主控權(quán)，取得主控權(quán)的邏輯單位在改變所產(chǎn)生的控制信號的狀態(tài)后，觸發(fā)另一邏輯單位改變所產(chǎn)生的控制信號。
文檔編號H02H9/02GK102457052SQ20101051868
公開日2012年5月16日 申請日期2010年10月18日 優(yōu)先權(quán)日2010年10月18日
發(fā)明者余仲哲, 李立民 申請人:登豐微電子股份有限公司