專利名稱：用于一多電壓系統(tǒng)的靜電放電保護裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是指一種用于一多電壓系統(tǒng)的靜電放電保護裝置，尤指一種通過迭接多級低壓或中壓電源箝制組件來增加導通效率及減少電路面積的靜電放電保護裝置。
背景技術(shù)：
隨著科技進步，集成電路工藝技術(shù)也隨之不斷精進。如集成電路領(lǐng)域的技術(shù)人員所知，各種電子電路可集積/成形于芯片上，而為了要使芯片能接收外界的電壓源(例如偏壓電源)，并能與外界其它電路/芯片交換數(shù)據(jù)，芯片上會設(shè)有導電的接墊(pad)。譬如說， 為了傳輸偏壓電壓，芯片上可設(shè)有電源接墊(power pad)。除此之外，在芯片上也設(shè)有信號接墊(signal pad)，即輸入/輸出墊(I/O pad)，用以接收輸入信號及/或發(fā)出輸出信號。這些導電的接墊能使芯片得以和外界其它電路/芯片連接。然而，當芯片在封裝、 測試、運輸、加工、等過程中，這些接墊也很容易因為與外界的靜電電源接觸，而將靜電的不當電力傳導至芯片內(nèi)部，并進而導致芯片內(nèi)部電路的損毀，這種現(xiàn)象即為所謂的靜電放電 (Electro-Static Discharge，ESD)。因此，用來保護集成電路免受靜電放電損害的靜電放電保護電路(ESDprotection circuit)，也因此隨著集成電路工藝的進步而變得更加重要。通常在芯片的各接墊之間會設(shè)置有靜電放電防護電路。此靜電放電防護電路的基本功能是，當芯片的兩接墊間誤觸靜電電源時，靜電放電防護電路可在兩接墊間導通一個低阻抗的電流路徑，使靜電電源放電的電流能優(yōu)先從此一電流路徑流過而不會流入至芯片的其它內(nèi)部電路；這樣一來，就能保護芯片中的其它內(nèi)部電路不受靜電放電影響或由于大量的靜電放電電流(ESDcurrent)而導致?lián)p壞。請參閱圖1，圖1為已知技術(shù)中具有靜電放電保護電路的集成電路100的示意圖。 如圖ι所示，集成電路100包括第一電源接墊101、第二電源接墊102、信號接墊103、內(nèi)部電路(internal circuit) 110、兩二極管(diode) 121、122 以及電源箝制(power clamp)電路130。電源箝制電路130作為第一電源接墊IOl(VDD)與第二電源接墊102 (VSS)之間的 ESD保護電路。此外，在圖1中，二極管121用以在信號接墊103與第一電源接墊101之間形成ESD保護電路，而二極管122用來形成在信號接墊103與第二電源接墊102之間的ESD 保護電路。其中，電源箝制電路130包括一閘極接地(gate-grounded)的N型金屬氧化物半導體(metal oxide semiconductor, M0S)晶體管 132 以及一閘極供電(gate-powered)的 P型金屬氧化物半導體晶體管134。在已知技術(shù)中，電源箝制電路130也可僅使用柵極接地的N型金屬氧化物半導體晶體管132或柵極接電的P型金屬氧化物半導體晶體管134兩者其中之一，或同時使用這兩者來加以實施。然而，在多電源供應(yīng)系統(tǒng)的集成電路中，特別是在電壓不完全相同的系統(tǒng)中，例如 5伏特/12伏特/32伏特的應(yīng)用，在集成電路內(nèi)部的電源系統(tǒng)常常需要分別使用靜電放電保護電路以將靜電導往地端消散，此種傳統(tǒng)架構(gòu)不但消耗面積且各個電源系統(tǒng)之間缺乏有效的導通路徑。
舉例來說，請參考圖2，圖2是已知用于多電源供應(yīng)系統(tǒng)的一靜電放電保護電路 200的架構(gòu)示意圖。在圖2中，集成電路具有三組不同的電源系統(tǒng)，分別以電源接墊201、 202,203,以及相對應(yīng)的地端接墊HVG、MVG、LVG表示。在此情形下，靜電放電保護電路200 包括三組電源箝制電路21、22、23，分別對電源接墊201、202、203及相對應(yīng)的地端接墊HVG、 MVG、LVG提供靜電放電保護。此外，為了隔絕跨電源組間的噪聲耦合，三組電源系統(tǒng)的地端之間需通過地端阻隔組件GC1、GC2相連接。地端阻隔組件GC1、GC2可以是阻隔電阻 (blocking resistance)或可雙向?qū)ǖ拇佣O管(bi-directional diode strings), 是本領(lǐng)域具通常知識者所知，于此不多加贅述。當高壓電源接墊201遭受到靜電，而需要從低壓電源接墊203放電時，靜電放電路徑會從高壓電源接墊201通過電源箝制電路21導通至高壓地端接墊HVG，再自高壓地端接墊HVG通過地端阻隔組件GCl、GC2導通至低壓地端接墊LVG，最后，再自低壓地端接墊LVG 導通至低壓電源接墊203。就一般情況而言，高壓電源箝制電路21是由高壓組件組成，因其導通電壓較高，導通阻值較大，加以所產(chǎn)生的靜電放電路徑較長，造成導通效率較為不佳。 因此，高壓的靜電保護電路，在相同的靜電防護能力要求下，需要較大的面積。另一方面，在傳統(tǒng)設(shè)計上，低壓電源系統(tǒng)與高壓電源系統(tǒng)之間可能會加上一二極管，以提供低壓電源系統(tǒng)在靜電發(fā)生時往高壓電源系統(tǒng)宣泄的路徑，如圖2所示的二極管 D3、D4。在此情形下，當集成電路在開始被供電的時候，若先供應(yīng)低壓電源，則中壓電源系統(tǒng)處于浮接狀態(tài)(floating)，極易造成自低壓電源接墊203通過二極管D3到中壓電源接墊 MV的電流導通路徑，而產(chǎn)生開機瞬間的大電流。簡言之，在集成電路內(nèi)部的電源系統(tǒng)常常需要分別使用靜電放電保護電路以將靜電導往地端消散，不但消耗面積且各個電源系統(tǒng)之間缺乏有效的導通路徑，并且高壓組件組成的高壓電源箝制電路有效率不佳的問題存在。此外，對于傳統(tǒng)電路架構(gòu)來說，若開機順序錯誤，極易因二極管順偏造成自低壓電源系統(tǒng)到高壓電源的導通路徑，而造成開機瞬間的大電流。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的即在于提供一種用于一多電壓系統(tǒng)的靜電放電保護裝置。本發(fā)明揭露一種用于一多電壓系統(tǒng)的靜電放電保護裝置。該靜電放電保護裝置包括一第一電路區(qū)塊、一第二電路區(qū)塊、一第一電源箝制電路及一第二電源箝制電路。該第一電路區(qū)塊操作于一第一電源電壓。該第二電路區(qū)塊操作于一第二電源電壓，該第二電源電壓大于該第一電源電壓。該第一電源箝制電路耦接于該第一電路區(qū)塊，具有一崩潰電壓介于該第一電源電壓及該第二電源電壓之間，及一維持電壓大于或等于該第一電源電壓。該第二電源箝制電路迭接于該第一電源箝制電路，并耦接于該第二電路區(qū)塊，該第二電源箝制電路與該第一電源箝制電路的崩潰電壓總和大于該第二電源電壓，該第二電源箝制電路與該第一電源箝制電路的維持電壓總和大于或等于該第二電源電壓。


圖1為已知技術(shù)中具有靜電放電保護電路的一集成電路的示意圖。
圖2是已知用于多電源供應(yīng)系統(tǒng)的一靜電放電保護電路的架構(gòu)示意圖。圖3為本發(fā)明用于一多電壓系統(tǒng)的一靜電放電保護裝置的示意圖。圖4至圖7為本發(fā)明實施例一靜電放電保護裝置的示意圖。其中，附圖標記說明如下100集成電路101,102,201,202,203,411,421,電源接墊431103、511、521、531信號接墊110、410 430、510 530、610 630 內(nèi)部電路121、122、D3、D4、HVP、MVP、二極管LVP、HVN, MVN, LVN, HVPl130、21、22、23、31、32電源箝制電路200靜電放電保護電路GCU GC2阻隔組件300、400、500、600、700 靜電放電保護裝置BLK1、BLK2、BLK3電路區(qū)塊LV、MV、HV電源電壓PCl PC4電源箝制組件
具體實施例方式請參考圖3，圖3為本發(fā)明用于一多電壓系統(tǒng)的一靜電放電保護裝置300的示意圖。靜電放電保護裝置300包括電路區(qū)塊BLK1、BLK2，及電源箝制電路31、32。電路區(qū)塊 BLKUBLK2分別操作于電源電壓LV及MV，其中電源電壓MV大于電源電壓LV。電源箝制電路31耦接于電路區(qū)塊BLKl，而電源箝制電路32則耦接于電路區(qū)塊BLK2，并迭接于電源箝制電路31。電源箝制電路31具有介于電源電壓MV及LV之間的一崩潰電壓(breakdown voltage)，且具有大于或等于電源電壓LV的一維持電壓(holding voltage)。此外，電源箝制電路31與32的崩潰電壓總和大于電源電壓MV，而電源箝制電路31與32同時導通時具有大于或等于電源電壓MV的一維持電壓。換言之，于電路區(qū)塊BLKl遭受大于電源箝制電路31的崩潰電壓的一靜電放電事件時，電源箝制電路31會崩潰導通，并將電源電壓LV箝制于電源箝制電路31的維持電壓； 而于電路區(qū)塊BLK2遭受大于電源箝制電路32與31的崩潰電壓總和的一靜電放電事件時， 電源箝制電路32與31會同時崩潰導通，并將電源電壓MV箝制于電源箝制電路32與31的維持電壓總和。也就是說，本發(fā)明是以迭接多級電源箝制電路的方式，分別為不同的電源系統(tǒng)提供靜電放電保護。因此，本發(fā)明可使用保護能力較好的低壓組件或中壓組件，達到高壓電源箝制電路所需要的導通電壓及維持電壓。如此一來，可達到節(jié)省電路面積及提高效率的優(yōu)點。當然，串迭的每一電源箝制電路可視實際需求，彼此可以全部相同、部分相同或完全不同，其都屬本發(fā)明的范圍。舉例來說，請參考圖4，圖4為本發(fā)明實施例一靜電放電保護裝置400的示意圖。在圖4中，集成電路包括三組不同的電壓系統(tǒng)，分別以電路區(qū)塊BLKl BLK3表示。電路區(qū)塊BLKl BLK3分別操作于一高壓電源電壓HV、一中壓電源電壓MV及一低壓電源電壓LV， 例如32伏特、12伏特及5伏特，且各自包括一內(nèi)部電路410、420、430，一接墊411、421、431， 及二極管HVP、MVP、LVP及HVN、MVN、LVN。若電路區(qū)塊BLKl BLK3為電源供應(yīng)電路，則接墊411、421、431分別為一電源接墊，用來輸出電源電壓LV、MV及HV。而二極管HVP、MVP, LVP及HVN、MVN、LVN則用來作為接墊411、421、431至其它電壓系統(tǒng)及地端的靜電放電保護電路。在此情形下，靜電放電保護裝置400用來對電路區(qū)塊BLKl BLK3提供靜電放電保護，其可由迭接的電源箝制組件PCl PC4組成。其中，每一電源箝制組件可由靜電保護效率較高的低壓組件或中壓組件實現(xiàn)。其中，電源箝制組件PCl PC4形成高壓電路區(qū)塊 BLKl的電源箝制電路，電源箝制組件PC2及PCl形成中壓電路區(qū)塊BLK2的電源箝制電路， 而電源箝制組件PCl則為低壓電路區(qū)塊BLK3的電源箝制電路。舉例來說，若低壓組件(例如5伏組件)的崩潰電壓為10伏特，維持電壓為8伏特，則串迭四級的低壓組件PCl PC4可形成一導通電壓為40伏特，維持電壓為32伏特的高壓電源箝制電路，且其中內(nèi)含一組導通電壓為20伏特，維持電壓為16伏特的中壓電源箝制電路(低壓組件PCl及PC2)，及一組導通電壓為10伏特，維持電壓為8伏特的低壓電源箝制電路(低壓組件PCl)。當高壓電源接墊411遭受到靜電，而需要從低壓電源接墊431放電時，如圖4所示，靜電放電路徑會從電源接墊411 — 二極管HVP (順偏)—電源箝制組件PC4 PC2 — 二極管LVP (逆偏)一電源接墊431。此導通路徑僅需通過三級串接的電源箝制組件(以5伏組件為例，導通電壓約為30伏特)，加上逆偏的二極管LVP (約10伏特)，而非通過二極管 HVN (以40伏組件為例，其導通電壓通常遠大于50伏特，如60伏特)至地端，再經(jīng)由二極管 LVN順偏至低壓電源接墊431。因此，通過迭接低壓組件所形成的靜電保護電路可有效地降低導通電壓，而提高靜電放電保護能力。類似的導通路徑也可以發(fā)生在中壓對低壓、或是高壓對中壓的情況上。因此，相較于已知技術(shù)需分別使用高壓組件、中壓組件及低壓組件來實現(xiàn)不同電壓系統(tǒng)的電源箝制電路，本發(fā)明通過多級串迭的低壓組件同時形成不同電壓系統(tǒng)的電源箝制電路，不僅可以減少電路面積，也可提高靜電放電的保護效率。此外，本發(fā)明同時也可避免上電順序不同造成的開機大電流。當集成電路開始被供電時，即使先供應(yīng)低壓電源，由于二極管HVP及MVP對于低壓系統(tǒng)來說為逆偏，因此電流將無法流進中壓系統(tǒng)及高壓系統(tǒng)，而可避免開機瞬間造成的大電流。值得注意的是，串迭的電源箝制組件PCl、PC2、PC3、PC4并不需要全為同一種類型的組件，而可根據(jù)應(yīng)用電壓的需求進行調(diào)整，例如在5伏特/12伏特/32伏特的系統(tǒng)中，電源箝制組件PCl PC4都可通過5伏組件實現(xiàn)。然而，若在5伏特/12伏特/36伏特的系統(tǒng)中，則可改為利用12V組件(崩潰電壓為沈伏特)來實現(xiàn)電源箝制組件PC3，并省略電源箝制組件PC4。通過如此彈性的設(shè)計，將可以得到更佳的靜電放電防護能力，及達到最小的電路面積。此外，二極管HVP/MVP/LVP的數(shù)量并不為單一固定，而可依照耐壓或維持電壓的需求做出調(diào)整。舉例來說，請參考圖6，圖6為本發(fā)明另一實施例一靜電放電保護裝置600的示意圖。若靜電放電保護裝置600是應(yīng)用于一 5伏特/12伏特/32伏特系統(tǒng)，當高壓系統(tǒng)需要增大維持電壓的安全邊際時，可適當?shù)脑黾右恢炼鄠€二極管HVPl至電路區(qū)塊BLKl 中。當靜電發(fā)生在電源接墊611時，由于二極管HVP及HVPl都操作在順偏模式，因此并不會降低電源箝制電路的靜電防護能力。此外，所增加的二極管HVPl也可以由高壓的MOS組件來進行實現(xiàn)。簡言之，本發(fā)明提出一種用于多電源系統(tǒng)的靜電放電保護電路，其可同時達到節(jié)省面積以及提高效率的兩項優(yōu)點，且無需考慮開機順序的問題。當然，除了上述多電源供應(yīng)系統(tǒng)的應(yīng)用之外，本發(fā)明靜電放電保護裝置另可應(yīng)用在其它的多電壓系統(tǒng)中。舉例來說，請參考圖5，圖5為本發(fā)明另一實施例一靜電放電保護裝置500的示意圖。在圖5中，電路區(qū)塊BLKl BLK3分別為操作于一高壓電源電壓HV、 一中壓電源電壓MV及一低壓電源電壓LV的輸出級電路。換言之，接墊511、521、531不為傳輸偏壓電壓的電源接墊，而為輸出信號的信號接墊，或稱為輸入/輸出墊。在此情形下， 每一電路區(qū)塊另包括一電源接墊，耦接于內(nèi)部電路510 530，用來接收電源電壓HV、MV及 LV0在圖5中，當靜電發(fā)生在信號接墊511而欲往低壓電源接墊532導通時，靜電放電路徑為信號接墊511—二極管HVP(順偏)一電源箝制組件PC4 PC2—電源接墊532。此導通路徑僅需通過3級串迭的PC(以5伏組件為例，導通電壓約為30伏特)，而非通過高壓組件HVN導通(以40伏組件為例，導通電壓通常遠大于50伏特，如60伏特)至地端，再經(jīng)由LVN順偏至LV Pin0如此一來本發(fā)明可有效地降低導通電壓，而提高靜電放電保護能力。類似的導通路徑也可以發(fā)生在中壓對低壓、或是高壓對中壓的情況上。請繼續(xù)參考圖7，圖7為本發(fā)明又一實施例一靜電放電保護裝置700的示意圖。靜電放電保護裝置700是結(jié)合靜電放電保護裝置400及500的一實施例。相較于圖4及圖5， 靜電放電保護裝置700是將靜電放電保護裝置400中的低壓電路區(qū)塊BLK3以圖5的樣式取代，這也是一般電壓升壓電路所常見的架構(gòu)。如此相對應(yīng)變化也屬本發(fā)明的范圍。本領(lǐng)域的技術(shù)人員應(yīng)可以理解，本發(fā)明中的高壓組件和低壓組件的定義可以用晶體管的臨界電壓(Threshold Voltage)、晶體管的閘極氧化層厚度(Gate Oxide thickness)、晶體管的接面崩潰電壓(Junction Breakdown Voltage)、晶體管的阱摻雜密度(Well Doping Density)、晶體管的靜態(tài)漏電流(Static Leakage Current)或上述的任一組合來加以定義。以上所述實施例中，低壓組件和高壓組件(即放電晶體管)是由相同的半導體工藝制作，于其它實施例中，也可由不同的半導體工藝來分別制作，都屬于本發(fā)明的范疇所在。綜上所述，本發(fā)明是通過串迭多級低壓組件來形成不同電壓系統(tǒng)的電源箝制電路，相較于已知技術(shù)需分別使用高壓組件、中壓組件及低壓組件來實現(xiàn)不同電壓系統(tǒng)的電源箝制電路，本發(fā)明不僅可以節(jié)省電路面積，也可提高靜電放電的保護效率。以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種用于一多電壓系統(tǒng)的靜電放電保護裝置，其特征是，包括一第一電路區(qū)塊，操作于一第一電源電壓；一第二電路區(qū)塊，操作于一第二電源電壓，該第二電源電壓大于該第一電源電壓；一第一電源箝制電路，耦接于該第一電路區(qū)塊，具有一崩潰電壓介于該第一電源電壓及該第二電源電壓之間，及一維持電壓大于或等于該第一電源電壓；以及一第二電源箝制電路，迭接于該第一電源箝制電路，并耦接于該第二電路區(qū)塊，該第二電源箝制電路與該第一電源箝制電路的崩潰電壓總和大于該第二電源電壓，該第二電源箝制電路與該第一電源箝制電路的維持電壓總和大于或等于該第二電源電壓。
2.如權(quán)利要求1所述的靜電保護裝置，其特征是，該第一電源箝制電路與該第二電源箝制電路具有相同的崩潰電壓及維持電壓。
3.如權(quán)利要求1所述的靜電保護裝置，其特征是，該第一電源箝制電路與該第二電源箝制電路具有相異的崩潰電壓及維持電壓。
4.如權(quán)利要求1所述的靜電保護裝置，其特征是，該第一電源箝制電路與該第二電源箝制電路分別由至少一電源箝制組件組成。
5.如權(quán)利要求4所述的靜電保護裝置，其特征是，每一電源箝制組件都為低壓組件。
6.如權(quán)利要求1所述的靜電保護裝置，其特征是，于該第一電路區(qū)塊遭受大于該第一電源箝制電路的崩潰電壓的一靜電放電事件時，該第一電源箝制電路崩潰導通，并將該第一電源電壓箝制于該第一電源箝制電路的維持電壓。
7.如權(quán)利要求1所述的靜電保護裝置，其特征是，于該第二電路區(qū)塊遭受大于該第二電源箝制電路與該第一電源箝制電路的崩潰電壓總和的一靜電放電事件時，該第一電源箝制電路與該第二電源箝制電路同時崩潰導通，并將該第二電源電壓箝制于該第二電源箝制電路與該第一電源箝制電路的維持電壓總和。
8.如權(quán)利要求1所述的靜電保護裝置，其特征是，該第一電路區(qū)塊包括一第一內(nèi)部電路；一第一接墊，耦接于該第一內(nèi)部電路；以及一第一二極管，具有一正端耦接于該第一接墊，及一負端耦接于該第一電源箝制電路。
9.如權(quán)利要求8所述的靜電保護裝置，其特征是，該第一接墊是一信號接墊。
10.如權(quán)利要求9所述的靜電保護裝置，其特征是，該第一電路區(qū)塊另包括一電源接墊，耦接于該第一二極管的該負端及該第一電源箝制電路，用來接收該第一電源電壓。
11.如權(quán)利要求8所述的靜電保護裝置，其特征是，該第一接墊是一電源接墊，用來接收該第一電源電壓。
12.如權(quán)利要求1所述的靜電保護裝置，其特征是，該第二電路區(qū)塊包括一第二內(nèi)部電路；一第二接墊，耦接于該第二內(nèi)部電路；以及一第二二極管，具有一正端耦接于該第二接墊，及一負端耦接于該第二電源箝制電路。
13.如權(quán)利要求12所述的靜電保護裝置，其特征是，該第二接墊是一信號接墊。
14.如權(quán)利要求13所述的靜電保護裝置，其特征是，該第二電路區(qū)塊另包括一電源接墊，耦接于該第二二極管的該負端及該第二電源箝制電路，用來接收該第二電源電壓。
15.如權(quán)利要求12所述的靜電保護裝置，其特征是，該第二接墊是一電源接墊，用來接收該第二電源電壓。
全文摘要
本發(fā)明公開了用于一多電壓系統(tǒng)的靜電放電保護裝置，包括一第一及一第二電路區(qū)塊、一第一及一第二電源箝制電路。該第一及第二電路區(qū)塊分別操作于一第一及一第二電源電壓。該第二電源電壓大于該第一電源電壓。該第一電源箝制電路耦接于該第一電路區(qū)塊，具有一崩潰電壓介于該第一及該第二電源電壓之間，及一維持電壓大于或等于該第一電源電壓。該第二電源箝制電路迭接于該第一電源箝制電路，并耦接于該第二電路區(qū)塊。該第一與第二電源箝制電路的崩潰電壓總和大于該第二電源電壓，且該第一與第二電源箝制電路的維持電壓總和大于或等于該第二電源電壓。
文檔編號H02H9/04GK102457053SQ201010519760
公開日2012年5月16日 申請日期2010年10月18日 優(yōu)先權(quán)日2010年10月18日
發(fā)明者李彥枏 申請人:聯(lián)詠科技股份有限公司