專利名稱：一種抗電流涌浪沖擊、抗干擾的電路的制作方法
專利說明本實用新型屬于降壓整流供電電路的改進，具體涉及的是一種抗電流涌浪沖擊、 抗干擾的電路。
技術(shù)背景現(xiàn)有的降壓整流供電電路，都會在降壓件，如降壓電容上并聯(lián)一電阻，該電阻為放 電電阻，如果沒有放電電阻，當開關(guān)電源時，沖擊電流會形成尖脈沖，尖脈沖會通過整流電 路，一直沖擊整個用電電路。沖擊尖脈沖會對電子元器件產(chǎn)生極大的傷害，尤其是對單片機 等對電源要求比較高的元器件，沖擊電流對的電源敏感器件產(chǎn)生巨大傷害，多次沖擊會損 壞電路中的元器件。但是該放電電阻對所有的頻率的電流波，包括工頻的工作電壓都有阻 礙作用，在電容供電電路中，對于同等功率或電壓的電路中，就需要更大的降壓電容。造成 了整個電路的制造成本升高，并且浪費能源。
發(fā)明內(nèi)容針對現(xiàn)有技術(shù)存在的缺陷，本實用新型的目的是提供一種可以克服上述缺陷的可 有效減低電流涌浪沖擊、具有抗干擾的電路。本實用新型解決其技術(shù)問題所采取的技術(shù)方案是一種抗電流涌浪沖擊、抗干擾 的電路，所述的抗電流涌浪沖擊、抗干擾的電路包含有一降壓單元，其特征在于所述的降壓
單元串聯(lián)有一電感。所述的降壓單元和電感與所述的電路的回路之間還并聯(lián)有至少一個的電容。所述的降壓單元和電感與所述的電路的回路之間并聯(lián)的電容為一個。所述的降壓單元和電感與所述的電路的回路之間并聯(lián)的電容為兩個。所述的降壓單元和電感與所述的電路的回路之間并聯(lián)的電容為三個。采用本實用新型可以使得需同等功率的或電壓的電路中，降壓電容對比傳統(tǒng)的電 路的電容相對較小，并且對后級的穩(wěn)壓電壓的電流涌浪壓力更小，，節(jié)約能源，降低成本。

圖1為本實用新型背景技術(shù)。圖2為本實用新型實施例結(jié)構(gòu)示意圖。圖3為本實用新型另一實施例結(jié)構(gòu)示意圖。圖4為本實用新型另一實施例結(jié)構(gòu)示意圖。圖5為本實用新型另一實施例結(jié)構(gòu)示意圖。圖6為本實用新型另一實施例結(jié)構(gòu)示意圖。圖7為本實用新型另一實施例結(jié)構(gòu)示意圖。圖8為本實用新型另一實施例結(jié)構(gòu)示意圖。圖9為本實用新型另一實施例結(jié)構(gòu)示意圖。[0019]圖10為本實用新型另一實施例結(jié)構(gòu)示意圖。圖11為本實用新型另一實施例結(jié)構(gòu)示意圖。圖12為本實用新型另一實施例結(jié)構(gòu)示意圖。圖13為本實用新型另一實施例結(jié)構(gòu)示意圖。圖14為本實用新型另一實施例結(jié)構(gòu)示意圖。圖15為本實用新型另一實施例結(jié)構(gòu)示意圖。圖16為本實用新型另一實施例結(jié)構(gòu)示意圖。
具體實施方式
如圖1至圖16所示，一種抗電流涌浪沖擊、抗干擾的電路，所述的抗電流涌浪沖擊 電路、抗干擾的電路包含有一降壓單元，其特征在于所述的降壓單元串聯(lián)有一電感。所述的降壓單元和電感與所述的電路的回路之間還并聯(lián)有至少一個的電容。所述的降壓單元和電感與所述的電路的回路之間并聯(lián)的電容為一個。所述的降壓單元和電感與所述的電路的回路之間并聯(lián)的電容為兩個。所述的降壓單元和電感與所述的電路的回路之間并聯(lián)的電容為三個。電阻R2與電容Cl并聯(lián)，電阻R2為電容Cl的放電電阻，釋放電容C2存儲的電能， 防止存儲的電能在關(guān)斷電源時，電擊工作人員，Rl為防止電流涌浪沖擊電阻。電容C4為降 壓電容，電阻Rl為電容C4的放電電容，電感Ll為防止電流涌浪器件，由于電感Ll只對高 頻或突變的電流產(chǎn)生阻礙(阻尼作用)，對低頻的工頻電流的阻尼作用小，故在需同等功率 的或電壓的電路中，需要的降壓電容就相對較小，對后級的穩(wěn)壓電壓的涌浪壓力更小，節(jié)約 能源，降低成本。電容Cl、電容C2、電容C3可采用多種組合方式與電感Ll組成的濾波電路，可以有 效的過濾電源的干擾波，減少電源中的電磁波干擾。
權(quán)利要求一種抗電流涌浪沖擊、抗干擾的電路，所述的抗電流涌浪沖擊、抗干擾的電路包含有一降壓單元，其特征在于所述的降壓單元串聯(lián)有一電感。
2.根據(jù)權(quán)利要求1所述的抗電流涌浪沖擊、抗干擾的電路，其特征在于所述的降壓單 元和電感與所述的電路的回路之間還并聯(lián)有至少一個的電容。
3.根據(jù)權(quán)利要求2所述的抗電流涌浪沖擊、抗干擾的電路，其特征在于所述的降壓單 元和電感與所述的電路的回路之間并聯(lián)的電容為一個。
4.根據(jù)權(quán)利要求2所述的抗電流涌浪沖擊、抗干擾的電路，其特征在于所述的降壓單 元和電感與所述的電路的回路之間并聯(lián)的電容為兩個。
5.根據(jù)權(quán)利要求2所述的抗電流涌浪沖擊、抗干擾的電路，其特征在于所述的降壓單 元和電感與所述的電路的回路之間并聯(lián)的電容為三個。
專利摘要一種抗電流涌浪沖擊、抗干擾的電路，所述的抗電流涌浪沖擊、抗干擾的電路包含有一降壓單元，所述的降壓單元串聯(lián)有一電感。所述的降壓單元和電感與所述的電路的回路之間還并聯(lián)有至少一個的電容。所述的降壓單元和電感與所述的電路的回路之間并聯(lián)的電容為一個或兩個或三個。本實用新型可以使得需同等功率的或電壓的電路中，降壓電容對比傳統(tǒng)的電路的電容相對較小，并且對后級的穩(wěn)壓電壓的電流涌浪壓力更小，節(jié)約能源，降低成本。
文檔編號H02M1/32GK201742292SQ201020103978
公開日2011年2月9日 申請日期2010年1月26日 優(yōu)先權(quán)日2010年1月26日
發(fā)明者劉遠 申請人:劉遠