專利名稱：二相混合式步進(jìn)電機(jī)spwm細(xì)分驅(qū)動器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及步進(jìn)電機(jī)的細(xì)分驅(qū)動，更具體地說是涉及一種二相混合式步進(jìn)電 機(jī)SPWM細(xì)分驅(qū)動器。
背景技術(shù)：
兩相混合式步進(jìn)電機(jī)驅(qū)動控制系統(tǒng)具有價格低、控制簡單、容易維護(hù)等優(yōu)點(diǎn)，廣泛 應(yīng)用在機(jī)床控制、天線控制和工業(yè)自動化等領(lǐng)域，但兩相混合式步進(jìn)電機(jī)的性能與其驅(qū)動 方式密切相關(guān)。細(xì)分驅(qū)動在消除步機(jī)電機(jī)低頻振蕩，改善步進(jìn)電機(jī)的高頻失步率和提高步進(jìn)電機(jī) 的分辨率等方面具有較好優(yōu)勢，因此，在步機(jī)電機(jī)的驅(qū)動中，細(xì)分驅(qū)動得到較為廣泛地應(yīng) 用。目前，市場上的主流驅(qū)動技術(shù)采用正弦波可變細(xì)分驅(qū)動技術(shù)。步進(jìn)電機(jī)的細(xì)分驅(qū)動控制是通過控制電機(jī)勵磁繞組中的電流，使其內(nèi)部的合成磁 場為均勻的圓形旋轉(zhuǎn)磁場來實現(xiàn)的。合成磁場矢量的幅值決定了步進(jìn)電機(jī)旋轉(zhuǎn)轉(zhuǎn)矩的大 小，相鄰兩合成磁場矢量之間的夾角大小決定了步距角的大小。為了得到盡量圓形的合成 磁場，且使步距角變化均勻，繞組電流參考信號采用階梯狀正弦波形較為理想。對于兩相混 合式步進(jìn)電機(jī)，要同時改變其兩相電流的大小和方向，使電流合成矢量等幅均勻旋轉(zhuǎn)。細(xì)分 驅(qū)動就是用有限的數(shù)字化電壓量模擬正余弦電壓(電流)。具體實現(xiàn)方法是根據(jù)電機(jī)運(yùn)行 所要求的最大細(xì)分?jǐn)?shù)N，在零到最大相電流之間按正弦方式劃分N個穩(wěn)定的中間電流狀態(tài)， 將對應(yīng)每個狀態(tài)的二進(jìn)制量化值存入E2PROM或者ROM中。通常步進(jìn)電機(jī)細(xì)分驅(qū)動有等電 流細(xì)分驅(qū)動法和電流矢量恒幅均勻旋轉(zhuǎn)法，等電流細(xì)分驅(qū)動法未能實現(xiàn)恒轉(zhuǎn)矩細(xì)分驅(qū)動， 而電流矢量恒幅均勻旋轉(zhuǎn)法，由于在其勵磁繞組中同時通以具有一定相位差而幅值相同的 正弦波階梯電流，其合成的轉(zhuǎn)矩大小不僅恒定，而且其步距角是均勻的，因此，電流矢量恒 幅均勻旋轉(zhuǎn)法，使步進(jìn)電機(jī)有良好的矩頻特性，是實現(xiàn)步進(jìn)電機(jī)細(xì)分驅(qū)動的首選。此外，目前的步進(jìn)電機(jī)細(xì)分驅(qū)動器，一般采用的是單片機(jī)控制技術(shù)。由于單片機(jī)控 制是通過一條條地執(zhí)行內(nèi)置軟件進(jìn)行來實現(xiàn)的，因而會導(dǎo)致單片機(jī)控制的實時性比較差。

實用新型內(nèi)容本實用新型二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器的目的，是在于提供一種能解 決上述采用非細(xì)分驅(qū)動法驅(qū)動二相混合式步進(jìn)電機(jī)時出現(xiàn)的低頻振蕩和高頻失步等問題 的解決方案。為了較好地解決上述問題，本實用新型二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器，采 用了電流矢量恒幅均勻旋轉(zhuǎn)法，并且還采用了脈寬調(diào)制(PWM)技術(shù)，來控制細(xì)分驅(qū)動的輸 出電流。其具體電路包括有用于產(chǎn)生ROM地址的地址發(fā)生器，存儲有勵磁電流數(shù)據(jù)的雙口 ROM，PWM調(diào)制器，步進(jìn)電機(jī)雙H橋功率驅(qū)動電路，還包括有數(shù)據(jù)變換器、PI調(diào)節(jié)器、數(shù)字變相 器；所述地址發(fā)生器、雙口 ROM、數(shù)據(jù)變換器、PI調(diào)節(jié)器、PWM調(diào)制器、數(shù)字變相器和步進(jìn)電機(jī) 雙H橋功率驅(qū)動電路順序相連
4[0008]1)所述地址發(fā)生器，其輸入信號端接收從上級步進(jìn)電機(jī)聯(lián)動控制模塊傳送來的步 進(jìn)脈沖信號、方向控制信號和暫停信號，并根據(jù)所述方向控制信號和暫停信號對步進(jìn)脈沖 信號進(jìn)行加1或減1、以及暫停計數(shù)；所述計數(shù)結(jié)果，分別作為所述雙口 ROM的A和B相地 址，它們之間的相位差為η/2 ；所述地址發(fā)生器，還向后級的數(shù)據(jù)變換器和數(shù)字變相器發(fā) 送A相和B相極性信號；2)所述雙口 ROM，包含二套相互獨(dú)立的輸入和輸出口，該ROM中存放著一個周期的 按正弦階梯波變化的勵磁電流數(shù)據(jù)；為了提高步進(jìn)電機(jī)的細(xì)分驅(qū)動的分辨率，在所述雙口 ROM中，可存放有1024個正弦波勵磁電流數(shù)據(jù)點(diǎn)，它們幅值的取值范圍為0 1023。3)所述數(shù)據(jù)變換器，可根據(jù)所述地址發(fā)生器發(fā)送來的A相和B相的極性信號，把從 所述雙口 ROM中雙口輸出的一個周期的正弦數(shù)據(jù)變換成以χ軸對稱的A相和B相兩路正弦 數(shù)據(jù)，并分別送至各自的PI調(diào)節(jié)器；4)為了能提高步進(jìn)電機(jī)勵磁繞組中電流的控制精度、加快系統(tǒng)的動態(tài)響應(yīng)速度， 在本實用新型電路中，專門設(shè)計了 PI調(diào)節(jié)器兩個PI調(diào)節(jié)器，根據(jù)上述的本路正弦數(shù)據(jù)和 從步進(jìn)電機(jī)本相采樣繞組的反饋電壓信號之間的差值分別進(jìn)行PI調(diào)節(jié)，向各自的PWM調(diào)制 器輸出相應(yīng)的PI調(diào)節(jié)控制信號，用輸出調(diào)節(jié)信號分別去控制各自的PWM調(diào)制器的輸出；5)所述兩PWM調(diào)制器，對前述本路PI調(diào)節(jié)器傳來的控制信號值分別進(jìn)行PWM調(diào) 制，向數(shù)字變相器分別輸出占空比不同的兩路PWM控制信號；6)所述數(shù)字變相器，根據(jù)所述地址發(fā)生器發(fā)送來的A相和B相極性信號，對前述兩 PWM調(diào)制器的輸出信號進(jìn)行變相處理，從AH、BH、AL和BL端口向后級的步進(jìn)電機(jī)雙H橋功 率驅(qū)動電路輸出方向變化的步進(jìn)電機(jī)PWM細(xì)分驅(qū)動信號。所述數(shù)字變相器，是一個PWM調(diào) 制器輸出信號變相處理電路；所述變相處理，即根據(jù)輸入的A和B相位改變輸出電流方向當(dāng)0 π時，AH和BH接各自的P麗調(diào)制信號，AL和BL接地；當(dāng)π 2 π時，AL 和BL接各自的PWM調(diào)制信號，AH和BH接地；或者，當(dāng)0 π時，AL和BL接各自的P麗調(diào)制信號，AH和BH接地；當(dāng)Ji 2 π時，AH 和Ml接各自的PWM調(diào)制信號，AL和BL接地；為避免前后級電路間產(chǎn)生干擾，提高系統(tǒng)的穩(wěn)定性，在所述步進(jìn)電機(jī)功率驅(qū)動電 路與其前級電路之間，設(shè)置有光電耦合隔離器件。本實用新型二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器中采用的步進(jìn)電機(jī)功率驅(qū)動電 路，可采用現(xiàn)有技術(shù)中的步進(jìn)電機(jī)雙H橋功率驅(qū)動電路。上述二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器的所述地址發(fā)生器、雙口 ROM、數(shù)據(jù)變 換器、PI調(diào)節(jié)器、PWM調(diào)制器及數(shù)字變相器，可采用各相應(yīng)分立電路、數(shù)字電路、集成電路或 單片機(jī)電路組成或?qū)崿F(xiàn)，例如地址發(fā)生器可用數(shù)字計數(shù)器實現(xiàn)，雙口 ROM可用兩個獨(dú)立的 E2PROM芯片實現(xiàn)。但優(yōu)選地，將所述地址發(fā)生器、雙口 ROM、數(shù)據(jù)變換器、PI調(diào)節(jié)器、PWM調(diào) 制器及數(shù)字變相器集成在同一個FPGA中實現(xiàn)，其具體方案如下(1)地址發(fā)生器設(shè)計地址發(fā)生器實質(zhì)上是一個脈沖加減計數(shù)器，能根據(jù)方向控制信號和暫停信號對步 進(jìn)脈沖信號進(jìn)行加(減)1和暫停計數(shù)，其VerilOg HDL設(shè)計代碼如下module address_creat (iclk，addr_a，addr—b，a—p，b—p，d—c，ρ)；[0023]input d_c,//方向控制信號[0024]iclk,Il步進(jìn)脈沖信號[0025]P ；//暫停信號，高電平暫停[0026]output reg [9:0]addr_a, addr_b ；//地址輸出[0027]output a_p,b_p ；//相極性信號[0028]alwaysi(posedge iclk & (! ρ))//步進(jìn)脈沖上升沿有效，如P為高電平，計丨數(shù)器[0029]停止計數(shù)。[0030]begin[0031]if(d_c)Il如d_c為高電平時，加1，電機(jī)正轉(zhuǎn)[0032]addr_a = addr_a+l ；[0033]else//否則，減1，電機(jī)反轉(zhuǎn)[0034]addr_a = addr_a-l ；[0035]addr_b = addr_a+255 ；//得到B相地址，相差255個點(diǎn)[0036]end[0037]assign a_p = addr_a[9]；//A相極性信號[0038]assign b_p = addr_b[9]；//B相極性信號[0039]endmodule[0040](2)雙口 ROM設(shè)計[0041]為了實現(xiàn)二相混合式步進(jìn)電機(jī)恒轉(zhuǎn)矩細(xì)分驅(qū)動，要在驅(qū)動器中存儲器中存放好二
路按正弦階梯波變化的勵磁電流數(shù)據(jù)，并且它們的相位差為η/2。在本系統(tǒng)中，把存儲器設(shè) 計成雙口 ROM的形式。所謂的雙口 ROM是指，在一個ROM中有二個相互獨(dú)立的輸入和輸出 口。為了提高二相混合式步進(jìn)電機(jī)的分辨率，在這個ROM中，存放了 1024個(剛好是一個 周期)正弦勵磁電流數(shù)據(jù)。這些電流數(shù)據(jù)可通過C語言或Matlab語言等高級語言編程得 到，并把這些電流數(shù)據(jù)保存在MIF文件中。在設(shè)計雙口 ROM時，只要指明MIF文件的存放路 徑，MIF文件中的電流數(shù)據(jù)就被自動地導(dǎo)入雙口 ROM中，完成ROM數(shù)據(jù)的初始化。(3)數(shù)據(jù)變換器設(shè)計在雙口 ROM中，由于存放了幅值為0 1023的非負(fù)極性正弦勵磁電流數(shù)據(jù)，因此， 要根據(jù)極性信號對正弦勵磁電流進(jìn)行一次變換，把它轉(zhuǎn)換成以X軸對稱的雙極性信號，此 模塊的Verilog HDL設(shè)計代碼如下module data (a_p, b_p, ida_a, ida_b, iclk, oda_a, oda_b)；inputa_p, b_p,//a b 相極性信號iclk ；H輸入時鐘input[9:0]ida_a, ida_b ；//非負(fù)極性正弦勵磁電流output reg [8 0] oda_a，oda_b ；//轉(zhuǎn)換輸出alwaysi(posedge iclk)if( ！ a_p)oda_a = ida_a-255 ；//0 π 時，[0052]elseoda_a = 255_ida_a ；alwaysi (posedge iclk)if( ！ b_p)oda_b = ida_b_255 ；else
2 Ji
oda_b = 255_ida_b ；
/0 π
2 Jiendmodule(4) PI調(diào)節(jié)器設(shè)計為了能提高步進(jìn)電機(jī)勵磁繞組中電流的控制精度、加快系統(tǒng)的動態(tài)響應(yīng)速度，在 本設(shè)計中，設(shè)計了 PI調(diào)節(jié)器。此模塊的Verilog HDL設(shè)計代碼如下module PI_C0NTR(data, ad_data, elk, out)；
Il輸入數(shù)據(jù)
Il來至AD轉(zhuǎn)換電路的數(shù)據(jù) //工作時鐘，是步進(jìn)電機(jī)的脈沖信號 //PI調(diào)節(jié)器的輸出信號 '中間寄存器 /求差運(yùn)算
/延時1個時鐘
/PI調(diào)節(jié)輸出input [8:0] data ；input [7:0] ad_datainputelk ；output reg [9:0]out ；reg [9:0] el, e2 ；alwaysi (posedge elk)el = (data-ad_data)；alwaysi(posedge elk)e2 = el ；alwaysi (posedge elk)out = (e2-el) << 4+el << 4 ；endmodule(5) PWM調(diào)制器設(shè)計脈寬調(diào)制器是步進(jìn)電機(jī)細(xì)分驅(qū)動器設(shè)計中的關(guān)鍵模塊，它的作用是把各種大小 的輸入信號轉(zhuǎn)換成占空比不同的矩形波；當(dāng)輸入信號較大時，矩形波的占空比大，流過勵 磁線圈的平均電流較大，相反亦然，因此，脈寬調(diào)制器其實是一個電流控制器。本模塊的 VerilogHDL設(shè)計代碼如下
module pwm(iclk, ida, out)； inputiclk
outputregout ；
input [9:0]ida
reg [9:0] regl ； alwaysi(posedge iclk)regl = regl+1 ；alwaysi (posedge iclk)if (regl <= ida) 高電平
V輸入時鐘 /p麗輸出 V輸入信號 V中間變量 //計數(shù)器，矩形波周期
/比較器
Il當(dāng)計數(shù)器值小于輸入信號時，輸出[0086]out = 1 ；else
out = 0//否則輸出低電平endmodule(6)數(shù)字變相器設(shè)計所述數(shù)字變相器，根據(jù)所述地址發(fā)生器發(fā)送來的A相和B相極性信號，對前述兩 PWM調(diào)制器的輸出信號進(jìn)行變相處理，向后級步進(jìn)電機(jī)驅(qū)動電路輸出相應(yīng)的步進(jìn)電機(jī)PWM 細(xì)分驅(qū)動信號。所述變相處理，是指改變其電流方向，具體為當(dāng)0 π時，AH(BH)接PWM 調(diào)制信號，AL(BL)接地，當(dāng)π 2 π時，AL(BL)接PWM調(diào)制信號，AH(BH)接地；或者，當(dāng) 0 π時，AL(BL)接P麗調(diào)制信號，AH(BH)接地，當(dāng)π 2 π時，AH(BH)接P麗調(diào)制信號， AL(BL)接地。如下程序為A相數(shù)字變相器的Verilog HDL代碼
0092]
0093]
0094]
0095]
0096]
0097]
0098]
0099]
0100] 0101] 0102]
module aa( iclk, /
輸入時鐘 相位輸入信號 脈寬調(diào)制信號 變相輸出 /變相輸出
A，
PWM, AH, AL )；
input iclk, A, PWM ； output reg AH, AL ； alwaysi(posedge iclk)
if( ！ A)
π時，P麗從AH輸出，AL接地
0103]begin
0104]AH = PWM
0105]AL = 0 ；
0106]end
0107]else
0108]begin
31 2 31時，P麗從AL輸出，AH接地
0109]
0110]
AH = 0 ； AL = PWM ；
0111]end
0112]endmodule
0113]相對現(xiàn)有的步進(jìn)電機(jī)細(xì)分驅(qū)動裝置，本實用新型二相混合式步進(jìn)電機(jī)SPWM細(xì)分 驅(qū)動器具有如下明顯的優(yōu)點(diǎn) 1、采用了不同于現(xiàn)有的步進(jìn)電機(jī)細(xì)分驅(qū)動裝置的設(shè)計電路(結(jié)構(gòu))，使設(shè)計結(jié)構(gòu) 新穎和獨(dú)特。針對二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動的特點(diǎn)，在設(shè)計中，采用了雙口 ROM、 數(shù)據(jù)變換器和數(shù)字變相器等電路利用一個雙口 ROM電路，巧妙地得到相位相差π/2的兩 路正弦波勵磁驅(qū)動電流，簡化了電路，降低了設(shè)計成本；巧妙地利用數(shù)據(jù)變換器把雙口 ROM 的非負(fù)的正弦波信號變換成X軸對稱的正弦波信號；巧妙地利用數(shù)字變相器電路對輸出的PWM信號進(jìn)行變相。2、采用了現(xiàn)場可編程門列陣(FPGA)芯片進(jìn)行全數(shù)字化設(shè)計。整個細(xì)分驅(qū)動器在 單片的現(xiàn)場可編程門列陣(FPGA)芯片實現(xiàn)的，因此本設(shè)計在可靠性、抗干擾能力等方面具 有較好的優(yōu)勢。3、采用了正弦波可變細(xì)分和脈寬調(diào)制技術(shù)，可有效克服二相混合式步進(jìn)電機(jī)非細(xì) 分驅(qū)動的低頻振動、噪聲大、高頻失步和分辨率低等缺點(diǎn)。

圖1是本實用新型二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器的一個實施例的硬件系 統(tǒng)組成原理示意圖。圖2是本實用新型二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器的一個實施例的地址發(fā) 生器模塊的頂層封裝圖。圖3是本實用新型二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器的一個實施例的雙口 ROM 模塊的頂層封裝原理圖。圖4是本實用新型二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器的一個實施例的數(shù)據(jù)變 換器模塊的模塊的頂層封裝原理圖。圖5是本實用新型二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器的一個實施例的PI調(diào)節(jié) 器模塊的頂層封裝原理圖。圖6是本實用新型二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器的一個實施例的脈寬調(diào) 制模塊的頂層封裝原理圖。圖7是本實用新型二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器的一個實施例的數(shù)字變 向器模塊的頂層封裝原理圖。圖8是本實用新型二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器的一個實施例的A相驅(qū) 動電路原理圖。圖9是在嵌入式邏輯分析儀中觀察到的本實用新型二相混合式步進(jìn)電機(jī)SPWM細(xì) 分驅(qū)動器的一個實施例的工作狀態(tài)下的PWM波形時序圖(輸入信號INPUT = 53時)。圖10是在嵌入式邏輯分析儀中觀察到的本實用新型二相混合式步進(jìn)電機(jī)SPWM細(xì) 分驅(qū)動器的一個實施例的工作狀態(tài)下的PWM波形時序圖(輸入信號INPUT = 178時)。圖11是在嵌入式邏輯分析儀中觀察到的本實用新型二相混合式步進(jìn)電機(jī)SPWM細(xì) 分驅(qū)動器的一個實施例的工作狀態(tài)下的PWM波形時序圖(輸入信號INPUT = 499時)。
具體實施方式
以下結(jié)合附圖及實施例對本實用新型二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器作進(jìn) 一步地說明。1、硬件系統(tǒng)組成圖1為本實用新型二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器的一個實施例的硬件系 統(tǒng)組成原理示意圖。如圖所示的二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器包括有順序相連的 地址發(fā)生器、雙口 ROM、數(shù)據(jù)變換器、PI調(diào)節(jié)器、PWM調(diào)制器、數(shù)字變相器和步進(jìn)電機(jī)雙H橋 功率驅(qū)動電路
9[0131]1)所述地址發(fā)生器，其輸入信號端接收上級步進(jìn)電機(jī)的聯(lián)動控制模塊的步進(jìn)脈沖 信號、方向控制信號和暫停信號，并可根據(jù)所述方向控制信號和暫停信號對步進(jìn)脈沖信號 進(jìn)行加1或減1、以及暫停計數(shù)；所述計數(shù)結(jié)果，分別作為雙口 ROM的A和B相地址，它們之 間的相位差為η/2 ；所述地址發(fā)生器，還可向后級的數(shù)據(jù)變換器和數(shù)字變相器發(fā)送A相和B 相極性信號；2)所述雙口 ROM，包含二套相互獨(dú)立的輸入和輸出口，該ROM中存放著一個周期的 按正弦階梯波變化的勵磁電流數(shù)據(jù)；在所述雙口 ROM中，存放有1024個正弦波勵磁電流數(shù) 據(jù)點(diǎn)，其幅值的取值范圍為0 1023。3)所述數(shù)據(jù)變換器，可根據(jù)所述地址發(fā)生器發(fā)送來的A相和B相的極性信號，把上 述從雙口 ROM中雙口輸出的一個周期的正弦數(shù)據(jù)變換成以χ軸對稱的A相和B相兩路正弦 數(shù)據(jù)，并分別送至各自的PI調(diào)節(jié)器；4)所述兩PI調(diào)節(jié)器，根據(jù)從前級傳來的本路正弦數(shù)據(jù)和從步進(jìn)電機(jī)本相采樣繞 組的反饋電壓信號之間的差值，分別進(jìn)行PI調(diào)節(jié)，向各自的PWM調(diào)制器輸出相應(yīng)的PI調(diào)節(jié) 控制信號，用輸出調(diào)節(jié)信號分別去控制各自的PWM調(diào)制器的輸出；5)所述兩PWM調(diào)制器，對前述本路PI調(diào)節(jié)器傳來的控制信號值分別進(jìn)行PWM調(diào) 制，向數(shù)字變相器分別輸出占空比不同的兩路PWM控制信號；6)所述數(shù)字變相器，根據(jù)所述地址發(fā)生器發(fā)送來的A相和B相極性信號，對前述兩 PWM調(diào)制器的輸出信號進(jìn)行變相處理，從AH、BH、AL和BL端口向后級的步進(jìn)電機(jī)雙H橋功 率驅(qū)動電路提供方向變化的PWM細(xì)分驅(qū)動信號。所述變相處理，是指改變PWM電流方向，具 體為當(dāng)0 π時，AH和BH接各自的P麗調(diào)制信號，AL和BL接地，當(dāng)π 2 π時，AL和 BL接各自的P麗調(diào)制信號，AH和BH接地；或者，當(dāng)0 π時，AL和BL接各自的P麗調(diào)制 信號，AH和BH接地，當(dāng)π 2 π時，AH和BH接各自的PWM調(diào)制信號，AL和BL接地。上述地址發(fā)生器、雙口 ROM、數(shù)據(jù)變換器、PI調(diào)節(jié)器、PWM調(diào)制器、數(shù)字變相器，可通 過Verilog HDL設(shè)計集成在同一個FPGA中實現(xiàn)(1)圖2為本設(shè)計中地址發(fā)生器模塊的頂層封裝圖，其引腳功能說明如表1所示表1地址發(fā)生器引腳說明
信號名位寬(位)方向功能說明iclk1輸入工作時鐘輸入d_c1輸入方向控制信號P1輸入暫停信號addr一a10輸出a相地址輸出addr_b10輸出b相地址輸出a—ρ1輸出a相位信號b—P1輸出b相位信號 (2)圖3為本設(shè)計中雙口 ROM的頂層封裝圖，其引腳功能說明如表2所示
10[0142] 表2雙口 ROM引腳說明
權(quán)利要求二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器，包括有用于產(chǎn)生ROM地址的地址發(fā)生器，存儲有勵磁電流數(shù)據(jù)的ROM，PWM調(diào)制器，步進(jìn)電機(jī)雙H橋功率驅(qū)動電路；其特征在于還包括有數(shù)據(jù)變換器，PI調(diào)節(jié)器，數(shù)字變相器；所述ROM為雙口ROM；所述地址發(fā)生器、雙口ROM、數(shù)據(jù)變換器、PI調(diào)節(jié)器、PWM調(diào)制器、數(shù)字變相器和步進(jìn)電機(jī)雙H橋功率驅(qū)動電路順序相連；所述地址發(fā)生器，其輸入信號端接收從上級步進(jìn)電機(jī)聯(lián)動控制模塊傳送來的步進(jìn)脈沖信號、方向控制信號和暫停信號，并據(jù)所述方向控制信號和暫停信號對步進(jìn)脈沖信號進(jìn)行加1或減1、以及暫停計數(shù)；所述計數(shù)結(jié)果，分別作為所述雙口ROM的A和B相輸入地址，它們之間的相位差為π/2；所述地址發(fā)生器，還向后級的數(shù)據(jù)變換器和數(shù)字變相器提供A相和B相的極性信號；所述雙口ROM，包含二套相互獨(dú)立的輸入和輸出口，該ROM中存放著一個周期的按正弦階梯波變化的勵磁電流數(shù)據(jù)；所述數(shù)據(jù)變換器，根據(jù)所述地址發(fā)生器發(fā)送的A相和B相的極性信號，把從所述雙口ROM中雙口輸出的一個周期的正弦數(shù)據(jù)變換成以x軸對稱的A相和B相兩路正弦數(shù)據(jù)，并分別送至各自的PI調(diào)節(jié)器；所述兩PI調(diào)節(jié)器，根據(jù)上述的本路正弦數(shù)據(jù)和從步進(jìn)電機(jī)本相采樣繞組的反饋電壓信號之間的差值分別進(jìn)行PI調(diào)節(jié)，并向各自的PWM調(diào)制器輸出相應(yīng)的PI調(diào)節(jié)控制信號；所述兩PWM調(diào)制器，對前述本路PI調(diào)節(jié)器傳來的PI調(diào)節(jié)控制信號值分別進(jìn)行PWM調(diào)制，并向數(shù)字變相器分別輸出占空比不同的兩路PWM控制信號；所述數(shù)字變相器，根據(jù)所述地址發(fā)生器發(fā)送來的A相和B相極性信號，對前述兩PWM調(diào)制器的輸出信號進(jìn)行變相處理，從AH、BH、AL和BL端口向后級的步進(jìn)電機(jī)雙H橋功率驅(qū)動電路提供方向變化的PWM細(xì)分驅(qū)動信號。
2.根據(jù)權(quán)利要求1所述的二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器，其特征在于所述雙 口 ROM中，存放有1024個正弦波勵磁電流數(shù)據(jù)點(diǎn)，它們幅值的取值范圍為0 1023。
3.根據(jù)權(quán)利要求1或2所述的二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器，其特征在于，所 述數(shù)字變相器，是一個PWM調(diào)制器輸出信號變相處理電路當(dāng)0 π時，AH禾口 BH接各自的P麗調(diào)制信號，AL和BL接地；當(dāng)π 2 π時，AL和 BL接各自的PWM調(diào)制信號，AH和BH接地；或者，當(dāng)0 31時，AL和BL接各自的P麗調(diào)制信號，AH和BH接地；當(dāng)π 2 π時，AH和 BH接各自的PWM調(diào)制信號，AL和BL接地。
4.根據(jù)權(quán)利要求1或2所述的二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器，其特征在于所 述步進(jìn)電機(jī)功率驅(qū)動電路與其前級電路之間，設(shè)置有光電耦合隔離器件。
5.根據(jù)權(quán)利要求3所述的二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器，其特征在于所述步 進(jìn)電機(jī)功率驅(qū)動電路與其前級電路之間，設(shè)置有光電耦合隔離器件。
6.根據(jù)權(quán)利要求1或2所述的二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器，其特征在于所 述地址發(fā)生器、雙口 ROM、數(shù)據(jù)變換器、PI調(diào)節(jié)器、PWM調(diào)制器和數(shù)字變相器，集成在同一個 FPGA 中。
7.根據(jù)權(quán)利要求3所述的二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器，其特征在于所述地 址發(fā)生器、雙口 ROM、數(shù)據(jù)變換器、PI調(diào)節(jié)器、PWM調(diào)制器和數(shù)字變相器，集成在同一個FPGA中。
8.根據(jù)權(quán)利要求4所述的二相混合式步進(jìn)電機(jī)SPWM細(xì)分驅(qū)動器，其特征在于所述地 址發(fā)生器、雙口 ROM、數(shù)據(jù)變換器、PI調(diào)節(jié)器、PWM調(diào)制器和數(shù)字變相器，集成在同一個FPGA中。
專利摘要本實用新型公開了一種二相混合式步進(jìn)電機(jī)細(xì)分驅(qū)動器，采用現(xiàn)場可編程門列陣(FPGA)來實現(xiàn)步進(jìn)電機(jī)的細(xì)分控制，包括有順序連接的地址發(fā)生器、雙口ROM、數(shù)據(jù)變換器、PI調(diào)節(jié)器、PWM調(diào)制器、數(shù)字變相器和功率驅(qū)動電路。本二相混合式步進(jìn)電機(jī)細(xì)分驅(qū)動器采用了電流矢量恒幅均勻旋轉(zhuǎn)細(xì)分法，實現(xiàn)步進(jìn)電機(jī)恒轉(zhuǎn)矩細(xì)分；利用脈寬調(diào)制(PWM)技術(shù)來控制步進(jìn)電機(jī)勵磁輸出電流。測試表明，本實用新型二相混合式步進(jìn)電機(jī)細(xì)分驅(qū)動器工作穩(wěn)定，能有效地改善二相混合式步進(jìn)電機(jī)的低頻振動和高頻失步等缺點(diǎn)，在提高步進(jìn)電機(jī)運(yùn)行性能方面，具有明顯的優(yōu)勢。
文檔編號H02P8/36GK201742364SQ20102027681
公開日2011年2月9日 申請日期2010年7月30日 優(yōu)先權(quán)日2010年7月30日
發(fā)明者楊秀增 申請人:廣西民族師范學(xué)院