專利名稱：一種改進(jìn)片外esd保護(hù)電路射頻性能的連接結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于射頻領(lǐng)域的片外ESD保護(hù)電路。
背景技術(shù)：
靜電荷在自然界中時(shí)刻都存在，當(dāng)兩個(gè)具有不同靜電電位的物體互相靠近或者直接接觸時(shí)，兩個(gè)物體之間會(huì)發(fā)生靜電荷的轉(zhuǎn)移，形成電流，這個(gè)過(guò)程就是靜電放電(ESD， Electro-Static discharge)過(guò)程。ESD持續(xù)時(shí)間很短，典型數(shù)量級(jí)從IOns到IOOns ；放電電流大，變化范圍從1安培到幾十安培。在集成電路(IC)的整個(gè)生命周期中，從制造、封裝、 運(yùn)輸、裝配甚至在完成的IC產(chǎn)品中，都時(shí)刻面臨著靜電放電的沖擊，ESD是所有IC失效中最為普遍的因素，若不采取措施，ESD將對(duì)集成電路或者電子產(chǎn)品造成難以估量的損壞。減輕由于ESD引起的IC失效通常有兩種方法一是在IC產(chǎn)品的制造、生產(chǎn)、運(yùn)輸、 測(cè)試、使用等任何作業(yè)過(guò)程中，確保正確的操作和接地，也就是說(shuō)從源頭上防止ESD事件的發(fā)生；另一種方法是在IC的電源端口、信號(hào)輸入輸出端口附近增加保護(hù)電路，當(dāng)IC遭受 ESD沖擊時(shí)，能夠把ESD大電流旁路，使其不經(jīng)過(guò)核心電路，并將電壓鉗位在較低的水平。由于ESD事件的產(chǎn)生多是人為因素ESD管理不規(guī)范、工作人員操作的不確定性或者用戶使用的不確定性等，很難做到從源頭上避免ESD所造成的破壞，因此在IC的電源端口、信號(hào)輸入輸出端口端附近增加有效的ESD保護(hù)電路尤為重要。保護(hù)電路的工作原理是當(dāng)ESD事件來(lái)臨時(shí)，ESD保護(hù)電路能夠及時(shí)開啟，泄放ESD 大電流，并且將電壓鉗位在較低的水平，從而避免核心電路受到大電流或者高電壓的影響而失效；當(dāng)核心電路正常工作時(shí)，ESD保護(hù)電路關(guān)閉，ESD保護(hù)電路的寄生參數(shù)在核心電路正常工作時(shí)保持透明，不影響核心電路的性能。因此需要從抗靜電能力和ESD保護(hù)電路射頻性能兩個(gè)方面衡量ESD保護(hù)電路的性能優(yōu)劣。ESD保護(hù)電路可以用一電容(Cesd)來(lái)等效， 一般為幾PF，甚至只有零點(diǎn)幾pF，當(dāng)ESD保護(hù)電路應(yīng)用于較低頻率時(shí)，ESD保護(hù)電路關(guān)閉時(shí)相當(dāng)于開路，不會(huì)對(duì)核心電路的性能產(chǎn)生影響。然而，當(dāng)ESD保護(hù)電路應(yīng)用于射頻(RF)甚至更高頻率時(shí)，其寄生參數(shù)已經(jīng)明顯影響到RF電路的性能，如果不考慮ESD保護(hù)電路導(dǎo)致的寄生效應(yīng)，則會(huì)破壞RF電路的阻抗匹配，導(dǎo)致RFIC性能包括增益、反射系數(shù)、線性度、功率、以及噪聲系數(shù)嚴(yán)重惡化。因此，在設(shè)計(jì)RF-ESD保護(hù)電路時(shí)，首先需要確保ESD保護(hù)電路具有良好的射頻性能?，F(xiàn)有的射頻系統(tǒng)輸入、輸出端口 ESD保護(hù)的解決方案是在端口附近的50 Ω?jìng)鬏斁€上直接加載ESD保護(hù)電路，如圖1所示。這種解決方案具有操作簡(jiǎn)單、易于實(shí)現(xiàn)的特點(diǎn)。 但是由于芯片本身寄生參數(shù)與封裝鍵合線(bonding wire)的寄生電感串聯(lián)連接在一起，等效為一串聯(lián)諧振回路并聯(lián)在信號(hào)傳輸通路上，串聯(lián)諧振回路會(huì)在某一頻率諧振，此時(shí)回路阻抗最小，一部分信號(hào)會(huì)直接通過(guò)ESD保護(hù)電路傳輸?shù)降?，致使信?hào)產(chǎn)生波陷。如果射頻系統(tǒng)的工作帶寬包括ESD保護(hù)電路的諧振頻率時(shí)，會(huì)嚴(yán)重影響電路的阻抗匹配，降低電路的輸出功率、增益、效率等射頻性能。此外，由于鍵合線串聯(lián)在ESD保護(hù)電路支路上，當(dāng)ESD電流通過(guò)ESD保護(hù)電路之路泄放到地時(shí)，鍵合線的寄生電感阻抗會(huì)導(dǎo)致ESD保護(hù)電路支路箝位電壓不穩(wěn)定。

發(fā)明內(nèi)容
本發(fā)明目的是針對(duì)現(xiàn)有的應(yīng)用于射頻系統(tǒng)的片外ESD保護(hù)電路的不足，提出了一種利用鍵合線改進(jìn)片外ESD保護(hù)電路射頻性能的連接結(jié)構(gòu)，能夠在不改變ESD保護(hù)電路本身寄生參數(shù)、不降低ESD保護(hù)電路抗靜電能力的前提下，消除現(xiàn)有的ESD保護(hù)解決方案所導(dǎo)致的波陷問(wèn)題，提高ESD保護(hù)電路箝位電壓的穩(wěn)定性，改善ESD保護(hù)電路對(duì)系統(tǒng)阻抗匹配的影響，拓展片外ESD保護(hù)電路的應(yīng)用頻率范圍。本發(fā)明的技術(shù)方案是一種改進(jìn)片外ESD保護(hù)電路射頻性能的連接結(jié)構(gòu)，包括片外ESD保護(hù)電路和鍵合線，所述鍵合線包括第一鍵合線和第二鍵合線，所述第一鍵合線和第二鍵合線頭尾相接串聯(lián)在信號(hào)傳輸線中，將信號(hào)傳輸線分隔成第一傳輸線和第二傳輸線兩段，所述片外ESD保護(hù)電路的輸入端口連接在第一鍵合線和第二鍵合線的連接點(diǎn)上。進(jìn)一步的，所述的一種改進(jìn)片外ESD保護(hù)電路射頻性能的連接結(jié)構(gòu)，所述片外ESD 保護(hù)電路是二極管串結(jié)構(gòu)的ESD保護(hù)電路，或達(dá)林頓結(jié)構(gòu)的ESD保護(hù)電路，或是分布式ESD 保護(hù)電路。進(jìn)一步的，所述的一種改進(jìn)片外ESD保護(hù)電路射頻性能的連接結(jié)構(gòu)中，所述鍵合線是金屬鍵合線。優(yōu)選的，采用金鍵合線。本發(fā)明的優(yōu)點(diǎn)是能夠在不改變ESD保護(hù)電路本身寄生參數(shù)、不降低ESD保護(hù)電路抗靜電能力的前提下，能夠提高ESD保護(hù)電路的射頻性能，消除了現(xiàn)有的ESD保護(hù)解決方案所導(dǎo)致的波陷問(wèn)題；拓展了片外ESD保護(hù)電路的應(yīng)用頻率范圍；能夠提高ESD保護(hù)電路箝位電壓的穩(wěn)定性；能夠使片外ESD保護(hù)電路在所需要的頻點(diǎn)上從兩個(gè)端口看進(jìn)去都具有 50 Ω的阻抗，與50 Ω射頻系統(tǒng)完美匹配，并且在該頻點(diǎn)附近的頻帶內(nèi)與50 Ω射頻系統(tǒng)也具有較好的阻抗匹配度。


下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步描述
圖1為現(xiàn)有技術(shù)的普通ESD保護(hù)電路的連接結(jié)構(gòu)示意圖； 圖2為本發(fā)明的片外ESD保護(hù)電路的連接結(jié)構(gòu)示意圖； 圖3為本發(fā)明的片外ESD保護(hù)電路的連接結(jié)構(gòu)的等效電路原理圖； 圖4為本發(fā)明的片外ESD保護(hù)電路的連接結(jié)構(gòu)的阻抗匹配特性圖； 圖5為采用本發(fā)明的片外ESD保護(hù)電路的連接結(jié)構(gòu)下信號(hào)衰減特性與現(xiàn)有技術(shù)的ESD 保護(hù)電路的連接結(jié)構(gòu)下信號(hào)衰減特性對(duì)比圖6為采用本發(fā)明的片外ESD保護(hù)電路的連接結(jié)構(gòu)下信號(hào)反射損耗特性與現(xiàn)有技術(shù)的 ESD保護(hù)電路的連接結(jié)構(gòu)下信號(hào)反射損耗特性對(duì)比圖。其中1片外ESD保護(hù)電路；2第一鍵合線；3第二鍵合線；4第一傳輸線；5第
二傳輸線。
具體實(shí)施例方式實(shí)施例系統(tǒng)的任何一端口都需要ESD保護(hù)電路，以防止靜電破壞，主要有電源端
4口、信號(hào)輸入端口、信號(hào)輸出端口。其中電源端口不涉及信號(hào)的傳輸，對(duì)ESD保護(hù)電路的要求較低，僅僅需要考慮ESD保護(hù)電路的抗靜電能力。信號(hào)輸入端口和信號(hào)輸出端口為信號(hào)傳輸通路的起始端和末尾端，因此不僅要求片外ESD保護(hù)電路具有高的抗靜電能力，還要求其具有良好的射頻性能。如圖2所示，以輸入端口處ESD保護(hù)電路的工作過(guò)程作為實(shí)施例，射頻系統(tǒng)默認(rèn)為 50 Ω系統(tǒng)。片外ESD保護(hù)電路改進(jìn)的連接結(jié)構(gòu)為第一鍵合線2 (bonding wire)和第二鍵合線3頭尾相連地串聯(lián)在50 Ω的信號(hào)傳輸線中，片外ESD保護(hù)電路1的一端接地，輸入端口(即片外ESD保護(hù)電路唯一的輸入焊盤)連接在兩根鍵合線的連接點(diǎn)上，使片外ESD保護(hù)電路并聯(lián)在信號(hào)傳輸線和地之間，片外ESD保護(hù)電路1的輸入端口通過(guò)第一鍵合線2和第一傳輸線4相連，通過(guò)第二鍵合線3和第二傳輸線5相連。由于該連接結(jié)構(gòu)并沒(méi)有改變片外 ESD保護(hù)電路本身的結(jié)構(gòu)和特性，且鍵合線具有很高的耐壓值和電流承載能力，所以本片外 ESD保護(hù)電路的連接結(jié)構(gòu)并不會(huì)降低ESD保護(hù)電路的抗靜電能力。本片外ESD保護(hù)電路改進(jìn)的連接結(jié)構(gòu)的等效電路原理圖如圖3所示。其中LbS 鍵合線的寄生電感、Cesd為片外ESD保護(hù)電路的寄生電容。本連接將鍵合線所產(chǎn)生的寄生電感轉(zhuǎn)移至信號(hào)的傳輸通路上，消除了片外ESD保護(hù)電路支路上的寄生電感，因此消除了現(xiàn)有ESD保護(hù)解決方案所導(dǎo)致的波陷。由于所述的連接結(jié)構(gòu)消除了 ESD保護(hù)電路支路上的鍵合線寄生電感阻抗，因此解決了鍵合線寄生電感阻抗導(dǎo)致ESD保護(hù)電路支路箝位電壓不穩(wěn)定的缺陷，提高了 ESD保護(hù)電路箝位電壓的穩(wěn)定性。該片外ESD保護(hù)電路的連接結(jié)構(gòu)可以等效為三階匹配網(wǎng)絡(luò)結(jié)構(gòu)，通過(guò)合理設(shè)計(jì)鍵合線的物理參量，可使所述片外ESD保護(hù)電路在所需要的頻點(diǎn)上從輸入端口、輸出端口兩個(gè)端口看進(jìn)去都具有50Ω的阻抗，與50Ω射頻系統(tǒng)完美匹配，并且在該頻點(diǎn)附近的頻帶內(nèi)與50 Ω射頻系統(tǒng)也具有較好的阻抗匹配度。圖4為所需頻點(diǎn)上的阻抗匹配特性圖，50 Ω阻抗經(jīng)過(guò)串聯(lián)鍵合線后，阻抗變化趨勢(shì)如圖中的曲線1所示；經(jīng)過(guò)并聯(lián)ESD保護(hù)電路后，阻抗變化趨勢(shì)如圖中的曲線2所示；再經(jīng)過(guò)串聯(lián)鍵合線后，阻抗變化趨勢(shì)如圖中的曲線3所示， 通過(guò)調(diào)整鍵合線物理參量，阻抗最后又變換為50 Ω。因此該片外ESD保護(hù)電路結(jié)構(gòu)能夠與 50 Ω射頻系統(tǒng)完美匹配。相對(duì)于現(xiàn)有技術(shù)的片外ESD保護(hù)電路連接結(jié)構(gòu)，該連接結(jié)構(gòu)降低了信號(hào)通過(guò)時(shí)的損耗和衰減，改善了 ESD保護(hù)電路的阻抗匹配度，拓展了片外ESD保護(hù)電路的應(yīng)用頻率范圍。該片外ESD保護(hù)電路連接結(jié)構(gòu)亦等效為三階低通濾波結(jié)構(gòu)。三階低通濾波結(jié)構(gòu)相對(duì)于串聯(lián)諧振結(jié)構(gòu)具有更高的截至頻率。采用本發(fā)明的片外ESD保護(hù)電路的連接結(jié)構(gòu)下信號(hào)衰減特性與現(xiàn)有技術(shù)的ESD保護(hù)電路的連接結(jié)構(gòu)下信號(hào)衰減特性對(duì)比圖如圖5所示，采用本發(fā)明的片外ESD保護(hù)電路的連接結(jié)構(gòu)下信號(hào)反射損耗特性與現(xiàn)有技術(shù)的ESD保護(hù)電路的連接結(jié)構(gòu)下信號(hào)反射損耗特性對(duì)比圖如圖6所示，其中曲線ml是現(xiàn)有技術(shù)的ESD保護(hù)電路的連接結(jié)構(gòu)下的信號(hào)特性曲線，m2為本發(fā)明的片外ESD保護(hù)電路的連接結(jié)構(gòu)下的信號(hào)特性曲線。觀察對(duì)比可知，相對(duì)于采用現(xiàn)有技術(shù)的ESD保護(hù)電路的連接結(jié)構(gòu)對(duì)信號(hào)傳輸?shù)挠绊?，采用本發(fā)明的片外ESD保護(hù)電路的連接結(jié)構(gòu)可以使信號(hào)經(jīng)由片外ESD保護(hù)電路結(jié)構(gòu)時(shí)， 信號(hào)的衰減明顯減小，信號(hào)的反射損耗明顯降低。因此，利用鍵合線改善片外ESD保護(hù)電路射頻性能的連接結(jié)構(gòu)能夠在不影響抗靜電能力的前提下提高ESD保護(hù)電路的射頻性能，拓展ESD保護(hù)電路的應(yīng)用頻率范圍，確保ESD保護(hù)電路在寬頻帶內(nèi)不影響信號(hào)的傳輸。所述片外ESD保護(hù)電路可以是二極管串結(jié)構(gòu)ESD保護(hù)電路，也可采用達(dá)林頓結(jié)構(gòu) ESD保護(hù)電路；可以是單獨(dú)一個(gè)ESD保護(hù)電路，也可以是分布式ESD保護(hù)電路，即多級(jí)ESD保護(hù)電路。所述鍵合線一般為金鍵合線，也可選擇其他金屬鍵合線。鍵合線的電感參數(shù)主要有鍵合線介電常數(shù)、兩端點(diǎn)距離、鍵合線拱高等參數(shù)確定，可以采用并聯(lián)鍵合線等方法降低鍵合線的等效電感。當(dāng)信號(hào)輸入端口遭受ESD事件時(shí)，由ESD事件產(chǎn)生的高電壓和大電流通過(guò)傳輸線和鍵合線迅速傳輸?shù)紼SD保護(hù)電路的輸入焊盤處，當(dāng)輸入焊盤處電壓達(dá)到ESD保護(hù)電路的開啟電壓時(shí)，ESD保護(hù)電路開啟工作，ESD保護(hù)電路將電壓箝位到一定數(shù)值，并泄放由ESD事件產(chǎn)生的大電流，這樣就避免了系統(tǒng)遭受ESD事件所產(chǎn)生的破壞。ESD保護(hù)電路的開啟電壓、箝位電壓、泄流能力可以通過(guò)合理設(shè)計(jì)來(lái)調(diào)節(jié)。當(dāng)系統(tǒng)正常工作、沒(méi)有ESD事件產(chǎn)生時(shí)，信號(hào)從50 Ω輸入端口進(jìn)入，沿傳輸線信號(hào)通路傳輸，經(jīng)過(guò)片外ESD保護(hù)電路中的鍵合線到達(dá)50 Ω射頻系統(tǒng)。根據(jù)匹配網(wǎng)絡(luò)以及濾波器的知識(shí)可知，所述該片外ESD保護(hù)電路連接結(jié)構(gòu)等效為三階低通濾波結(jié)構(gòu)，亦為三階T型匹配網(wǎng)絡(luò)結(jié)構(gòu)。三階低通濾波結(jié)構(gòu)相對(duì)于串聯(lián)諧振結(jié)構(gòu)具有更高的截至頻率；通過(guò)合理設(shè)計(jì)鍵合線的物理參量，三階T型匹配網(wǎng)絡(luò)結(jié)構(gòu)可以使片外ESD保護(hù)電路在所需要的頻點(diǎn)上從兩個(gè)端口看進(jìn)去都具有50 Ω的阻抗(如圖3中的端口阻抗21和&)，與50Ω射頻系統(tǒng)完美匹配，并且在該頻點(diǎn)附近的頻帶內(nèi)與50 Ω射頻系統(tǒng)也具有較好的阻抗匹配度。以上所述，僅為本發(fā)明的優(yōu)選實(shí)施例，并不能以此限定本發(fā)明實(shí)施的范圍，凡依本發(fā)明權(quán)利要求及說(shuō)明書內(nèi)容所作的簡(jiǎn)單的變換，皆應(yīng)仍屬于本發(fā)明覆蓋的保護(hù)范圍。
權(quán)利要求
1.一種改進(jìn)片外ESD保護(hù)電路射頻性能的連接結(jié)構(gòu)，包括片外ESD保護(hù)電路(1)和鍵合線，其特征在于所述鍵合線包括第一鍵合線(2)和第二鍵合線(3)，所述第一鍵合線(2) 和第二鍵合線(3 )頭尾相接串聯(lián)在信號(hào)傳輸線中，將信號(hào)傳輸線分隔成第一傳輸線(4)和第二傳輸線(5 )兩段，所述片外ESD保護(hù)電路(1)的輸入端口連接在第一鍵合線(2 )和第二鍵合線(3)的連接點(diǎn)上。
2.根據(jù)權(quán)利要求1中所述的一種改進(jìn)片外ESD保護(hù)電路射頻性能的連接結(jié)構(gòu)，其特征在于所述片外ESD保護(hù)電路(1)是二極管串結(jié)構(gòu)的ESD保護(hù)電路，或達(dá)林頓結(jié)構(gòu)的ESD保護(hù)電路，或是分布式ESD保護(hù)電路。
3.根據(jù)權(quán)利要求1中所述的一種改進(jìn)片外ESD保護(hù)電路射頻性能的連接結(jié)構(gòu)，其特征在于所述鍵合線是金屬鍵合線。
4.根據(jù)權(quán)利要求3中所述的一種改進(jìn)片外ESD保護(hù)電路射頻性能的連接結(jié)構(gòu)，其特征在于所述鍵合線是金鍵合線。
全文摘要
本發(fā)明公開了一種改進(jìn)片外ESD保護(hù)電路射頻性能的連接結(jié)構(gòu)，包括片外ESD保護(hù)電路和鍵合線，所述鍵合線包括第一鍵合線和第二鍵合線，所述第一鍵合線和第二鍵合線頭尾相接串聯(lián)在信號(hào)傳輸線中，將信號(hào)傳輸線分隔成第一傳輸線和第二傳輸線兩段，所述片外ESD保護(hù)電路的輸入端口連接在第一鍵合線和第二鍵合線的連接點(diǎn)上。本發(fā)明能夠在不改變ESD保護(hù)電路本身寄生參數(shù)、不降低ESD保護(hù)電路抗靜電能力的前提下，消除現(xiàn)有的ESD保護(hù)解決方案所導(dǎo)致的波陷問(wèn)題，提高ESD保護(hù)電路箝位電壓的穩(wěn)定性，改善ESD保護(hù)電路對(duì)系統(tǒng)阻抗匹配的影響，拓展片外ESD保護(hù)電路的應(yīng)用頻率范圍。
文檔編號(hào)H02H9/02GK102255301SQ201110007578
公開日2011年11月23日 申請(qǐng)日期2011年1月14日 優(yōu)先權(quán)日2011年1月14日
發(fā)明者張曉東, 楊濤, 王寅生, 王鐘, 高懷 申請(qǐng)人:蘇州英諾迅科技有限公司