專利名稱：顯著降低待機功耗的低壓降穩(wěn)壓器及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及專長門適用制造和處理半導(dǎo)體或固體器件或其部件的方法，特別是涉及集成電路芯片中的低壓降穩(wěn)壓器，尤其是涉及一種采用雙驅(qū)動裝置的低壓降穩(wěn)壓器及其構(gòu)建方法。
背景技術(shù)：
隨著半導(dǎo)體集成電路的發(fā)展，集成電路芯片所用工藝越來越先進，該芯片內(nèi)部電路所需電源電壓與芯片的輸入電源電壓通常不一致，大部分情況下該芯片內(nèi)部電路所需電源電壓低于芯片的輸入電源電壓，這就需要在芯片內(nèi)部集成一低壓降穩(wěn)壓器，將芯片的輸入電源電壓轉(zhuǎn)換成內(nèi)部其他電路需要的電源電壓。此類低壓降穩(wěn)壓器在給其他電路提供電源的同時需要自身消耗比較少的電流，特別是在芯片電路的睡眠期，低壓降穩(wěn)壓器消耗的電流越低越好。為設(shè)計低功耗的低壓降穩(wěn)壓器，現(xiàn)有技術(shù)采用動態(tài)電流反饋裝置的方法來實現(xiàn)低靜態(tài)電流，但其設(shè)計比較復(fù)雜，而且只能在某些集成電路工藝上實現(xiàn)，具有工藝選擇性?，F(xiàn)有技術(shù)也有采用局部斷電的辦法，在睡眠時切斷數(shù)字內(nèi)核的電源，工作時再重新供電，這樣存在時序邏輯掉電狀態(tài)丟失的問題，同時因控制信號是由數(shù)字內(nèi)核發(fā)出，而睡眠時數(shù)字內(nèi)核沒有電源，故其睡眠控制信號會被設(shè)計得比較復(fù)雜?，F(xiàn)有技術(shù)低壓降穩(wěn)壓器在工作時出于穩(wěn)定性考慮，通常將靜態(tài)電流設(shè)計比較大，通常在ΙΟμΑ以上，其靜態(tài)電流在芯片全速工作時可以忽略不計，然而大多數(shù)電子產(chǎn)品全速工作的時間只占用芯片工作時間的很少部分，大部分的時間是處于睡眠狀態(tài)，這時使得低壓降穩(wěn)壓器的靜態(tài)電流就尤為重要，電流越低越好。現(xiàn)有技術(shù)的大多數(shù)低壓降穩(wěn)壓器只考慮了芯片工作時所需的電流驅(qū)動能力，而沒有考慮在睡眠時需靜態(tài)電流低。
發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于避免上述現(xiàn)有技術(shù)的不足之處而提供一種雙驅(qū)動的低壓降穩(wěn)壓器，解決現(xiàn)有技術(shù)低壓降穩(wěn)壓器睡眠或輕負載時功耗大的問題。本發(fā)明解決所述技術(shù)問題是通過采用以下技術(shù)方案來實現(xiàn)，提出一種令低壓降穩(wěn)壓器顯著降低待機功耗的方法，用于IC芯片設(shè)計，包括如下步驟:
Α.所述低壓降穩(wěn)壓器采用雙驅(qū)動裝置，設(shè)置兩種工作模式:芯片處于睡眠狀態(tài)或消耗電流較小時，選擇模式I，僅驅(qū)動裝置I工作，降低芯片整體功耗；芯片處于全速工作或消耗電流較大時，選擇模式II，僅驅(qū)動裝置II工作，保持輸出電壓Vout恒定而不受重負載影響；
B.在集成有所述低壓降穩(wěn)壓器的IC芯片中設(shè)置低功耗控制端口LP，所述IC芯片中有諸多功能模塊，其程序存儲器指令全速工作或啟動較大功耗的功能模塊，包括無線發(fā)射模塊投入工作時，同時輸出邏輯電平“I”或“O”至端口 LP;而若只啟動較小功耗的功能模塊工作或指令進入休眠狀態(tài)，則輸出反演的邏輯電平“O”或“I”至端口 LP ；
C.設(shè)置模式選擇端口LP’和邏輯控制電路，所述模式選擇端口 LP’與所述IC芯片的低功耗控制端口 LP連接；借助邏輯控制電路將端口 LP輸出邏輯“I”或“O”的電平變換為換接電路所需要的多路電平，以選擇模式I或模式II運行；
D.所述兩驅(qū)動裝置I和II，使用同一電壓反饋電路對所述輸出電壓Vrat實時采樣。
所述驅(qū)動裝置I的輸出電流彡200 μ A。所述邏輯控制電路將模式選擇端口 LP’輸入的選擇信號邏輯“I”或“O”變換為A、
B、C、D路電平信號“I”或“0”，分別控制各電子開關(guān)SWl SW4的導(dǎo)通或截止，以便選擇模式I或模式II運行。本發(fā)明為解決現(xiàn)有技術(shù)的問題，還設(shè)計一種顯著降低待機功耗的低壓降穩(wěn)壓器，包括驅(qū)動電路、電壓反饋電路和輸出電壓穩(wěn)定電路，所述電壓反饋電路和輸出電壓穩(wěn)定電路都各自有一端電連接所述低壓降穩(wěn)壓器的電壓輸出端Vwt，他們的另一端電連接公共地線；還包括模式選擇端口 LP’和邏輯控制電路；所述驅(qū)動裝置包括驅(qū)動裝置I和驅(qū)動裝置II，分別用于小/微電流驅(qū)動和大電流驅(qū)動，它們各自有自己的誤差放大器運放1、運放2，以及各自的功率晶體管M1，M2，但是誤差放大器運放I和運放2共用同一電壓反饋電路的電壓采樣信號，即運放I和運放2的同相輸入端一齊電連接電壓反饋電路的兩分壓電阻Rl、R2連接點nl2 ;所述邏輯控制電路將模式選擇端口 LP’輸入的選擇信號邏輯“I”或“O”變換為A、B、C、D四路電平信號“I”或“0”，分別控制各電子開關(guān)SWl SW4導(dǎo)通或截止，以便選擇模式I或模式II運行。所述驅(qū)動裝置I包括運放1、輸出功率晶體管Ml和電子開關(guān)SW1、SW2 ;所述輸出功率晶體管Ml的柵極連接所述運放I的輸出，其源極連接電源Vin，漏極即為輸出電壓Vwt ；電子開關(guān)SWl的控制端接入邏輯控制電路的輸出端口 A，該開關(guān)SWl —端接入輸出功率晶體管Ml的柵極，另一端接電源Vin ; 所述電子開關(guān)SW2的控制端接入邏輯控制電路的輸出端口 B，該開關(guān)SW2的一端接在所述運放I的地端，另一端接地。所述驅(qū)動裝置I的輸出電流(200 μ A0所述電壓反饋電路的反饋電壓Vfb接入該運放I的正輸入端，經(jīng)與運放I的負輸入端的參考電壓Vm的差值進行同向放大得出誤差校正電壓，再將其傳遞給輸出功率晶體管Ml的柵極。所述驅(qū)動裝置II包括運放2、輸出功率晶體管M2和電子開關(guān)SW3、SW4;所述輸出功率晶體管M2的柵極連接所述運入2的輸出，其源極連接電源Vin，其漏極即為輸出電壓Vwt ；所述電子開關(guān)SW2的控制端接入邏輯控制電路的輸出端口 C，所述電子開關(guān)SW3的一端接入輸出功率晶體管M2的柵極，另一端接電源Vin ;所述電子開關(guān)SW4的控制端接入邏輯控制電路的輸出端口 D，該開關(guān)SW4的一端接在所述運放2的地端，另一端接地。所述電壓反饋電路的反饋電壓Vfb接入該運放2的正輸入端，經(jīng)與運放2的負輸入端的參考電壓的差值進行同向放大得出誤差校正電壓，再將其傳遞給輸出功率晶體管M2的柵極。所述輸出電壓穩(wěn)定電路包括電容Cl和其等效串聯(lián)電阻ESR，所述電阻ESR的一端接入所述低壓降穩(wěn)壓器的輸出端Vrat，另一端連接電容Cl，該電容Cl的另一端接地；所述電阻ESR和電容Cl 一起構(gòu)成穩(wěn)定性補償電路，使得該低壓降穩(wěn)壓器的負反饋環(huán)路的主極點落在輸出端Vtjut,同時該電容Cl又為負載電路的瞬時變化提供峰值電流。同現(xiàn)有技術(shù)相比較，本發(fā)明的有益效果在于:本發(fā)明結(jié)合集成電路芯片的低壓降穩(wěn)壓器在工作時需大電流驅(qū)動能力，睡眠時需低靜態(tài)電流的特點，采用雙驅(qū)動裝置設(shè)計，其一驅(qū)動裝置可以提供大電流驅(qū)動能力，滿足芯片全速工作的需要，另一驅(qū)動裝置可以提供小電流驅(qū)動能力，同時自身靜態(tài)電流非常低，滿足芯片睡眠時的需要，選擇哪一驅(qū)動裝置工作有一控制端口，由芯片內(nèi)部數(shù)字電路控制。易于使用，同時這種技術(shù)可以在現(xiàn)有大多數(shù)集成電路制造工藝上實現(xiàn)，降低了對工藝的門檻。


圖1是本發(fā)明顯著降低待機功耗的低壓降穩(wěn)壓器及方法之各優(yōu)選實施例的邏輯結(jié)構(gòu)示意 圖2是所述低壓降穩(wěn)壓器優(yōu)選實施例的電原理 圖3是所述低壓降穩(wěn)壓器的優(yōu)選實施例中邏輯控制電路10工作原理的一種時序圖。
具體實施方式
下面，結(jié)合附圖所示之優(yōu)選實施例進一步闡述本發(fā)明。參閱圖1至3，本發(fā)明的優(yōu)選實施例一是，實施一種令低壓降穩(wěn)壓器顯著降低待機功耗的方法，用于IC芯片設(shè)計，包括如下步驟:
A.所述低壓降穩(wěn)壓器采用雙驅(qū)動裝置，設(shè)置兩種工作模式:芯片處于睡眠狀態(tài)或消耗電流較小時，選擇模式I，僅驅(qū)動裝置I 202工作，降低芯片整體功耗；芯片處于全速工作或消耗電流較大時，選擇模式II，僅驅(qū)動裝置II 203工作，保持輸出電壓Vwt恒定而不受重負載影響；
B.在集成有所述低壓降穩(wěn)壓器的IC芯片中設(shè)置低功耗控制端口LP，所述IC芯片中有諸多功能模塊，其程序存儲器指令全速工作或啟動較大功耗的功能模塊，包括無線發(fā)射模塊投入工作時，同時輸出邏輯電平“I”或“O”至端口 LP;而若只啟動較小功耗的功能模塊工作或指令進入休眠狀態(tài)，則輸出反演的邏輯電平“O”或“I”至端口 LP ；
a)設(shè)置模式選擇端口 LP’和邏輯控制電路10，所述模式選擇端口 LP’與所述IC芯片的低功耗控制端口 LP連接；借助邏輯控制電路10將端口 LP輸出邏輯“I”或“O”的電平變換為換接電路所需要的多路電平，以選擇模式I或模式II運行；
C.所述兩驅(qū)動裝置I和II,使用同一電壓反饋電路40對所述輸出電壓Vtjut實時米樣。所述驅(qū)動裝置I 202的輸出電流彡200μΑ，可以是80μΑ、120μΑ或150μΑ。所述邏輯控制電路10將模式選擇端口 LP’輸入的選擇信號邏輯“I”或“O”變換為A、B、C、D四路電平信號“I”或“0”，分別控制各電子開關(guān)SWl SW4的導(dǎo)通或截止，以便選擇模式I或模式II運行。參見2和3，本發(fā)明優(yōu)先實施例二，一種顯著降低待機功耗的低壓降穩(wěn)壓器，包括驅(qū)動電路20、電壓反饋電路40和輸出電壓穩(wěn)定電路50，所述電壓反饋電路40和輸出電壓穩(wěn)定電路50都各自有一端電連接所述低壓降穩(wěn)壓器的電壓輸出端Vrat，他們的另一端電連接公共地線；還包括模式選擇端口 LP’和控制邏輯電路10 ;所述驅(qū)動裝置20包括驅(qū)動裝置I 202和驅(qū)動裝置II 203，分別用于小/微電流驅(qū)動和大電流驅(qū)動，它們各自有自己的誤差放大器運放I和運放2，以及各自的功率晶體管Ml，M2,但是誤差放大器運放I和運放2共用同一電壓反饋電路40的電壓采樣信號，即運放I和運放2的同相輸入端一齊電連接電壓反饋電路40的兩分壓電阻R1、R2連接點nl2 ;所述邏輯控制電路10將模式選擇端口 LP’輸入的選擇信號邏輯“ I”或“O”變換為A、B、C、D四路電平信號“ I”或“0”，分別控制各電子開關(guān)SWl SW4導(dǎo)通或截止，以便選擇模式I或模式II運行。所述驅(qū)動裝置I 202包括運放1、輸出功 率晶體管Ml和電子開關(guān)SW1、SW2 ;所述輸出功率晶體管Ml的柵極連接所述運放I的輸出，其源極連接電源Vin，漏極即為輸出電壓Vwt ;電子開關(guān)SWl的控制端接入邏輯控制電路10的輸出端口 A，該開關(guān)SWl —端接入輸出功率晶體管Ml的柵極，另一端接電源Vin ;所述電子開關(guān)SW2的控制端接入邏輯控制電路10的輸出端口 B，該開關(guān)SW2的一端接在所述運放I的地端，另一端接地。所述電壓反饋電路40的反饋電壓Vfb接入該運放I的正輸入端，經(jīng)與運放I的負輸入端的參考電壓Vref的差值進行同向放大得出誤差校正電壓，再將其傳遞給輸出功率晶體管Ml的柵極。所述驅(qū)動裝置I 202的輸出電流可以是80 μ A、120 μ A、150 μ A或< 200 μ A。所述驅(qū)動裝置II 203包括運放2、輸出功率晶體管M2和電子開關(guān)SW3、SW4 ;所述輸出功率晶體管M2的柵極連接所述運入2的輸出，其源極連接電源Vin，其漏極即為輸出電壓Vout ;所述電子開關(guān)SW2的控制端接入邏輯控制電路10的輸出端口 C，所述電子開關(guān)SW3的一端接入輸出功率晶體管M2的柵極，另一端接電源Vin ;所述電子開關(guān)SW4的控制端接入邏輯控制電路10的輸出端口 D，該開關(guān)SW4的一端接在所述運放2的地端，另一端接地。所述電壓反饋電路40的反饋電壓Vfb接入該運放2的正輸入端，經(jīng)與運放2的負輸入端的參考電壓VMf的差值進行同向放大得出誤差校正電壓，再將其傳遞給輸出功率晶體管M2的柵極。所述輸出電壓穩(wěn)定電路50包括電容Cl和其等效串聯(lián)電阻ESR，所述電阻ESR的一端接入所述低壓降穩(wěn)壓器的輸出端Vout，另一端連接電容Cl，該電容Cl的另一端接地；所述電阻ESR和電容Cl 一起構(gòu)成穩(wěn)定性補償電路，使得該低壓降穩(wěn)壓器的負反饋環(huán)路的主極點落在輸出端Vout，同時該電容Cl又為負載電路60的瞬時變化提供峰值電流。結(jié)合圖2和圖3，對所述優(yōu)選各實施例中各電路構(gòu)件的功能分述如下:
驅(qū)動裝置I 202包含如下組件:運放1、輸出功率晶體管Ml、電子開關(guān)SWl和電子開關(guān)Sff20運放I為誤差放大器，其負輸入端接參考電源Vref，正輸入端通過線網(wǎng)nl2接由電阻R1、R2組成的電壓反饋電路的輸出。輸出功率晶體管Ml采用PM0S，其柵極接運放I的輸出，源極接電源Vin，漏極接低壓降穩(wěn)壓器的輸出Vout。電子開關(guān)SWl的控制端接邏輯控制電路10的A端口，開關(guān)端一端接輸出功率晶體管Ml的柵極，一端接電源Vin。電子開關(guān)SW2的控制端接邏輯控制電路10的B端口，開關(guān)端一端接運放I的地端，一端接地。圖2中所有電子開關(guān)SWl SW4均以控制端接“ I ”表示電子開關(guān)導(dǎo)通導(dǎo)通，接“O”表示電子開關(guān)截止，如表I所示。運放I將反饋電壓與Vref的差值進行同向放大得出誤差校正電壓，然后將誤差校正電壓傳遞給輸出功率晶體管Ml的柵極。輸出功率晶體管Ml可以提供小電流的驅(qū)動能力，如〈100 μ A，并保持輸出電壓Vout基本恒定。驅(qū)動裝置II 203包括運放2、輸出功率晶體管M2、電子開關(guān)SW3和電子開關(guān)SM。運放2為誤差放大器，其負輸入端接參考電源Vref，正輸入端通過線網(wǎng)η12接由電阻R1、R2組成的電壓反饋電路的輸出。輸出功率晶體管M2采用PM0S，其柵極接運放2的輸出，源極接電源Vin，漏極接低壓降穩(wěn)壓器的輸出Vout。電子開關(guān)SW3的控制端接邏輯控制電路10的C端口，開關(guān)端一端接輸出功率晶體管M2的柵極，一端接電源Vin。電子開關(guān)SW4的控制端接邏輯控制電路10的D端口，開關(guān)端一端接運放2的地端，一端接地。運放2將反饋電壓與Vref的差值進行同向放大得出誤差校正電壓，然后將誤差校正電壓傳遞給輸出功率晶體管M2的柵極。將輸出功率晶體管M2的尺寸設(shè)計的比較大，因而驅(qū)動能力很強，使得低壓降穩(wěn)壓器在重負載的情況下仍保持輸出電壓Vout基本恒定。電壓反饋電路50由分壓電阻Rl、R2組成，將Vout的電壓按一定比例經(jīng)線網(wǎng)nl2反饋至運放I和運放2的正輸入端。由圖1可知，當選擇小電流驅(qū)動電路102工作時，線網(wǎng)nl2的電壓變化與運放I的輸出電壓變化是同向關(guān)系，運放I的輸出電壓變化與低壓降穩(wěn)壓器的輸出Vout的電壓變化是反向關(guān)系，故該低壓降穩(wěn)壓器的電壓反饋環(huán)路為負反饋環(huán)路，低壓降穩(wěn)壓器能實時校正其輸出電壓Vout，使得輸出電壓Vout保持與參考電壓Vref恒定的電壓比例關(guān)系；同理適用于大電流驅(qū)動電路103工作的情況。邏輯控制電路10用于驅(qū)動裝置I 202或驅(qū)動裝置II 203工作，其輸入端口 LP ’連接所述芯片內(nèi)部數(shù)字電路控制端口 LP的高低電平，所述邏輯控制電路10的輸出有4個端口 A、B、C、D，分別連接電子開關(guān)SWl SW4的控制端，本例中LP’為“I”時選擇驅(qū)動裝置I 202工作，即所述低壓降穩(wěn)壓器工作在模式I，LP為“O”時選擇驅(qū)動裝置II 203工作，SP低壓降穩(wěn)壓器工作在模式II。所述輸出電壓穩(wěn)定電路50包括電阻ESR和電容Cl，電阻ESR為電容Cl的等效串聯(lián)電阻，電阻ESR的一端接低壓降穩(wěn)壓器的輸出端Vout，另一端接電容Cl，電容Cl的另一端則接地，電阻ESR和電容Cl 一起構(gòu)成穩(wěn)定性補償電路，使得低壓降穩(wěn)壓器的負反饋環(huán)路的主極點落在輸出端Vout，同時Cl又為負載電阻RL的瞬時變化提供峰值電流。請參見圖3所示，闡明所述邏輯控制電路10的工作原理的一種時序圖，圖中LP’為邏輯控制電路10輸入端口的一種時序，A、B、C、D為其相應(yīng)的輸出時序。在to tl的時間段內(nèi)LP’為“0”，A端口輸出“1”，B端口輸出“0”，控制圖2中電子開關(guān)Sffl導(dǎo)通導(dǎo)通，電子開關(guān)SW2截止，C端口輸出“0”，D端口輸出“1”，控制圖2中電子開關(guān)SW3截止，電子開關(guān)SW4導(dǎo)通，選擇驅(qū)動裝置II 203工作，低壓降穩(wěn)壓器的輸出電壓由驅(qū)動裝置II決定，驅(qū)動裝置I 202掛起不再消耗電流，低壓降穩(wěn)壓器工作在模式II ；*tl時刻，LP為由“O”變?yōu)椤?1”，A端口則輸出相應(yīng)由“ I”變?yōu)椤癘”，B端口輸出由“O”變?yōu)椤?1”，將圖1中電子開關(guān)SWl截止，電子開關(guān)SW2導(dǎo)通，從而將驅(qū)動裝置I為工作狀態(tài)，此時驅(qū)動裝置I和驅(qū)動裝置II同時處于工作狀態(tài)，低壓降穩(wěn)壓器的輸出電壓由驅(qū)動裝置I和驅(qū)動裝置II共同決定，但這只是一種過渡狀態(tài)，從tl到t2的時間非常短，比如10nS，在t2時刻，C端口則輸出由“O”變?yōu)椤?1”，D端口輸出由“ I”變?yōu)椤?”，將圖2中電子開關(guān)SW3導(dǎo)通，電子開關(guān)SW4截止，從而將驅(qū)動裝置II 203掛起不再消耗電流，低壓降穩(wěn)壓器的輸出由驅(qū)動裝置I 202決定，低壓降穩(wěn)壓器工作在模式I 202 ;在tl時刻狀態(tài)發(fā)生變化至t2時刻結(jié)束，低壓降穩(wěn)壓器由模式II經(jīng)短暫過渡態(tài)切換至模式I，最終選擇驅(qū)動裝置I 202工作，將驅(qū)動裝置II 203掛起，同理從t3時刻狀態(tài)發(fā)生變化至t4時刻結(jié)束，低壓降穩(wěn)壓器是有模式I經(jīng)短暫過渡態(tài)切換至模式II，最終選擇驅(qū)動裝置II 203工作，將驅(qū)動裝置I 202掛起，這里不再贅述。綜上所述，本發(fā)明的結(jié)構(gòu)特征及各實施例皆已詳細揭示，而可充分顯示出本發(fā)明在目的及功效上均具有實施的進步性。以上說明僅為本發(fā)明的優(yōu)選實施例而已，不能用來表達限定本發(fā)明所實施的范圍，即凡根據(jù)本發(fā)明權(quán)利要求所作的等效變化與修飾，皆應(yīng)屬于本發(fā)明專利涵蓋的范圍內(nèi)。
權(quán)利要求
1.一種令低壓降穩(wěn)壓器顯著降低待機功耗的方法，用于IC芯片設(shè)計，包括步驟: 所述低壓降穩(wěn)壓器采用雙驅(qū)動裝置，設(shè)置兩種工作模式:芯片處于睡眠狀態(tài)或消耗電流較小時，選擇模式I，僅驅(qū)動裝置I (202)工作，降低芯片整體功耗；芯片處于全速工作或消耗電流較大時，選擇模式II，僅驅(qū)動裝置II (203)工作，保持輸出電壓Vwt恒定而不受重負載影響； 在集成有所述低壓降穩(wěn)壓器的IC芯片中設(shè)置低功耗控制端口 LP，所述IC芯片中有諸多功能模塊，其程序存儲器指令全速工作或啟動較大功耗的功能模塊，包括無線發(fā)射模塊投入工作時，同時輸出邏輯電平“I”或“O”至端口 LP;而若只啟動較小功耗的功能模塊工作或指令進入休眠狀態(tài)，則輸出反演的邏輯電平“O”或“I”至端口 LP ； 設(shè)置模式選擇端口 LP’和邏輯控制電路(10)，所述模式選擇端口 LP’與所述IC芯片的低功耗控制端口 LP連接；借助邏輯控制電路(10)將端口 LP輸出邏輯“I”或“O”的電平變換為換接電路所需要的多路電平，以選擇模式I或模式II運行； 所述兩驅(qū)動裝置I和II，使用同一電壓反饋電路(40)對所述輸出電壓Vwt實時采樣。
2.按照權(quán)利要求1所述的令低壓降穩(wěn)壓器顯著降低待機功耗的方法，其特征在于: 所述步驟A所述的芯片處于睡眠狀態(tài)或消耗電流較小工作模式，以及所述芯片全速工作或消耗電流較大工作模式時的各電流值是預(yù)測值或經(jīng)驗值。
3.按照權(quán)利要求1所述的令低壓降穩(wěn)壓器顯著降低待機功耗的方法，其特征在于: 所述驅(qū)動裝置I (202)的輸出電流< 200 μ A。
4.按照權(quán)利要求1所 述的令低壓降穩(wěn)壓器顯著降低待機功耗的方法，其特征在于: 所述邏輯控制電路(10)將模式選擇端口 LP’輸入的選擇信號邏輯“I”或“O”變換為A、B、C、D四路電平信號“I”或“0”，分別控制各電子開關(guān)SWl SW4的導(dǎo)通或截止導(dǎo)通或截止，以便選擇模式I或模式II運行。
5.一種顯著降低待機功耗的低壓降穩(wěn)壓器，包括驅(qū)動電路(20)、電壓反饋電路(40)和輸出電壓穩(wěn)定電路(50)，所述電壓反饋電路(40)和輸出電壓穩(wěn)定電路(50)都各自有一端電連接所述低壓降穩(wěn)壓器的電壓輸出端Vrat，他們的另一端電連接公共地線；其特征在于: 還包括模式選擇端口 LP’和邏輯控制電路(10);所述驅(qū)動裝置(20)包括驅(qū)動裝置I(202)和驅(qū)動裝置II (203)，分別用于小/微電流驅(qū)動和大電流驅(qū)動，它們各自有自己的誤差放大器(運放1，運放2 )，以及各自的功率晶體管(M1，M2)，但是誤差放大器(運放I，運放2)共用同一電壓反饋電路(40)的電壓采樣信號，即運放I和運放2的同相輸入端一齊電連接電壓反饋電路(40)的兩分壓電阻(R1、R2)連接點nl2 ;所述邏輯控制電路(10)將模式選擇端口 LP’輸入的選擇信號邏輯“I”或“O”變換為A、B、C、D四路電平信號“I”或“0”，分別控制各電子開關(guān)SWl SW4導(dǎo)通或截止，以便選擇模式I或模式II運行。
6.按照權(quán)利要求5所述顯著降低待機功耗的低壓降穩(wěn)壓器，其特征在于: 所述驅(qū)動裝置I (202)包括運放1、輸出功率晶體管Ml和電子開關(guān)SW1、SW2 ;所述輸出功率晶體管Ml的柵極連接所述運放I的輸出，其源極連接電源Vin，漏極即為輸出電壓Vwt ;電子開關(guān)SWl的控制端接入邏輯控制電路(10)的輸出端口 A，該開關(guān)SWl —端接入輸出功率晶體管Ml的柵極，另一端接電源Vin ;所述電子開關(guān)SW2的控制端接入邏輯控制電路(10)的輸出端口 B，該開關(guān)SW2的一端接在所述運放I的地端，另一端接地； 所述電壓反饋電路(40)的反饋電壓Vfb接入該運放I的正輸入端，經(jīng)與運放I的負輸入端的參考電壓Vref的差值進行同向放大得出誤差校正電壓，再將其傳遞給輸出功率晶體管Ml的柵極。
7.按照權(quán)利要求5所述的顯著降低待機功耗的低壓降穩(wěn)壓器，其特征在于: 所述驅(qū)動裝置II (203)包括運放2、輸出功率晶體管M2和電子開關(guān)SW3、SW4 ;所述輸出功率晶體管M2的柵極連接所述運入2的輸出，其源極連接電源Vin，其漏極即為輸出電壓Vout ;所述電子開關(guān)SW2的控制端接入邏輯控制電路(10)的輸出端口 C，所述電子開關(guān)SW3的一端接入輸出功率晶體管M2的柵極，另一端接電源Vin ;所述電子開關(guān)SW4的控制端接入邏輯控制電路(10)的輸出端口 D，該開關(guān)SW4的一端接在所述運放2的地端，另一端接地；所述電壓反饋電路(40)的反饋電壓Vfb接入該運放2的正輸入端，經(jīng)與運放2的負輸入端的參考電壓Vref的差值進行同向放大得出誤差校正電壓，再將其傳遞給輸出功率晶體管M2的柵極。
8.按照權(quán)利要求5所述的顯著降低待機功耗的低壓降穩(wěn)壓器，其特征在于: 所述輸出電壓穩(wěn)定電路(50)包括電容Cl和其等效串聯(lián)電阻ESR，所述電阻ESR的一端接入所述低壓降穩(wěn)壓器的輸出端Vrat，另一端連接電容Cl，該電容Cl的另一端接地；所述電阻ESR和電容Cl 一起構(gòu)成穩(wěn)定性補償電路，使得該低壓降穩(wěn)壓器的負反饋環(huán)路的主極點落在輸出端Vtjut,同時該電容Cl又為負載電路(60)的瞬時變化提供峰值電流。
9.按照權(quán)利要求5或6所述的雙驅(qū)動的低壓降穩(wěn)壓器，其特征在于: 所述驅(qū)動裝置I (202)的輸出電流< 200 μ A。
全文摘要
一種令低壓降穩(wěn)壓器顯著降低待機功耗的方法，用于IC芯片設(shè)計，包括步驟采用雙驅(qū)動裝置，設(shè)置兩種工作模式芯片處于睡眠狀態(tài)或消耗電流較小時，選擇模式Ⅰ，僅驅(qū)動裝置Ⅰ(202)工作，降低芯片整體功耗；芯片處于全速工作或消耗電流較大時，選擇模式Ⅱ，僅驅(qū)動裝置Ⅱ(203)工作，保持輸出電壓Vout恒定而不受重負載影響；設(shè)置模式選擇端口LP’和邏輯控制電路(10)，所述模式選擇端口LP’與所述IC芯片的低功耗控制端口LP連接；借助邏輯控制電路(10)將端口LP輸出邏輯“1”或“0”的電平變換為換接電路所需要的多路電平，以選擇模式Ⅰ或模式Ⅱ運行。本發(fā)明的有益效果是有效解決了低壓降穩(wěn)壓器睡眠或輕負載時功耗大的問題，易于使用并可以在現(xiàn)有大多數(shù)集成電路制造工藝上實現(xiàn)。
文檔編號H02M3/157GK103178713SQ201110429380
公開日2013年6月26日 申請日期2011年12月20日 優(yōu)先權(quán)日2011年12月20日
發(fā)明者胡術(shù)云 申請人:深圳市匯春科技有限公司