專利名稱：一種開(kāi)關(guān)電源輸出mos隔離控制電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種供隔離控制電路，特別涉及一種由多個(gè)開(kāi)關(guān)電源單元通過(guò)冗余并機(jī)來(lái)實(shí)現(xiàn)更大的電流供應(yīng)的開(kāi)關(guān)電源中，各開(kāi)關(guān)電源單元之間的隔離控制電路。
背景技術(shù)：
目前，很多用電設(shè)備對(duì)供電開(kāi)關(guān)電源的輸出電流的要求越來(lái)越大，就會(huì)要求由多個(gè)開(kāi)關(guān)電源單元通過(guò)冗余并機(jī)來(lái)實(shí)現(xiàn)更大的電流供應(yīng)。在冗余并機(jī)的方案中，就需要有隔離電路來(lái)將各個(gè)開(kāi)關(guān)電源單元隔離開(kāi)來(lái)，以避免某個(gè)單元失效時(shí)不至于影響整個(gè)供電系統(tǒng)。常見(jiàn)的隔離電路有肖特基二極管隔離如圖1所示，MOS隔離如圖2所示，繼電器隔離如圖3所示，等等，而其中最為簡(jiǎn)單的就是采用肖特基二極管來(lái)隔離各個(gè)開(kāi)關(guān)電源單元如圖1 所示，不需要做任何的控制電路，利用肖特基二極管的單向?qū)ㄌ匦詫?shí)現(xiàn)隔離，當(dāng)本開(kāi)關(guān)電源單元是正常時(shí)OUT較OUT+高，本開(kāi)關(guān)電源單元正常供電，當(dāng)本開(kāi)關(guān)電源單元損壞時(shí)，OUT 將較低，這里，由于并聯(lián)的其它開(kāi)關(guān)電源單元供電，OUT+將高于OUT，但由于肖特基二極管反向截止，OUT+的流不會(huì)流入到被損壞的形狀電源單元中，但是在一些低電壓大電流的應(yīng)用中，由于二極管的VF值一般為0. 7V左右，會(huì)產(chǎn)生較大的損耗而嚴(yán)重影響電源的輸出效率，轉(zhuǎn)而采用MOS隔離或者繼電器隔離。如圖2所示為MOS隔離電路，當(dāng)本開(kāi)關(guān)電源單元是正常時(shí)OUT較OUT+高，在控制電路的控制下，MOS管導(dǎo)通，本開(kāi)關(guān)電源單元通過(guò)MOS管正常供電，當(dāng)本開(kāi)關(guān)電源單元損壞時(shí)，OUT將較低，這里，由于并聯(lián)的其它開(kāi)關(guān)電源單元供電， OUT+將高于0UT，這里，控制電路偵知本開(kāi)關(guān)電源單元損壞，向MOS管的G極加一個(gè)低電平， 使MOS管截止，將OUT與OUT+斷開(kāi)，使損壞的形狀電源單元不再影響整個(gè)電源的輸出。在實(shí)踐應(yīng)用中，用MOS隔離電路，由于MOS管的VF值一般在0. 3V以下，較肖特基二極管的VF 值小得多，在解決了輸出效率的問(wèn)題同時(shí)，但是現(xiàn)有技術(shù)中控制電路非常復(fù)雜，且在某種特定場(chǎng)合時(shí)容易出現(xiàn)電壓、電流倒灌的現(xiàn)象，輕者使電源進(jìn)入保護(hù)狀態(tài)，重者使電源損壞并影響至整個(gè)供電系統(tǒng)故障。

實(shí)用新型內(nèi)容本實(shí)用新型提供為了克服現(xiàn)有技術(shù)中形狀電源中每個(gè)形狀電源單元與總輸出之間采用MOS隔離控制電路進(jìn)行隔離時(shí)，控制電路復(fù)雜，且在某種特定場(chǎng)合時(shí)容易出現(xiàn)電壓、 電流倒灌的現(xiàn)象的不足，提供一種開(kāi)關(guān)電源輸出MOS隔離控制電路。本實(shí)用新型解決其技術(shù)問(wèn)題所采用的技術(shù)方案是一種開(kāi)關(guān)電源輸出MOS隔離控制電路，包括設(shè)置在各開(kāi)關(guān)電路單元輸出端與總電源輸出端之間的MOS管，還包括比較電路和驅(qū)動(dòng)電路，所述的比較電路的兩輸入端分別接所述的開(kāi)關(guān)電路單元輸出端與總電源輸出端，其輸出端接所述的驅(qū)動(dòng)電路的輸入端，所述的驅(qū)動(dòng)電路的輸出端接所述的MOS管的柵極。進(jìn)一步的，上述的一種開(kāi)關(guān)電源輸出MOS隔離控制電路中所述的比較電路為比較器，其同相輸入端接所述的開(kāi)關(guān)電路單元輸出端，反相輸入端接所述的電源輸出端，其輸出端接所述的驅(qū)動(dòng)電路輸入端。所述的比較器可以由運(yùn)算放大器充當(dāng)。更進(jìn)一步的，上述的一種開(kāi)關(guān)電源輸出MOS隔離控制電路中所述的比較電路中在輸出端與反相輸入端之間連接隔離電阻，組成滯后型控制電路。更進(jìn)一步的，上述的一種開(kāi)關(guān)電源輸出MOS隔離控制電路中在所述的反相輸入端與所述的開(kāi)關(guān)電路單元輸出端之間串聯(lián)嵌位電路，所述的嵌位電路為兩個(gè)反相并聯(lián)的二極管。本實(shí)用新型提供一種很簡(jiǎn)單且簡(jiǎn)單有效的針對(duì)采用MOS隔離的控制電路。該控制電路采用比較器電路，該電路直接監(jiān)測(cè)隔離管兩端的電位，即可保證任何單個(gè)開(kāi)關(guān)電源單元異常時(shí)可以有效的自隔離于整個(gè)供電系統(tǒng)，使其能繼續(xù)正常工作。以下將結(jié)合附圖和實(shí)施例，對(duì)本實(shí)用新型進(jìn)行較為詳細(xì)的說(shuō)明。

圖1為現(xiàn)有技術(shù)中比較常見(jiàn)的肖特基二極管隔離電路原理圖。圖2是現(xiàn)有技術(shù)中比較常見(jiàn)的CMOS隔離電路原理圖。圖3是現(xiàn)有技術(shù)中比較常見(jiàn)的繼電器隔離電路原理圖。圖4是本實(shí)用新型實(shí)施例1的CMOS隔離控制電路原理圖。圖5是本實(shí)用新型實(shí)施例2的CMOS隔離控制電路原理圖。圖6是本實(shí)用新型實(shí)施例3的CMOS隔離控制電路原理圖。圖7是本實(shí)用新型實(shí)施例4的CMOS隔離控制電路原理圖。圖8是本實(shí)用新型實(shí)施例5的CMOS隔離控制電路原理圖。圖9是本實(shí)用新型實(shí)施例6的CMOS隔離控制電路原理圖。圖10是本實(shí)用新型實(shí)施例7的CMOS隔離控制電路原理圖。圖11是本實(shí)用新型實(shí)施例8的CMOS隔離控制電路原理圖。
具體實(shí)施方式
實(shí)施例1，如圖4所示一種開(kāi)關(guān)電源輸出MOS隔離控制電路，包括設(shè)置在各開(kāi)關(guān)電路單元輸出端OUT與總電源輸出端OUT+之間的MOS管，還包括比較電路和驅(qū)動(dòng)電路，所述的比較電路的兩輸入端分別接所述的開(kāi)關(guān)電路單元輸出端OUT與總電源輸出端0UT+，其輸出端接所述的驅(qū)動(dòng)電路的輸入端，所述的驅(qū)動(dòng)電路的輸出端接所述的MOS管的柵極。比較電路比較OUT與OUT+之間的電壓，當(dāng)OUT的電壓高于OUT+的電壓時(shí)，輸出高電平，驅(qū)動(dòng)電路輸入端接入高電平后，Ql導(dǎo)通，Q2截止，串連電阻Rl和R2之間有電流流過(guò)，電流從Rl 流向R2，因此，R2上有電壓降，將該電壓加到MOS管的柵極，MOS管柵極和源極之間有電壓降，則MOS管的源極和漏極導(dǎo)通，這樣，OUT與OUT+短路，OUT向OUT+供電。當(dāng)OUT的電壓低于OUT+時(shí)，比較電路輸出一個(gè)低電平，驅(qū)動(dòng)電路輸入端拉入這個(gè)低電平后，Ql截止，Q2導(dǎo)通，此時(shí)，串連電阻Rl和R2的電流是由R2流向R1，因此MOS管的柵極與源極之間是負(fù)電壓，MOS管截止，OUT與OUT+斷開(kāi)，使開(kāi)關(guān)電源的其它開(kāi)關(guān)電源單元的正常輸出不會(huì)由于本單元的形狀電源單元故障而受影響。本實(shí)施例中，比較電路為比較器UIB，其同相輸入端+ 接所述的開(kāi)關(guān)電路單元輸出端0UT，反相輸入端-接所述的電源輸出端0UT+，其輸出端接所述的驅(qū)動(dòng)電路輸入端。為了保護(hù)電路，在同相輸入端接OUT時(shí)串連一個(gè)保護(hù)電阻R3，在反相輸入端接入到OUT+時(shí)串連保護(hù)電阻R4。實(shí)施例2，如圖5所示，本實(shí)施例與實(shí)施例1之間的唯一區(qū)別是利用運(yùn)算放大器充當(dāng)比較器，其它與實(shí)施例1相同。運(yùn)算放大器在不加負(fù)反饋時(shí)，從原理上講可以用作比較器，但由于運(yùn)算放大器的開(kāi)環(huán)增益非常高，只能處理輸入差分非常小的信號(hào)，而且在一般情況下運(yùn)算放大器的響應(yīng)時(shí)間比比較器慢許多，而且也缺少一些特殊功能，如滯回，內(nèi)部基準(zhǔn)等，本實(shí)施例中，由于OUT和OUT+之間比較差距小，只有不到0. 3V，運(yùn)算放大器在本處完全可以用作比較器，如圖2所示。實(shí)施例3，如圖6所示，本實(shí)施例是在實(shí)施例1的基礎(chǔ)上增加負(fù)反饋電路形成滯后型控制電路，具體電路是在比較器輸出端與反相輸入端之間串連一個(gè)滯后電阻R5形成滯后型控制電路。這樣做是因?yàn)楸容^器兩個(gè)輸入端之間的電壓在過(guò)零時(shí)輸出將發(fā)生改變，由于輸入端經(jīng)常疊加有很小的波動(dòng)電壓，這些波動(dòng)電壓所產(chǎn)生的差模電壓會(huì)導(dǎo)致比較器發(fā)生連續(xù)變化，為了避免輸出振蕩，現(xiàn)在比較器通常需要具有幾個(gè)mV的滯回電壓。比較本實(shí)施例的原理圖圖6與實(shí)施例1的電路原理圖圖4，區(qū)別只在于圖4上在輸出與反相輸入之間加入的是兩個(gè)并聯(lián)電容C2，在其中一個(gè)電容上還串聯(lián)一個(gè)電阻R5，由于OUT+是直流，電容C2 將隔離該直流，而在OUT+上的交流部分可以通過(guò)這兩個(gè)電容直流與輸出相連，而圖6所示的串連在輸出端與反向輸入端的電阻R5就是一個(gè)負(fù)反饋電路。實(shí)施例4，如圖7所示，本實(shí)施例是在實(shí)施例2的基礎(chǔ)上在運(yùn)算放大器輸出端與反相輸入端之間串連一個(gè)滯后電阻R5形成滯后型控制電路。以上實(shí)施例1、2、3和4適合于輸出電壓OUT+低于VCC到OUT本開(kāi)關(guān)電路單元輸出電壓的電源。實(shí)施例5，如圖8所示，本實(shí)施例是在實(shí)施例1的基礎(chǔ)上，反相輸入端-對(duì)OUT加并兩只反向并聯(lián)的二極管Dl、D2對(duì)輸入電壓進(jìn)行嵌位。適合于輸出電壓OUT+高于VCC到本開(kāi)關(guān)電路單元輸出OUT電壓時(shí)，或者說(shuō)輸出電壓高于運(yùn)放或比較器的最大輸入電壓值的情況下使用的。實(shí)施例6，如圖9所示，本實(shí)施例是在實(shí)施例2的基礎(chǔ)上，反相輸入端-對(duì)OUT加并兩只反向并聯(lián)的二極管Dl、D2對(duì)輸入電壓進(jìn)行嵌位。適合于輸出電壓OUT+高于VCC到本開(kāi)關(guān)電路單元輸出OUT電壓時(shí)，或者說(shuō)輸出電壓高于運(yùn)放或比較器的最大輸入電壓值的情況下使用的。實(shí)施例7，如圖10所示，本實(shí)施例是在實(shí)施例3的基礎(chǔ)上，反相輸入端-對(duì)OUT加并兩只反向并聯(lián)的二極管Dl、D2對(duì)輸入電壓進(jìn)行嵌位。適合于輸出電壓OUT+高于VCC到本開(kāi)關(guān)電路單元輸出OUT電壓時(shí)，或者說(shuō)輸出電壓高于運(yùn)放或比較器的最大輸入電壓值的情況下使用的。實(shí)施例8，如圖11所示，本實(shí)施例是在實(shí)施例4的基礎(chǔ)上，反相輸入端-對(duì)OUT加并兩只反向并聯(lián)的二極管Dl、D2對(duì)輸入電壓進(jìn)行嵌位。適合于輸出電壓OUT+高于VCC到本開(kāi)關(guān)電路單元輸出OUT電壓時(shí)，或者說(shuō)輸出電壓高于運(yùn)放或比較器的最大輸入電壓值的情況下使用的。
權(quán)利要求1.一種開(kāi)關(guān)電源輸出MOS隔離控制電路，包括設(shè)置在各開(kāi)關(guān)電路單元輸出端(OUT)與總電源輸出端(OUT+)之間的MOS管，其特征在于還包括比較電路和驅(qū)動(dòng)電路，所述的比較電路的兩輸入端分別接所述的開(kāi)關(guān)電路單元輸出端(OUT)與總電源輸出端(OUT+)，其輸出端接所述的驅(qū)動(dòng)電路的輸入端，所述的驅(qū)動(dòng)電路的輸出端接所述的MOS管的柵極。
2.根據(jù)權(quán)利要求1所述的一種開(kāi)關(guān)電源輸出MOS隔離控制電路，其特征在于所述的比較電路為比較器，其同相輸入端(+)接所述的開(kāi)關(guān)電路單元輸出端(OUT)，反相輸入端 (-)接所述的電源輸出端(0UT+)，其輸出端接所述的驅(qū)動(dòng)電路輸入端。
3.根據(jù)權(quán)利要求2所述的一種開(kāi)關(guān)電源輸出MOS隔離控制電路，其特征在于所述的比較器由運(yùn)算放大器充當(dāng)。
4.根據(jù)權(quán)利要求2或3所述的一種開(kāi)關(guān)電源輸出MOS隔離控制電路，其特征在于所述的比較電路中在輸出端與反相輸入端㈠之間連接隔離電阻(5)，組成滯后型控制電路。
5.根據(jù)權(quán)利要求2或3所述的一種開(kāi)關(guān)電源輸出MOS隔離控制電路，其特征在于在所述的反相輸入端(-)與所述的開(kāi)關(guān)電路單元輸出端(OUT)之間串聯(lián)嵌位電路，所述的嵌位電路為兩個(gè)反相并聯(lián)的二極管(D1、D2)。
6.根據(jù)權(quán)利要求4所述的一種開(kāi)關(guān)電源輸出MOS隔離控制電路，其特征在于在所述的反相輸入端(-)與所述的開(kāi)關(guān)電路單元輸出端(OUT)之間串聯(lián)嵌位電路，所述的嵌位電路為兩個(gè)反相并聯(lián)的二極管(D1、D2)。
專利摘要本實(shí)用新型公開(kāi)了一種開(kāi)關(guān)電源輸出MOS隔離控制電路，包括設(shè)置在各開(kāi)關(guān)電路單元輸出端與總電源輸出端之間的MOS管，還包括比較電路和驅(qū)動(dòng)電路，所述的比較電路的兩輸入端分別接所述的開(kāi)關(guān)電路單元輸出端與總電源輸出端，其輸出端接所述的驅(qū)動(dòng)電路的輸入端，所述的驅(qū)動(dòng)電路的輸出端接所述的MOS管的柵極。本實(shí)用新型提供一種很簡(jiǎn)單且簡(jiǎn)單有效的針對(duì)采用MOS隔離的控制電路。該控制電路采用比較器電路，該電路直接監(jiān)測(cè)隔離管兩端的電位，即可保證任何單個(gè)開(kāi)關(guān)電源單元異常時(shí)可以有效的自隔離于整個(gè)供電系統(tǒng)，使其能繼續(xù)正常工作。
文檔編號(hào)H02M1/32GK202121498SQ201120113679
公開(kāi)日2012年1月18日 申請(qǐng)日期2011年4月18日 優(yōu)先權(quán)日2011年4月18日
發(fā)明者胡海卿 申請(qǐng)人:深圳市金威源科技股份有限公司