專利名稱：2．5d/3d集成電路系統(tǒng)的esd保護的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是集成電路結(jié)構(gòu)的ESD保護方案，并且更具體地涉及的是2. 5D/3D 集成電路結(jié)構(gòu)的ESD保護方案。
背景技術(shù)：
集成電路(“1C”)被集成到許多電子器件中。IC封裝的發(fā)展使得可以將多個IC 垂直地疊加在所謂的三維(“3D”)封裝件中，從而節(jié)省了印刷電路板(“PCB”)上的水平面積。為將一個或多個管芯與PCB相連接，被稱為2. 封裝件的可選的封裝技術(shù)可以使用中介層，該中介層可以由半導體材料(諸如，硅)形成。中介層是一種經(jīng)常被用來為互連布線或被用作為不同IC芯片的接地面/電源面的中間層。在中介層上裝配了可以屬于同類技術(shù)或不同類技術(shù)的多個IC芯片。在中介層中通過導電圖案為多個IC之間的連接布線。 在現(xiàn)今的2. 5D/3D應用中的ESD保護仍局限于沒有任何芯片對芯片ESD放電路徑的內(nèi)部芯片ESD保護。發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，提供了一種集成電路結(jié)構(gòu)，包括第一集成電路器件和第二集成電路器件，設(shè)置在中介層上，每個集成電路器件中都具有與內(nèi)部ESD總線相連接的靜電放電(ESD)保護電路，所述中介層包括與所述第一集成電路器件和所述第二集成電路器件的所述ESD總線電連接的ESD總線，用于向所述集成電路器件提供交叉器件ESD保護。
在該集成電路中，所述第一集成電路器件和所述第二集成電路器件通過所述中介層與位于所述中介層的底面的相應接地連接器相連接，并且所述中介層的ESD總線與位于所述中介層的底面的相應接地連接器電連接。
在該集成電路中，所述中介層包括金屬互連層，并且所述中介層的所述ESD總線形成在所述金屬互連層內(nèi)的金屬線級層內(nèi)。
在該集成電路中，所述中介層的所述ESD總線以網(wǎng)狀結(jié)構(gòu)被布置在所 述第一集成電路器件和所述第二集成電路器件下面。
在該集成電路中，所述第一集成電路器件和所述第二集成電路器件的ESD總線直接與所述中介層的ESD總線電連接，而在其間沒有連接任何有源器件。
在該集成電路中，所述第一集成電路和所述第二集成電路至少包括第一 ESD保護電路和第二 ESD保護電路，所述第一 ESD保護電路和所述第二 ESD保護電路分別電連接在所述第一集成電路器件的ESD總線和所述第二集成電路器件的ESD總線與所述中介層的 ESD總線之間。
在該集成電路中，所述中介層的所述ESD總線包括第一環(huán)形結(jié)構(gòu)，設(shè)置在所述第一集成電路器件下面；以及第二環(huán)形結(jié)構(gòu)，設(shè)置在所述第二集成電路器件下面，并且與所述中介層中的所述第一環(huán)形結(jié)構(gòu)相連接。
在該集成電路中，所述第一集成電路器件的ESD總線和所述第二集成電路器件的ESD總線分別直接與所述第一環(huán)形結(jié)構(gòu)和所述第二環(huán)形結(jié)構(gòu)電連接，而在其間沒有連接任何有源器件。
在該集成電路中，所述第一集成電路和所述第二集成電路至少包括第一 ESD保護電路和第二 ESD保護電路，所述第一 ESD保護電路和所述第二 ESD保護電路分別電連接在所述第一集成電路器件和所述第一環(huán)形結(jié)構(gòu)之間以及所述第二集成電路器件和所述第二環(huán)形結(jié)構(gòu)之間。
在該集成電路中，至少包括第一 ESD保護電路和第二 ESD保護電路，所述第一 ESD保護電路和所述第二 ESD保護電路分別電連接在所述第一集成電路器件的低電源節(jié)點和所述第二集成電路器件的低電源節(jié)點與所述中介層的所述ESD總線之間。
在該集成電路中，所述第一 ESD保護電路和所述第二 ESD保護電路分別包括在所述第一集成電路器件和所述第二集成電路器件內(nèi)，并且電連接在每個集成電路器件的所述低電源節(jié)點和ESD總線之間。
在該集成電路中，所述第一 ESD保護電路和所述第二 ESD保護電路形成在所述中介層中。
在該集成電路中，所述第一 ESD保護電路和所述第二 ESD保護電路均包括交叉相連的二極管對。
根據(jù)本發(fā)明的另一方面，提供了一種集成電路結(jié)構(gòu)，包括中介層，包括金屬互連層和所述金屬互連層之間的襯底層；以及第一集成電路芯片和第二集成電路芯片，設(shè)置在所述中介層上，每個集成電路器件具有芯片上靜電放電(ESD)保護電路，每個集成電路芯片的所述芯片上ESD保護電路都包括用于電源到接地保護的ESD電源箝位電路以及輸入/ 輸出(I/O)信號ESD保護電路；以及第一噪聲隔離ESD保護電路和第二噪聲隔離ESD保護電路，分別用于隔離與所述第一集成電路芯片和所述第二集成電路芯片相關(guān)的不同的接地之間的噪聲；以及其中，為了向所述集成電路芯片提供交叉器件ESD保護，所述中介層包括與所述第一噪聲隔離ESD保護電路和所述第二噪聲隔離ESD保護電路電連接的ESD總線?！?br>
在該集成電路中，所述第一集成電路芯片和所述第二集成電路芯片分別通過所述中介層在所述中介層的所述金屬互連層之一處與第一接地連接器和第二接地連接器連接， 并且所述中介層的所述ESD總線在所述金屬互連層之一處與中介層接地連接器電連接。
在該集成電路中，所述第一接地連接器和所述第二接地連接器分別與所述第一集成電路芯片和所述第二集成電路芯片的所述ESD電源箝位電路以及I/O信號ESD保護電路相連接。
在該集成電路中，所述中介層的ESD總線包括位于所述第一集成電路芯片和所述第二集成電路芯片下面的金屬線網(wǎng)，所述第一集成電路芯片和所述第二集成電路芯片形成在另一個所述金屬互連層內(nèi)。
在該集成電路中，所述第一噪聲隔離ESD保護電路和所述第二噪聲隔離ESD保護電路形成在所述中介層中，并且分別電連接在所述第一接地連接器和所述第二接地連接器與所述中介層的ESD總線之間。
在該集成電路中，所述頂面金屬互連層內(nèi)的ESD總線包括第一環(huán)形結(jié)構(gòu)；位于所述第一集成電路芯片下面；以及第二環(huán)形結(jié)構(gòu)；位于所述第二集成電路芯片下面并且與所述第一環(huán)形結(jié)構(gòu)相連接。
在該集成電路中，所述第一噪聲隔離ESD保護電路和所述第二噪聲隔離ESD保護電路形成在所述中介層中并且分別電連接在所述第一接地連接器和所述第二接地連接器與所述中介層的ESD總線之間。
根據(jù)本發(fā)明的又一方面，提供了一種集成電路結(jié)構(gòu)，包括第一集成電路器件和第二集成電路器件，設(shè)置在有源中介層上，為了傳送交叉芯片ESD電流，所述有源中介層包括與所述第一集成電路器件和所述第二集成電路器件電連接的ESD總線，所述有源中介層包括形成在每個集成電路器件中的所述每個集成電路器件的ESD保護電路，所述每個集成電路器件都與所述有源中介層的ESD總線電連接。
所附的視圖示出的是本發(fā)明的優(yōu)選實施例以及根據(jù)本公開的其他信息，其中圖1是2. 5D/3D集成電路封裝件的實施例的示意圖；圖2示出的是2. 5D/3D集成電路封裝件的ESD保護方案的實施例；圖3示出的是在圖2的2. 5D/3D集成電路封裝件的中介層內(nèi)的ESD總線的ー個實 施例；圖4示出的是在圖2的2. 5D/3D集成電路封裝件的中介層內(nèi)的ESD總線的另ー個 實施例；圖5示出的是2. 5D/3D集成電路封裝件的ESD保護方案的實施例；圖6示出的是在圖5的2. 5D/3D集成電路封裝件的中介層內(nèi)的ESD總線的ー個實 施例；圖7示出的是在圖5的2. 5D/3D集成電路封裝件的中介層內(nèi)的ESD總線的另ー個 實施例；以及圖8A-圖8C示出的是使用在圖1的2. 5D/3D集成電路封裝件中的ESD保護電路 的實施例。
具體實施方式
對于示例性實施例的描述旨在接合附圖進行閱讀，附圖被認為是整個書面描述的一部分。應該理解，在該說明中的相對關(guān)系術(shù)語，諸如，“下面的”、“上面的”、、“水平的”、“垂直的”、“在...上面”、“在...下面”、“向上的”、“向下的”、“頂部”和“底部”以及其派生詞 (例如，“水平地”、“向下地”、“向上地”等)與隨后所描述的或在論述過程中視圖所示出的方向相關(guān)。這些相對關(guān)系術(shù)語旨在更容易地描述，并不要求部件按此特定的方向裝配或操作。除非另有明確說明，否則這些涉及了連接，耦合等的術(shù)語(諸如“連接的”和“互連的”) 涉及的是彼此直接固定或連接或通過中間結(jié)構(gòu)間接地固定或附接的結(jié)構(gòu)之間的關(guān)系，以及兩者可移動或不可移動的連接或關(guān)系。另外，除非另有說明，否則關(guān)于電連接等的術(shù)語(諸如，“接合的”、“連接的”以及“互連的”)涉及的都是相互直接通信或通過中間結(jié)構(gòu)間接通信的結(jié)構(gòu)之間的關(guān)系。
在本文中公開的改進的2. 5D/3D集成電路(IC)設(shè)計提供了用于提供交叉芯片 (cross-chip) ESD保護的整體ESD總線。在該改進的技術(shù)中，在2. 5D/3D IC的整個I/O范圍內(nèi)連續(xù)地設(shè)置ESD總線提供了可靠的ESD保護。在實施例中，為了獲得可靠的“交叉芯片” ESD保護，整體的ESD總線被結(jié)合到與每個芯片的ESD總線相連接的中介層中。
圖1是2. 5D/3D集成電路封裝件10的實例的高示意性視圖。由于通常的ESD保護結(jié)構(gòu)既應用于2. 5D設(shè)計又應用于3D設(shè)計，所以該封裝件在此被稱為“2. OT/3D”設(shè)計。 如圖1所示，2. 5D/3D IC封裝件10包括設(shè)置在中介層20上的芯片30的三芯片堆疊。該芯片堆疊30的芯片被標記為“芯片#1-1，，、“芯片#1-2”以及“芯片#1-3”。芯片堆疊30中的每個芯片都具有其自身的用于導通ESD電流的ESD總線32。第二、第三和第四芯片40、 50和60也分別設(shè)置在中介層20上并且具有其自身的相應的ESD總線42、52和62。要特別注意的是，該中介層具有其自身的整體ESD總線22，如下面更詳細地描述的該總線22與芯片30、40、50、60的ESD總線相連接。芯片30、40、50、60彼此互連并且通過小的導電凸塊 70與中介層20互連，該導電凸塊70可以被稱為“微凸塊”或“μ凸塊”。為了將IC封裝件 10與在其上設(shè)置了該IC封裝件的印刷電路板(“PCB”)(未示出)相連接，將導電凸塊或?qū)щ娗?2設(shè)置在中介層20的底面上。通常，PCB可以具有形成在其底面上的更大的導電 “球”。將IC芯片與中介層20相連接的微凸塊70可以具有與將中介層20與PCB相連接的凸塊62所不同的尺寸和電性能。
應該理解，設(shè)置在中介層上的芯片可以屬于同類設(shè)計或不同類設(shè)計并且可以(僅作為實例)是邏輯芯片、存儲芯片、存儲器堆疊件、現(xiàn)場可編程門陣列(FPGA)、集成的無源器件(IPD)或微處理器。
本領(lǐng)域的技術(shù)人員將熟知，中介層20包括了半導體襯底(例如，硅襯底)，該半導體襯底具有分別形成在其正面和背面的主要面上的正面互連層和背面互連層。在一些應用中，襯底是不接地的，并且由此是電浮動的。正面互連層和背面互連層中的每個都可以包括多個金屬間介電(IMD)層,這些金屬間介電層包括通孔級層(via level layer) (V1、V2等) 以及金屬線級層(metal line level layer)(例如，Ml、M2等)。當然,該中介層也可以包括并且使用其他連接層，諸如，P0、0D或RDL層。正面互連層中的導體可以通過從半導體襯底的正面延伸到半導體襯底的背面的硅 通孔(“TSV”)與背面互連層中的金屬導體電連接。 根據(jù)對中介層結(jié)構(gòu)的這種大概了解，根據(jù)圖2-圖7對2. 5D/3D IC系統(tǒng)的ESD保護方案的實施例進行說明。
圖2示出的是2. 5D/3D IC封裝件100的實現(xiàn)方式，該封裝件具有在無源中介層內(nèi)的整體ESD總線，該無源中介層與每個芯片的ESD整體總線相連接，從而提供了完整的交叉芯片ESD保護網(wǎng)絡。盡管所示的2. 5D/3D IC封裝件100僅具有兩個芯片(被標記為芯片 #1和芯片#2)，但應該理解，該設(shè)計同樣適用于具有兩個以上芯片的封裝件，諸如，圖1中所示的封裝件。
就其ESD保護方面而言，每個芯片140都具有通常的內(nèi)部ESD保護方案。每個芯片都具有連接在高電源軌146和低電源軌144之間并且與I/O輸入端(在圖2的底部被標記為“I/O”)相連接的I/O緩沖器150。每個芯片140還都包括連接在供電軌道144、 146之間的用于I/O ESD保護的ESD電源箝位電路148和第一 ESD保護模塊152 (被標記為“ESDI”)以及連接在供電軌道144和芯片ESD總線142之間的用于噪聲ESD保護的第二 ESD模塊154。應該理解，根據(jù)設(shè)計要求，每個芯片140都可以包括多個ESD模塊148，152和模塊154。每個芯片的低電源軌都與相應的接地凸塊連接器113 (VSS1或VSS2)相連接，該接地凸塊連接器具有相應的接地分配器。中介層105 (下面進行描述)的ESD總線119與接地連接器(VSS)相連接，該接地連接器具有與集成電路器件相連接的接地連接器VSS1、 VSS2不同的接地分配器(ground assignment)。地電位VSS1、VSS2和VSS可以通過PCB的與相同的接地分配器相連接，但對于噪聲隔離而言，接地VSSl、VSS2、VSS在IC芯片級上是斷開的。當然，對于不考慮噪聲隔離的IC系統(tǒng)而言，VSSU VSS2和VSS可以與集成電路器件的相同的接地分配器連接，并且在此情況下可以省略ESD2保護。
圖8A-圖8C示出了 ESD電源箝位電路148以及第一和第二 ESD模塊152、154的常規(guī)實施例。圖8A具體地示出了包括RC電路(由電阻器R和電容器C形成)、反相器I以及晶體管T的電源箝位電路148。圖SB示出的是ESD模塊152，并且該模塊包括一對堆疊的二極管Dl和D2，這對二極管連接在電源線和地線146、144之間，在其間連接有I/O節(jié)點。 該ESD模塊152被配置成提供輸入/輸出(I/O)信號ESD保護電路。最后，圖SC中示出了 ESD模塊154并且該ESD模塊154包括一對交叉連接(背對背)的二極管D3和D4，這對二極管連接在低電源軌144和芯片的ESD總線142之間。該模塊提供了噪聲隔離ESD保護電路并且通過中介層的ESD總線完成了 ESD保護網(wǎng)絡。
回到圖2，以參考標號105表示多層中介層。該多層中介層105包括(從底部到頂部)背面金屬互連層107、襯底層109以及頂面或正面金屬互連層111。背面金屬互連層 107及正面金屬互連層111皆可能包含多層金屬層及介電層供多層金屬繞線使用。導電凸塊113被設(shè)置在底面互連層107處并且被標記為VDDl和VDD2 (分別用于芯片#1和芯片#2 高電源)、VSSl和VSS2 (分別用于芯片#1和芯片#2低電源(S卩，接地))、I/O (用于芯片 I/O)以及VSS(共用于芯片#1、芯片#2以及中介層ESD接地)。為了與芯片140的相匹配的微凸塊117相連接，中介層105具有微凸塊115。每組微凸塊115、117都通過穿過中介層105形成的導電通孔121 (以及任選的一個或多個橫向的金屬互連件)與對應的導電凸塊113相連接。在一個實施例中，ESD總線119形成在頂面金屬互連層111內(nèi)并且通過其各自的導電通孔121與VSS導電凸塊相連接。當然，ESD總線119也可以整體地或部分地在中介層內(nèi)的其他互連層(僅作為實例，背面金屬層、RPL層、OD層或PO層)中形成。芯片 140的I/O通過位于頂面金屬互連件111中的一個或多個導線123連接在一起， 從而允許芯片間相通信。中介層105的ESD總線119用于消除位于任意兩個不同的芯片引腳之間的交叉芯片的ESD事件。例如，圖2中所示的虛線路徑165示出的是用于芯片#1的VDDl終端上的ESD事件160的放電路徑。該放電路徑165以如下方式進行從VDDl終端/凸塊經(jīng)過中介層105的對應的導電通孔121 ;到達芯片#1的高電源軌146 ;經(jīng)過芯片#1的ESD電源箝位電路148 ;經(jīng)過芯片#1的低電源軌144 ;經(jīng)過芯片#1的ESD2模塊154 ;進入并且經(jīng)過中介層105的ESD總線119 ;到達芯片#2的低電源軌144 ;并且向下通過中介層105內(nèi)的對應的導電通孔到達芯片#2的VSS2終端。在不連接中介層105內(nèi)的ESD總線119的情況下，釋放交叉芯片ESD電流的唯一路徑將會穿過位于兩個芯片之間(例如，從軌道146到 I/0150.ESD模塊152并且經(jīng)過界面導線123到達第二芯片)的界面信號，從而增大了界面電路處的ESD故障幾率。
圖3示出的是中介層200的實施例的示意性俯視圖。圖3具體地示出了中介層內(nèi)部的ESD總線(例如，圖1中的ESD總線22或圖2中的ESD總線119)的布局實施例。在該實施例中，ESD總線210被布置在導電的網(wǎng)狀布局(mesh layout)中，優(yōu)選地是金屬網(wǎng)狀布局。如上面根據(jù)圖1和圖2所論述的那樣，芯片(諸如，芯片220a、220b、220c和220d(通過虛線輪廓示出))被設(shè)置在中介層200和ESD總線210上方。芯片220到導電網(wǎng)210 (例如，到網(wǎng)交叉點212或偶數(shù)的網(wǎng)腳214)的連接是通過從上面的芯片220穿過中介層111中的導電通孔121而構(gòu)成的(見圖2)。同樣地，從網(wǎng)210到導電凸塊113(尤其是VSS凸塊 113)的連接是由穿過互連層111、襯底109以及底部金屬互連層107而形成的導電通孔121 所構(gòu)成的(再次見圖2)。該網(wǎng)布局提供了兩個有益之處。首先，該網(wǎng)狀布局提供了多個合適的位置來連接上面的芯片以及下面的導電凸塊113。因此該設(shè)計非常靈活，同時該設(shè)計還在網(wǎng)內(nèi)留出了大量開口區(qū)域216，通過這些開口區(qū)域可以形成與芯片220 (例如，VDD、VSS和 I/O)的其他連接。其次，由于該網(wǎng)狀總線簡化了為ESD電流的通過提供短路徑的選擇性連接，所以該網(wǎng)狀總線210允許了 ESD放電的低電阻路徑設(shè)計。這種能力改進了 ESD性能。
圖4示出的是中介層200A的可選的實施例的示意性俯視圖。圖4具體地示出了中介層內(nèi)的ESD總線(例如，圖1中的ESD總線22或圖2中的ESD總線119)的布局的實施例。在該實施例中，ESD總線210A被布置在多個連接的環(huán)230a、230b、230c、230d中，每個連接的環(huán)都與相應的上面的芯片220a、220b、220c、220d相結(jié)合。這些環(huán)分別限定出了較大的(與圖3中的設(shè)計相比較的時候)開口區(qū)域240a、240b、240c、240d，這些開口區(qū)域通過金屬連接件250相連接。金屬連接件250可以被配置成網(wǎng)，從而提供可以允許導電通孔穿過其延伸的開口區(qū)域252。當中介層200A中的資源是有限的或非常昂貴的時候可以使用該實施例，這是因為，ESD總線210在中介層中占用的金屬區(qū)域更少(即，所占用的空間更小)并且留下了更多可以允許其他連接件(垂直的和水平的)穿過的開口區(qū)域。在該實施例中，優(yōu)選地在環(huán)230的角上形成芯片到ESD總線的連接件，這些角中的一些被標記為角 235。也可以將ESD總線到導電凸塊113連接件形成至角235或環(huán)狀連接區(qū)域250。
圖5示出的是2. 5D/3D IC封裝件100A的另一個實例。除了中介層105是有源的而不是無源的以外， IC封裝件100A與圖2中所示的以及上面描述的IC封裝件相同，并且類似的參考標號同樣被用于表示類似的部件。圖5中可以看出，IC封裝件100A包括經(jīng)過修改的中介層105A，該中介層被用于相關(guān)的經(jīng)過修改的芯片140A。芯片140A不包括噪聲保護ESD2模塊154或ESD總線142 (見圖2)。然而，經(jīng)過修改的中介層105A中構(gòu)造有與ESD 總線119A相連接的ESD2模塊154A。芯片140A的低電源軌144被標記為芯片140A的ESD 總線。
圖2A中所示的虛線路徑165A示出的是放電路徑，該放電路徑用于分配到芯片#1 的VDDl終端上的ESD事件。該放電路徑以如下方式進行 從VDDI終端經(jīng)過中介層105A的相應的導電通孔121 ;到達芯片#1的高電源軌146 ;經(jīng)過芯片#1的ESD電源箝位電路148 ； 經(jīng)過芯片#1的充當?shù)谝恍酒珽SD總線的低電源軌144 ;進入中介層105A內(nèi)部的第一 ESD2 模塊154A ;經(jīng)過中介層105A的ESD總線119A ;經(jīng)過與芯片#2連接的第二 ESD2模塊154A ； 并且向下通過中介層105內(nèi)部的相應的導電通孔到達芯片#2的VSS2終端。在不連接中介層105內(nèi)的ESD總線119A的情況下，兩個芯片之間的界面電路將遭遇到交叉芯片的ESD事件并且處于該ESD事件所造成的危險下。
盡管圖5示出的是噪聲隔離ESD2電路形成在有源的中介層105A中，但是應該理解，系統(tǒng)的其他ESD保護部件也可以形成在該有源中介層中，該其他ESD保護部件包括，例如，用于增強IC系統(tǒng)性能的ESD電源箝位電路和/或I/O信號ESD保護電路。
圖6示出的是中介層300的實施例的示例性俯視圖。與圖3類似，圖6具體地示出了中介層內(nèi)部的ESD總線(例如，圖1的ESD總線22或圖5中的ESD總線119A)的布局。 在該實施例中，ESD總線210被布置在導電的網(wǎng)狀布局中，優(yōu)選地是金屬網(wǎng)狀布局。芯片 320a,320b,320c和320d(通過虛線輪廓示出)被設(shè)置在中介層300上以及ESD總線119A 上方。ESD2模塊350形成在中介層105A(見圖5)的襯底層109中并且在一個端部處通過中介層111內(nèi)部的導電通孔和/或互連365與ESD總線310相連接，并且在另一個端部處通過導電互連和通孔360向上直到相應的芯片320的ESD總線。這些連接件的垂直方面可以出現(xiàn)在網(wǎng)開口 316內(nèi)。在該實施例中，芯片320不需要與ESD總線310直接連接，而是通過有源器件(即，通過ESD2模塊350)進行連接。根據(jù)圖3的實施例，從網(wǎng)310到導電凸塊 113 (尤其是VSS凸塊113)的連接件由穿過互連層111、襯底以及底部金屬互連層107形成的導電通孔121構(gòu)成(再次見圖2)。
應該理解，中介層中的整體E SD總線不必須形成在單個的導電層中。而是可以使用不同的導電層形成ESD總線，從而形成網(wǎng)連接。在實施例中，即使是背面金屬層也能夠用于形成部分的整體ESD總線。
如上面根據(jù)圖3所述的那樣，網(wǎng)狀的ESD總線布局提供了多個用于制造連接件的便利位置并且由此在設(shè)計上非常靈活，同時還能夠在網(wǎng)內(nèi)留下大量開口區(qū)域316，穿過這些開口區(qū)域可以形成與芯片320的其他連接 件。中介層105A可以包括一個以上的用于每個芯片320的ESD2模塊350。網(wǎng)狀總線310為ESD放電提供了低電阻，這是因為，該網(wǎng)狀總線減小了發(fā)生ESD事件的ESD路徑的長度。這種能力改善了 ESD性能。
圖7示出的是中介層300A的可選實施例的示意性俯視圖。與圖4類似，圖7具體地示出了中介層內(nèi)部的ESD總線(例如，圖1的ESD總線22或圖5中的ESD總線119A)的布局。在該實施例中，ESD總線310被布置在多個連接的環(huán)330a、330b、330c、330d中，每個連接的環(huán)都與相應的上面的芯片320a、320b、320c、320d相結(jié)合。這些環(huán)分別限定出了大的開口區(qū)域340a、340b、340c、340d，這些開口區(qū)域通過金屬連接件350相連接，該金屬連接件 350可以被配置成網(wǎng)，從而提供了開口區(qū)域352，導電通孔連接穿過該開口區(qū)域352延伸。當中介層中的資源有限的時候，可以使用該實施例，這是因為ESD總線310在中介層中占用的金屬區(qū)域更少(即，所占用的空間更小)并且提供了更多用于其他連接件(垂直的以及水平的)的開口區(qū)域。根據(jù)圖6的實施例，芯片到ESD模塊的連接件通過垂直的和水平的互連件360構(gòu)成，而ESD模塊到ESD總線的連接件通過垂直的和水平的互連件365構(gòu)成。從 ESD總線310A至導電凸塊113的連接件可以在環(huán)形連接區(qū)域350的角335或邊337中形成。
盡管圖2、圖3、圖6和圖7所示出的ESD總線119、119A具有網(wǎng)狀構(gòu)造或環(huán)形構(gòu)造，但應該理解，根據(jù)設(shè)計需要也可以使用其他形狀和構(gòu)造。通常，通過最小化ESD總線中的ESD路徑的長度來增強ESD性能。以此原則作為指導，可以基于相應的芯片導電凸塊70 和中介層導線凸塊62的位置以及中介層的互連層107、111內(nèi)部的金屬互連的布局來設(shè)計 ESD總線布局。從上述公開中應該理解，中介層內(nèi)部的ESD路徑可以只包括無源部件(例如，導線和/或電容器)或可以包括有源部件(例如，二極管)。
應該意識到，即使在本文中根據(jù)2. 5D封裝件的設(shè)計或混合的2. 5D/3D設(shè)計對各個實施例進行了描述，其中，單個芯片和芯片堆疊件都被設(shè)置在中介層上，但應該理解，在此所述的ESD保護結(jié)構(gòu)仍適用于帶有芯片堆疊件和中介層的純3D設(shè)計，該芯片堆疊件設(shè)置在中介層上并且該中介層部分用于在堆疊件的芯片之間通信。而且，甚至可以將該ESD保護結(jié)構(gòu)使用在芯片不共享I/O的設(shè)計中，這是因為，ESD事件可能發(fā)生在不同芯片的電源/接地引腳之間。該中介層為交叉芯片提供了 ESD保護，從而提供了可靠并且全面的ESD保護。
在本文中公開的2. 5D/3D集成電路結(jié)構(gòu)的一個實施例中，該集成電路結(jié)構(gòu)包括設(shè)置在中介層上的第一集成電路器件和第二集成電路器件。每個集成電路器件在其中都具有與內(nèi)部ESD總線連接的靜電放電(ESD)保護電路。為了向集成電路器件提供交叉器件ESD 保護，該中介層包括與第一和第二集成電路器件的ESD總線電連接的ESD總線。
在2. 5D/3D集成電路結(jié)構(gòu)的其他實施例中，該結(jié)構(gòu)包括中介層，該中介層具有金屬互連層以及其間的襯底層，并且第一集成電路芯片和第二集成電路芯片被設(shè)置在該中介層上。每個集成電路器件都具有芯片上靜電放電(ESD)保護電路。每個集成電路芯片的芯片上ESD保護電路都包括用于保護電源到接地的ESD電源箝位電路以及輸入/輸出(I/O) 信號ESD保護電路。為了不同接地之間的噪聲隔離，該2. 5D/3D集成電路結(jié)構(gòu)還包括分別與第一集成電路芯片和第二集成電路芯片相結(jié)合的第一噪聲隔離ESD保護電路和第二噪聲隔離ESD保護電路。為了向集成電路芯片提供交叉器件ESD保護，該中介層包括與第一噪聲隔離ESD保護電路和第二噪聲隔離ESD保護電路電連接的ESD總線。
在另一個實施例中，集成電路結(jié)構(gòu)包括設(shè)置在有源中介層上的第一集成電路器件和第二集成電路器件，為了傳送交叉芯片的ESD電流，該有源中介層包括與第一集成電路器件和第二集成電路器件電連接的ESD總線。該有源中介層包括形成在每個集成電路器件中的與有源中介層的ESD總線電連接的每個集成電路器件的ESD保護電路。
雖然已經(jīng)通過示例性的實施例對本發(fā)明進行了描述，但本發(fā)明并不局限于此。相反地，所附的權(quán)利要求應該包括本發(fā)明的其他變型和實施例。本領(lǐng)域的技術(shù)人員可以在不背離本發(fā)明的范圍和等效設(shè)置的范圍的條件下實現(xiàn)這些變型和實施例。
權(quán)利要求
1.一種集成電路結(jié)構(gòu)，包括 第一集成電路器件和第二集成電路器件，設(shè)置在中介層上，每個集成電路器件中都具有與內(nèi)部ESD總線相連接的靜電放電(ESD)保護電路，所述中介層包括與所述第一集成電路器件和所述第二集成電路器件的所述ESD總線電連接的ESD總線，用于向所述集成電路器件提供交叉器件ESD保護。
2.根據(jù)權(quán)利要求1所述的集成電路，其中，所述第一集成電路器件和所述第二集成電路器件通過所述中介層與位于所述中介層的底面的相應接地連接器相連接，并且所述中介層的ESD總線與位于所述中介層的底面的相應接地連接器電連接。
3.根據(jù)權(quán)利要求1所述的集成電路，其中，所述中介層包括金屬互連層，并且所述中介層的所述ESD總線形成在所述金屬互連層內(nèi)的金屬線級層內(nèi)。
4.根據(jù)權(quán)利要求3所述的集成電路結(jié)構(gòu)，其中，所述中介層的所述ESD總線以網(wǎng)狀結(jié)構(gòu)被布置在所述第一集成電路器件和所述第二集成電路器件下面。
5.根據(jù)權(quán)利要求4所述的集成電路結(jié)構(gòu)，并且其中，所述第一集成電路器件和所述第二集成電路器件的ESD總線直接與所述中介層的ESD總線電連接，而在其間沒有連接任何有源器件。
6.根據(jù)權(quán)利要求4所述的結(jié)成電路結(jié)構(gòu)，其中，所述第一集成電路和所述第二集成電路至少包括第一 ESD保護電路和第二 ESD保護電路，所述第一 ESD保護電路和所述第二ESD保護電路分別電連接在所述第一集成電路器件的ESD總線和所述第二集成電路器件的ESD總線與所述中介層的ESD總線之間。
7.根據(jù)權(quán)利要求3所述的集成電路結(jié)構(gòu)，其中，所述中介層的所述ESD總線包括 第一環(huán)形結(jié)構(gòu)，設(shè)置在所述第一集成電路器件下面；以及 第二環(huán)形結(jié)構(gòu)，設(shè)置在所述第二集成電路器件下面，并且與所述中介層中的所述第一環(huán)形結(jié)構(gòu)相連接。
8.根據(jù)權(quán)利要求7所述的集成電路結(jié)構(gòu)，其中，所述第一集成電路器件的ESD總線和所述第二集成電路器件的ESD總線分別直接與所述第一環(huán)形結(jié)構(gòu)和所述第二環(huán)形結(jié)構(gòu)電連接，而在其間沒有連接任何有源器件。
9.根據(jù)權(quán)利要求7所述的集成電路，其中，所述第一集成電路和所述第二集成電路至少包括第一 ESD保護電路和第二 ESD保護電路，所述第一 ESD保護電路和所述第二 ESD保護電路分別電連接在所述第一集成電路器件和所述第一環(huán)形結(jié)構(gòu)之間以及所述第二集成電路器件和所述第二環(huán)形結(jié)構(gòu)之間。
10.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，至少包括第一ESD保護電路和第二 ESD保護電路，所述第一 ESD保護電路和所述第二 ESD保護電路分別電連接在所述第一集成電路器件的低電源節(jié)點和所述第二集成電路器件的低電源節(jié)點與所述中介層的所述ESD總線之間。
11.根據(jù)權(quán)利要求10所述的集成電路結(jié)構(gòu)，其中，所述第一ESD保護電路和所述第二ESD保護電路分別包括在所述第一集成電路器件和所述第二集成電路器件內(nèi)，并且電連接在每個集成電路器件的所述低電源節(jié)點和ESD總線之間。
12.根據(jù)權(quán)利要求10所述的集成電路結(jié)構(gòu)，其中，所述第一ESD保護電路和所述第二ESD保護電路形成在所述中介層中。
13.根據(jù)權(quán)利要求10所述的集成電路結(jié)構(gòu)，其中，所述第一ESD保護電路和所述第二 ESD保護電路均包括交叉相連的二極管對。
14.一種集成電路結(jié)構(gòu)，包括中介層，包括金屬互連層和所述金屬互連層之間的襯底層；以及第一集成電路芯片和第二集成電路芯片，設(shè)置在所述中介層上，每個集成電路器件具有芯片上靜電放電(ESD)保護電路，每個集成電路芯片的所述芯片上ESD保護電路都包括用于電源到接地保護的ESD電源箝位電路以及輸入/輸出(I/O)信號ESD保護電路；以及第一噪聲隔離ESD保護電路和第二噪聲隔離ESD保護電路，分別用于隔離與所述第一集成電路芯片和所述第二集成電路芯片相關(guān)的不同的接地之間的噪聲；以及其中，為了向所述集成電路芯片提供交叉器件ESD保護，所述中介層包括與所述第一噪聲隔離ESD保護電路和所述第二噪聲隔離ESD保護電路電連接的ESD總線。
15.根據(jù)權(quán)利要求14所述的集成電路，其中，所述第一集成電路芯片和所述第二集成電路芯片分別通過所述中介層在所述中介層的所述金屬互連層之一處與第一接地連接器和第二接地連接器連接，并且所述中介層的所述ESD總線在所述金屬互連層之一處與中介層接地連接器電連接。
16.根據(jù)權(quán)利要求15所述的集成電路結(jié)構(gòu)，其中，所述第一接地連接器和所述第二接地連接器分別與所述第一集成電路芯片和所述第二集成電路芯片的所述ESD電源箝位電路以及I/O信號ESD保護電路相連接。
17.根據(jù)權(quán)利要求16所述的集成電路結(jié)構(gòu)，其中，所述中介層的ESD總線包括位于所述第一集成電路芯片和所述第二集成電路芯片下面的金屬線網(wǎng)，所述第一集成電路芯片和所述第二集成電路芯片形成在另一個所述金屬互連層內(nèi)。
18.根據(jù)權(quán)利要求17所述的集成電路結(jié)構(gòu)，其中，所述第一噪聲隔離ESD保護電路和所述第二噪聲隔離ESD保護電路形成在所述中介層中，并且分別電連接在所述第一接地連接器和所述第二接地連接器與所述中介層的ESD總線之間。
19.根據(jù)權(quán)利要求16所述的集成電路結(jié)構(gòu)，其中，所述頂面金屬互連層內(nèi)的ESD總線包括第一環(huán)形結(jié)構(gòu)；位于所述第一集成電路芯片下面；以及第二環(huán)形結(jié)構(gòu)；位于所述第二集成電路芯片下面并且與所述第一環(huán)形結(jié)構(gòu)相連接。
20.根據(jù)權(quán)利要求19所述的集成電路結(jié)構(gòu)，其中，所述第一噪聲隔離ESD保護電路和所述第二噪聲隔離ESD保護電路形成在所述中介層中并且分別電連接在所述第一接地連接器和所述第二接地連接器與所述中介層的ESD總線之間。
21.一種集成電路結(jié)構(gòu)，包括第一集成電路器件和第二集成電路器件，設(shè)置在有源中介層上，為了傳送交叉芯片 ESD電流，所述有源中介層包括與所述第一集成電路器件和所述第二集成電路器件電連接的ESD總線，所述有源中介層包括形成在每個集成電路器件中的所述每個集成電路器件的 ESD保護電路，所述每個集成電路器件都與所述有源中介層的ESD總線電連接。
全文摘要
本發(fā)明涉及一種集成電路結(jié)構(gòu)，包括設(shè)置在中介層上的第一集成電路器件和第二集成電路器件。每個集成電路器件中都具有與內(nèi)部ESD總線連接的靜電放電(ESD)保護電路。第一和第二集成電路器件通過中介層相互通信。為了向集成電路器件提供交叉器件的ESD保護，該中介層包括與第一和第二集成電路器件的ESD總線電連接的ESD總線。本發(fā)明還提供了一種2.5D/3D集成電路系統(tǒng)的ESD保護。
文檔編號H02H9/04GK103000625SQ20121001949
公開日2013年3月27日 申請日期2012年3月9日 優(yōu)先權(quán)日2011年9月8日
發(fā)明者陳佳惠, 曾瑞村 申請人:臺灣積體電路制造股份有限公司