專利名稱：保護(hù)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及裝置保護(hù)系統(tǒng)，且更明確地說，涉及一種欠電壓及過電壓保護(hù)系統(tǒng)。
背景技術(shù)：
電源通常具有瞬變電壓事件，瞬變電壓事件可造成對(duì)從電源接收電力的電子裝置 的顯著損壞。雖然大多數(shù)裝置包括過電壓瞬變保護(hù)電路(例如，靜電放電電路(ESD)、接地容錯(cuò)電路等等)，但欠電壓瞬變事件通常難檢測(cè)且難管理。舉例來說，當(dāng)電力連接器、插孔或適配器“反向地”或以反極性形式插入到電子裝置中時(shí)，可發(fā)生欠電壓瞬變事件。在欠電壓瞬變事件期間，大的負(fù)電流可開始通過裝置而流到電源，且過電壓瞬變保護(hù)電路、電子裝置或其兩者可在此過程中受到損壞。

發(fā)明內(nèi)容
大體上來說，本發(fā)明為耦合到電力軌的電子裝置/電路提供一種用于欠電壓保護(hù)及過電壓保護(hù)兩者的保護(hù)系統(tǒng)及方法。一般來說，保護(hù)系統(tǒng)包括欠電壓保護(hù)電路，欠電壓保護(hù)電路操作以阻止欠電壓瞬變事件，欠電壓瞬變事件原本會(huì)造成顯著的電流從參考電位流到電源。此外，以與欠電壓保護(hù)電路成堆疊布置的形式提供過電壓保護(hù)電路以提供顯著的正高電壓容差。本發(fā)明的欠電壓保護(hù)電路可利用常規(guī)低電壓晶體管裝置以處置欠電壓或過電壓事件。本發(fā)明的欠電壓保護(hù)電路還可耦合到各種各樣的電源配置以為電子裝置或電路提供電壓瞬變保護(hù)，同時(shí)允許使用常規(guī)高電壓過電壓保護(hù)電路且促進(jìn)電子裝置/電路的穩(wěn)態(tài)操作。


根據(jù)對(duì)與所主張的標(biāo)的物一致的實(shí)施例的以下詳細(xì)描述，所主張的標(biāo)的物的特征及優(yōu)點(diǎn)將變得顯而易見，應(yīng)參考附圖考慮所述描述，在附圖中圖I說明與本發(fā)明的各個(gè)實(shí)施例一致的保護(hù)系統(tǒng)；圖2說明圖I的保護(hù)系統(tǒng)的示意性二極管表示；圖3說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的電流汲取的比較圖表；以及圖4說明與本發(fā)明一致的另一示范性實(shí)施例的操作的流程圖。雖然以下具體實(shí)施方式
將參考說明性實(shí)施例而進(jìn)行，但說明性實(shí)施例的許多替代、修改及變化對(duì)于所屬領(lǐng)域的技術(shù)人員將是顯而易見的。
具體實(shí)施例方式大體上來說，本發(fā)明提供一種保護(hù)系統(tǒng)(及各種方法)以為耦合到電力軌的電子裝置/電路提供欠電壓保護(hù)及過電壓保護(hù)兩者。一般來說，保護(hù)系統(tǒng)包括欠電壓保護(hù)電路，欠電壓保護(hù)電路操作以阻止欠電壓瞬變事件，欠電壓瞬變事件原本會(huì)造成顯著的電流從參考電位流到電源。此外，以與欠電壓保護(hù)電路成堆疊布置的形式提供過電壓保護(hù)電路以提供顯著的正高電壓容差。有利的是，本發(fā)明的欠電壓保護(hù)電路可利用常規(guī)低電壓晶體管裝置以處置欠電壓或過電壓事件。還有利的是，本發(fā)明的欠電壓保護(hù)電路可耦合到各種各樣的電源配置以為電子裝置/電路提供電壓瞬變保護(hù)，同時(shí)允許使用常規(guī)高電壓過電壓保護(hù)電路且促進(jìn)電子裝置/電路的穩(wěn)態(tài)操作。圖I說明與本發(fā)明的各個(gè)實(shí)施例一致的保護(hù)系統(tǒng)100。作為總體概述，保護(hù)系統(tǒng)100包括耦合到電源102且通過過電壓保護(hù)電路110及112耦合到參考(GND)電位的欠電壓保護(hù)電路104。電子裝置/電路114可與欠電壓保護(hù)電路104并聯(lián)地且在一些實(shí)施例中與欠電壓保護(hù)電路104和過電壓保護(hù)電路110、112的組合并聯(lián)地耦合到電源102。如本文 所使用，術(shù)語(yǔ)“欠電壓”意味著低于與電源102相關(guān)聯(lián)的接地(GND)或參考電位(其還與電子裝置/電路114以及欠電壓保護(hù)電路104和過電壓保護(hù)電路110及112共用)且可包括(舉例來說)負(fù)電壓瞬變事件的電壓事件。在此負(fù)電壓瞬變事件期間，負(fù)電流可在圖I中描繪為Ineg的方向上流動(dòng)(即，從GND流到電源102)。如本文所使用，術(shù)語(yǔ)“過電壓”意味著高于與電源102相關(guān)聯(lián)的穩(wěn)態(tài)DC電位且可包括(舉例來說)正電壓瞬變事件的電壓事件。在正常操作期間及在過電壓事件期間，正電流可在圖I中描繪為Iptjs的方向上流動(dòng)。過電壓保護(hù)電路110及112可各自包括常規(guī)ESD電路，例如二極管堆疊、硅控制整流器(SCR)、有源線夾等等，常規(guī)ESD電路用于從電子裝置/電路114分流電源102上的過電壓瞬變條件。過電壓保護(hù)電路110及112可各自包括高電壓負(fù)金屬氧化物半導(dǎo)體(NMOS)晶體管，其具有能夠箝制過電壓事件的相對(duì)大的擊穿電壓。電子裝置/電路114可包括(舉例來說)與集成電路(1C)、芯片上系統(tǒng)(SoC)等等相關(guān)聯(lián)的其它電路及/或系統(tǒng)。一般來說，裝置114在一定程度上容忍欠電壓及過電壓。欠電壓保護(hù)電路104包括NMOS晶體管106及108。晶體管106的源極耦合到電源102且晶體管106的漏極耦合到晶體管108的漏極。晶體管108的源極耦合到過電壓保護(hù)電路110及112(110及112并聯(lián)地耦合到晶體管108)。如圖所示，晶體管106及108的襯底端子各自耦合到參考電位(GND)且η型隔離端子耦合在一起。保護(hù)電路104還可包括耦合在晶體管106的柵極與電源102之間的電阻器107。電阻器107 —般操作以在噪音或瞬變電壓尖峰條件下保護(hù)晶體管106的柵極氧化物。電阻器107限制電流流到晶體管106的柵極，這會(huì)在晶體管106的柵極與源極/主體連接之間產(chǎn)生電壓電位差。所述電位差通過允許電流主要通過寄生主體傳導(dǎo)到漏極二極管(而不是MOS裝置的溝道表面)而保護(hù)柵極氧化物。在一個(gè)實(shí)施例中，晶體管106及108各自包括低電壓隔離NMOS晶體管(如圖所示而連接的二極管)。大體上來說，“隔離”裝置意味著所述裝置的漏極/主體及源極/主體面結(jié)型二極管在物理方面及電方面與包含襯底隔離。舉例來說，隔離裝置可包括具有大擊穿特性電壓的額外η型擴(kuò)散到P型襯底面結(jié)型二極管。因?yàn)楦綦x晶體管106及108的主體面結(jié)耦合到電源102，所以額外主體到漏極二極管與二極管連接晶體管并聯(lián)地形成。
有利的是，即使系統(tǒng)100可容忍高電壓，晶體管106及108仍可為低電壓裝置(即，這些裝置無(wú)需容忍高電壓)。為此，使晶體管106相對(duì)于電源102進(jìn)行正向偏壓，且使晶體管108相對(duì)于電源102進(jìn)行反向偏壓。因此，用于晶體管106的最大VGS、VGD或VDS電壓限于大約O. 7伏特的常規(guī)NMOS閾值電壓(Vt)。晶體管108 (常規(guī)隔離NMOS裝置)的反向擊穿會(huì)將VGS、VGD或VDS限于大約7. 2伏特的低電壓漏極-源極-襯底擊穿電壓(BVDSS)。當(dāng)然，如此項(xiàng)技術(shù)中所知，可通過調(diào)整晶體管的尺寸或通過進(jìn)一步使晶體管偏壓而改變這些參數(shù)。一般來說，晶體管106的擊穿電壓可大約等于裝置114的欠電壓容差，且以組合形式，晶體管108和過電壓保護(hù)電路110及112的擊穿電壓可大約等于裝置114的過電壓容差。圖2說明圖I的保護(hù)電路的示意性二極管表示200。低電壓晶體管106是由四個(gè)二極管表示二極管202表示二極管連接晶體管，二極管204表示晶體管的主體到漏極二極管，二極管206表示晶體管的主體與隔離層之間的P/N面結(jié)，且二極管214表示隔離層與P型襯底之間的P/N面結(jié)。二極管202、204及206相對(duì)于電源102呈正向偏壓形式且二極管214相對(duì)于電源102呈反向偏壓形式(且二極管202、204及206相對(duì)于負(fù)電流Ineg呈反向偏壓形式且二極管214相對(duì)于負(fù)電流Ineg呈正向偏壓形式)。低電壓晶體管108是由四個(gè) 二極管表示二極管208表示二極管連接晶體管,二極管210表示晶體管的主體到漏極二極管，二極管212表示晶體管的主體與隔離層之間的P/N面結(jié)，且二極管216表示隔離層與P型襯底之間的P/N面結(jié)。二極管208、210、212及216相對(duì)于電源102呈反向偏壓形式(且相對(duì)于負(fù)電流Ineg呈正向偏壓形式)。過電壓保護(hù)電路110是由二極管218表示，二極管218與晶體管106及108的二極管相比一般具有較大的電壓容差(即，二極管218為高電壓裝置)。相似地，過電壓保護(hù)電路112是由二極管220表示，二極管220與晶體管106及108的二極管相比一般具有較大的電壓容差(B卩，二極管220為高電壓裝置)。二極管214、216,218及220相對(duì)于電源102呈反向偏壓形式(且相對(duì)于負(fù)電流Ineg呈正向偏壓形式)。在操作中，在欠電壓瞬變事件期間，過電壓保護(hù)電路110及112和晶體管108相對(duì)于負(fù)電流Ineg呈正向偏壓形式，而晶體管106保持相對(duì)于Ineg呈反向偏壓形式，直到超過晶體管106的擊穿電壓為止。因此，系統(tǒng)100顯著地限制Ineg，直到超過106的擊穿電壓為止。在過電壓事件期間，晶體管106呈正向偏壓形式且晶體管108和過電壓保護(hù)電路110及112呈反向偏壓形式。因此，正電流(IpJ受到限制，直到超過晶體管108和過電壓保護(hù)電路110及112的擊穿電壓為止。一旦超過晶體管108和過電壓保護(hù)電路110及112的擊穿電壓，過電壓保護(hù)電路110及112就操作以將電流分流到接地，從而在過電壓事件期間保護(hù)裝置114免受大電流。因此，此堆疊布置提供負(fù)瞬變限制能力及過電壓電流限制能力兩者。圖3說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的電流汲取的比較標(biāo)繪圖300。標(biāo)繪圖302僅表示圖I的過電壓保護(hù)電路Iio及112在欠電壓事件期間的電流汲取。換句話說，標(biāo)繪圖302表示在欠電壓事件期間通過常規(guī)過電壓保護(hù)電路的電流汲取，沒有利用本文所提供的欠電壓保護(hù)電路?？煽闯?，隨著DC電壓負(fù)擺動(dòng)(此實(shí)例中在10伏特與-10伏特之間擺動(dòng))，將近10安培的負(fù)電流從參考電位流到正電壓軌(或電源)。與此對(duì)比，標(biāo)繪圖304表示圖I的過電壓保護(hù)電路110、112及欠電壓保護(hù)電路104在欠電壓事件期間的電流汲取?？煽闯?，隨著DC電壓負(fù)擺動(dòng)(此實(shí)例中在10伏特與-10伏特之間擺動(dòng))，僅100毫微安培的負(fù)電流從參考電位流到正電壓軌(或電源)。因此，在欠電壓事件期間的電流汲取顯著地減少了許多數(shù)量級(jí)。圖4說明與本發(fā)明一致的示范性實(shí)施例的操作400的流程圖。在操作410處，相對(duì)于電源以正向偏壓形式耦合第一低電壓隔離晶體管。在操作420處，與第一低電壓隔離晶體管串聯(lián)地且相對(duì)于電源電壓以反向偏壓形式耦合第二低電壓隔離晶體管。在一些實(shí)施例中，可將電阻器耦合在第一低電壓隔離晶體管的柵極與電源之間，其中電阻器經(jīng)配置以在過電壓事件期間限制電流流到第一低電壓隔離晶體管的柵極。因此，本發(fā)明提供用于保護(hù)電子電路免受包括供應(yīng)電壓中的欠電壓瞬變的電壓瞬變的裝置、系統(tǒng)及方法。根據(jù)一個(gè)方面，提供一種電壓瞬變保護(hù)系統(tǒng)。所述系統(tǒng)可包括欠電壓保護(hù)電路，欠電壓保護(hù)電路與經(jīng)配置以從電源接收供應(yīng)電壓的電子電路并聯(lián)地耦合。此實(shí)例的欠電壓保護(hù)電路可經(jīng)配置以減少由供應(yīng)電壓中的欠電壓瞬變引起的欠電壓電流。根據(jù)另一方面，提供一種裝置。所述裝置可經(jīng)配置以提供欠電壓保護(hù)且可包括相對(duì)于電源以正向偏壓形式耦合的第一低電壓隔離晶體管。此實(shí)例的裝置還可包括與第一低電壓隔離晶體管串聯(lián)地且相對(duì)于電源電壓以反向偏壓形式耦合的第二低電壓隔離晶體管。 根據(jù)另一方面，提供一種方法，所述方法可包括相對(duì)于電源以正向偏壓形式耦合第一低電壓隔離晶體管。此實(shí)例的方法還可包括與第一低電壓隔離晶體管串聯(lián)地且相對(duì)于電源電壓以反向偏壓形式耦合第二低電壓隔離晶體管。如本文所使用，術(shù)語(yǔ)“名義”或“名義上”的使用在指代量時(shí)意味著可能與實(shí)際量不同的指定量或理論量。術(shù)語(yǔ)“開關(guān)”可體現(xiàn)為MOSFET開關(guān)(例如，個(gè)別NMOS及PMOS元件)、BJT開關(guān)、二極管及/或此項(xiàng)技術(shù)中所知的其它切換電路。此外，如本文的任何實(shí)施例所使用，“電路”可單獨(dú)地或以任何組合形式包含(舉例來說)硬接線電路、可編程電路、狀態(tài)機(jī)電路及/或包括在較大系統(tǒng)中的電路(舉例來說，可包括在集成電路中的兀件)。本文所描述的方法的實(shí)施例可在包括一個(gè)或一個(gè)以上存儲(chǔ)媒體的系統(tǒng)中實(shí)施，所述存儲(chǔ)媒體個(gè)別地或以組合形式在其上存儲(chǔ)有指令，所述指令在由一個(gè)或一個(gè)以上處理器執(zhí)行時(shí)執(zhí)行所述方法。這里，所述處理器可包括(舉例來說)系統(tǒng)CPU(例如，核心處理器)及/或可編程電路。因此，意在使根據(jù)本文所描述的方法的操作可分布在多個(gè)物理裝置(例如在若干不同物理位置處的處理結(jié)構(gòu))上。而且，意在使所述方法操作可個(gè)別地執(zhí)行或以子組合形式執(zhí)行，這將為所屬領(lǐng)域的技術(shù)人員所理解。因此，無(wú)需執(zhí)行每一流程圖的所有操作，且本發(fā)明明確地意在實(shí)現(xiàn)此類操作的所有子組合，這將為所屬領(lǐng)域的普通技術(shù)人員所理解。存儲(chǔ)媒體可包括任何類型的有形媒體，舉例來說，任何類型的磁盤(包括軟盤、光盤、光盤只讀存儲(chǔ)器(⑶-ROM)、可重寫光盤(⑶-RW)、數(shù)字多功能光盤(DVD)及磁光盤)、半導(dǎo)體裝置(例如只讀存儲(chǔ)器(ROM)、隨機(jī)存取存儲(chǔ)器(RAM)(例如動(dòng)態(tài)RAM及靜態(tài)RAMs)、可擦除可編程只讀存儲(chǔ)器(EPROM)、電可擦除可編程只讀存儲(chǔ)器(EEPROM)、快閃存儲(chǔ)器、磁卡或光卡)，或適于存儲(chǔ)電子指令的任何類型的媒體。本文中已使用的術(shù)語(yǔ)及表述是用作描述而非限制的術(shù)語(yǔ)，且在使用此類術(shù)語(yǔ)及表述時(shí)不意在排除所展示及描述的特征的任何等效物(或其部分)，且應(yīng)認(rèn)識(shí)到，在權(quán)利要求書的范圍內(nèi)各種修改是可能的。因此，權(quán)利要求書意在涵蓋所有此類等效物。本文中已描述各種特征、方面及實(shí)施例。所述特征、方面及實(shí)施例容許彼此組合，也容許變化及修改，這將為所屬領(lǐng)域的技術(shù)人員所理解。因此，本發(fā)明應(yīng)被認(rèn)為涵蓋此類組合、變化 及修改。
權(quán)利要求
1.一種電壓瞬變保護(hù)系統(tǒng)，其包含 欠電壓保護(hù)電路，其與經(jīng)配置以從電源接收供應(yīng)電壓的電子電路并聯(lián)地耦合，所述欠電壓保護(hù)電路經(jīng)配置以減少由所述供應(yīng)電壓中的欠電壓瞬變引起的欠電壓電流。
2.根據(jù)權(quán)利要求I所述的系統(tǒng)，其中所述欠電壓保護(hù)電路包含 第一低電壓隔離晶體管，其相對(duì)于所述電源以正向偏壓形式耦合；及第二低電壓隔離晶體管，其與所述第一低電壓隔離晶體管串聯(lián)地且相對(duì)于所述電源電壓以反向偏壓形式耦口 ο
3.根據(jù)權(quán)利要求2所述的系統(tǒng)，其中所述欠電壓保護(hù)電路進(jìn)一步包含 電阻器，其耦合在所述第一低電壓隔離晶體管的柵極與所述電源之間，所述電阻器經(jīng)配置以在過電壓事件期間限制電流流到所述第一低電壓隔離晶體管的所述柵極。
4.根據(jù)權(quán)利要求2所述的系統(tǒng)，其進(jìn)一步包含 過電壓保護(hù)電路，其串聯(lián)地耦合到所述第二低電壓晶體管。
5.根據(jù)權(quán)利要求2所述的系統(tǒng)，其中所述第一低電壓隔離晶體管及所述第二低電壓隔離晶體管是負(fù)金屬氧化物半導(dǎo)體NMOS晶體管。
6.根據(jù)權(quán)利要求5所述的系統(tǒng)，其中所述第一低電壓隔離晶體管及所述第二低電壓隔離晶體管的襯底端子耦合到接地參考電位。
7.根據(jù)權(quán)利要求5所述的系統(tǒng)，其中所述第一低電壓隔離晶體管的η型隔離端子耦合到所述第二低電壓隔離晶體管的η型隔離端子。
8.根據(jù)權(quán)利要求2所述的系統(tǒng)，其中所述第一低電壓隔離晶體管的擊穿電壓是基于所述電子電路的欠電壓容差。
9.根據(jù)權(quán)利要求4所述的系統(tǒng)，其中所述第二低電壓隔離晶體管的擊穿電壓是基于所述電子電路的過電壓容差且是進(jìn)一步基于所述過電壓保護(hù)電路的擊穿電壓。
10.一種欠電壓保護(hù)電路，其包含 第一低電壓隔離晶體管，其相對(duì)于電源以正向偏壓形式耦合；及 第二低電壓隔離晶體管，其與所述第一低電壓隔離晶體管串聯(lián)地且相對(duì)于所述電源電壓以反向偏壓形式耦合。
11.根據(jù)權(quán)利要求10所述的電路，其進(jìn)一步包含耦合在所述第一低電壓隔離晶體管的柵極與所述電源之間的電阻器，所述電阻器經(jīng)配置以在過電壓事件期間限制電流流到所述第一低電壓隔離晶體管的所述柵極。
12.根據(jù)權(quán)利要求10所述的電路，其中所述第一低電壓隔離晶體管及所述第二低電壓隔離晶體管是NMOS晶體管。
13.根據(jù)權(quán)利要求12所述的電路，其中所述第一低電壓隔離晶體管及所述第二低電壓隔離晶體管的襯底端子耦合到接地參考電位。
14.根據(jù)權(quán)利要求12所述的電路，其中所述第一低電壓隔離晶體管的η型隔離端子耦合到所述第二低電壓隔離晶體管的η型隔離端子。
15.一種用于提供欠電壓保護(hù)的方法，其包含 相對(duì)于電源以正向偏壓形式耦合第一低電壓隔離晶體管；及 與所述第一低電壓隔離晶體管串聯(lián)地且相對(duì)于所述電源電壓以反向偏壓形式耦合第二低電壓隔離晶體管。
16.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包含將電阻器耦合在所述第一低電壓隔離晶體管的柵極與所述電源之間，所述電阻器經(jīng)配置以在過電壓事件期間限制電流流到所述第一低電壓隔離晶體管的所述柵極。
17.根據(jù)權(quán)利要求15所述的方法，其中所述第一低電壓隔離晶體管及所述第二低電壓隔離晶體管是NMOS晶體管。
18.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包含將所述第一低電壓隔離晶體管及所述第二低電壓隔離晶體管的襯底端子耦合到接地參考電位。
19.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包含將所述第一低電壓隔離晶體管的η型隔離端子耦合到所述第二低電壓隔離晶體管的η型隔離端子。
全文摘要
本發(fā)明提供用于保護(hù)電子電路免受包括供應(yīng)電壓中的欠電壓瞬變的電壓瞬變的裝置、系統(tǒng)及方法。所述裝置可包括相對(duì)于電源以正向偏壓形式耦合的第一低電壓隔離晶體管，及與所述第一低電壓隔離晶體管串聯(lián)地且相對(duì)于電源電壓以反向偏壓形式耦合的第二低電壓隔離晶體管。所述裝置可進(jìn)一步包括耦合在所述第一低電壓隔離晶體管的柵極與所述電源之間的電阻器，所述電阻器經(jīng)配置以在過電壓事件期間限制電流流到所述第一低電壓隔離晶體管的所述柵極。
文檔編號(hào)H02H9/04GK102842901SQ201210200279
公開日2012年12月26日 申請(qǐng)日期2012年6月18日 優(yōu)先權(quán)日2011年6月16日
發(fā)明者尼科爾·加涅, 史蒂文·馬卡盧索, 泰勒·戴格爾, 姜泰尹 申請(qǐng)人:快捷半導(dǎo)體(蘇州)有限公司, 飛兆半導(dǎo)體公司