專(zhuān)利名稱(chēng)：動(dòng)態(tài)mosfet柵極驅(qū)動(dòng)器的制作方法
技術(shù)領(lǐng)域：
這里公開(kāi)的實(shí)施例主要地涉及一種柵極驅(qū)動(dòng)器系統(tǒng)架構(gòu)和控制方法，并且更具體地涉及一種在單個(gè)切換周期期間動(dòng)態(tài)調(diào)整驅(qū)動(dòng)電流的柵極驅(qū)動(dòng)器系統(tǒng)。
背景技術(shù)：
功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)是包括切換模式電源的功率電子系統(tǒng)中常用的半導(dǎo)體切換器件。用于功率MOSFET的柵極驅(qū)動(dòng)器對(duì)于實(shí)現(xiàn)高性能(如低電磁干擾(EMI)、高效率和良好控制性能)而言是關(guān)鍵的。圖1是圖示了使用M0SFETQ1的常規(guī)回掃型切換功率轉(zhuǎn)換器100的電路圖。切換功率轉(zhuǎn)換器100包括功率級(jí)105和次級(jí)輸出級(jí)107。功率級(jí)105包括MOSFET Ql和功率變壓器Tl。功率變壓器Tl包括初級(jí)繞組Np、次級(jí)繞組Ns和輔助繞組Na。次級(jí)輸出級(jí)107包括二極管Dl和輸出電容器Cl?？刂破?01使用具有接通時(shí)間(Ton)和關(guān)斷時(shí)間(Tqff)的脈沖這一形式的輸出驅(qū)動(dòng)信號(hào)102來(lái)控制MOSFETQl的接通狀態(tài)和關(guān)斷狀態(tài)。換而言之，控制器101生成驅(qū)動(dòng)MOSFET Ql的輸出驅(qū)動(dòng)信號(hào)102。

從AC功率源(未示出)接收AC功率，并且對(duì)AC功率整流以提供未調(diào)節(jié)的輸入電壓VD。。輸入功率在開(kāi)關(guān)Ql接通之時(shí)存儲(chǔ)于變壓器Tl中，因?yàn)槎O管D1在MOSFET Ql接通時(shí)變成反向偏置。然后，在開(kāi)關(guān)Ql關(guān)斷之時(shí)跨電容器C1向電子設(shè)備傳送整流的輸入功率，因?yàn)槎O管Dl在MOSFET Ql 關(guān)斷時(shí)變成正向偏置。二極管D1作為輸出整流器來(lái)工作，并且電容器仏作為輸出濾波器來(lái)工作。向電子設(shè)備遞送所得的經(jīng)整流的輸出電壓VQUT。如先前提到的那樣，控制器101生成用于控制MOSFET Ql的接通時(shí)間和關(guān)斷時(shí)間并且調(diào)整輸出電壓Vqut的適當(dāng)開(kāi)關(guān)驅(qū)動(dòng)脈沖102。控制器101在包括PWM(脈沖寬度調(diào)制)和/或PFM(脈沖頻率調(diào)制)模式的多種操作模式中基于切換功率轉(zhuǎn)換器的先前切換周期中的感測(cè)的輸出電壓Vsense和感測(cè)的初級(jí)側(cè)電流Id使用反饋回路來(lái)控制MOSFET Ql。Isense用來(lái)感測(cè)經(jīng)過(guò)初級(jí)繞組Np的初級(jí)電流Id并且以跨感測(cè)電阻器Rs的電壓這一形式切換Q1。跨變壓器Tl的輔助繞組Na反映輸出電壓VQUT，經(jīng)由包括電阻器R1和R2的電阻分壓器向控制器101輸入該輸出電壓作為電壓VSENSE?；诟袦y(cè)的輸出電壓，控制器101確定切換功率轉(zhuǎn)換器100的操作頻率，該操作頻率規(guī)定輸出驅(qū)動(dòng)信號(hào)102中的接通時(shí)間(TJ和關(guān)斷時(shí)間(Tqff)的頻率。圖2圖示了在控制器101中包括的常規(guī)柵極驅(qū)動(dòng)器系統(tǒng)配置。驅(qū)動(dòng)器末級(jí)包括高側(cè)PMOS Qp和低側(cè)NMOS Qno高側(cè)PMOS源極連接到Ncc,而低側(cè)NMOS源極連接到接地(GND)。如圖2中所示，控制器101包括柵極驅(qū)動(dòng)器控制電路201。柵極驅(qū)動(dòng)器控制電路202生成開(kāi)關(guān)控制信號(hào)S以及分別用于PMOS Qp和NMOS Qn的驅(qū)動(dòng)器信號(hào)Sp和Sn。
圖3圖示了常用于分析MOSFET切換性能的等效電路模型。器件的切換性能取決于為了跨器件的寄生電容建立電壓改變而需要的時(shí)間。Re代表MOSFET的柵極的分布式電阻。Ls和Ld分別代表MOSFET的源極和漏極引線電感。CeD代表MOSFET的柵極到漏極電容(即米勒電容)并且是電壓的非線性函數(shù)。Ces和Cds分別代表MOSFET的柵極到源極電容和漏極到源極電容。最后，等效電路圖示了跨MOSFET的漏極和源極的體-漏極二極管?？梢詤⒄?qǐng)D4中所示具體波形來(lái)理解MOSFET操作。一般而言，圖4圖示了在切換周期內(nèi)的各種時(shí)間的與功率MOSFET Ql的漏極電流Id對(duì)應(yīng)的電流Isense、開(kāi)關(guān)控制信號(hào)S1、用于驅(qū)動(dòng)器下側(cè)NMOS Qn的柵極驅(qū)動(dòng)器信號(hào)Sn、用于驅(qū)動(dòng)器高側(cè)PMOS Qp的柵極驅(qū)動(dòng)器信號(hào)SP、MOSFET Ql的柵極到源極電壓Ves和MOSFET Ql的漏極到源極電壓VDS。
在時(shí)間h處，控制器101通過(guò)發(fā)出高401開(kāi)關(guān)控制信號(hào)S來(lái)接通Ql并且通過(guò)發(fā)出低403柵極驅(qū)動(dòng)器信號(hào)Sn來(lái)關(guān)斷低側(cè)NMOS Qn。在時(shí)間h處，在防止高側(cè)PMOS Qp與低側(cè)NMOS (^之間直沖(shoot through)的短時(shí)間延遲之后,控制器101將柵極驅(qū)動(dòng)器信號(hào)Sp設(shè)置成低405，這接通高側(cè)PMOS Qp。在時(shí)間區(qū)間[t1; t2]期間，柵極驅(qū)動(dòng)電流對(duì)Ql的輸入電容器充電。電流流過(guò)高側(cè)PMOS Qp,并且高側(cè)PMOS Qp的接通狀態(tài)電阻Rds (on)_P適于作為柵極電阻Rg，該柵極電阻影響用來(lái)驅(qū)動(dòng)功率MOSFET Ql的驅(qū)動(dòng)電流。當(dāng)Ql的柵極到源極電壓Ves上升407至用于MOSFET Ql的閾值電壓Vth以上時(shí)，Ql開(kāi)始傳導(dǎo)。在時(shí)間區(qū)間[t1;t2]期間，MOSFET Ql的漏極到源極電壓VDS仍然維持高電壓409，例如Vds = VDC。根據(jù)系統(tǒng)配置，Vdc可以約為300V或者更高。在時(shí)間區(qū)間[t2, t3]期間，Ql的柵極到源極電壓Ves達(dá)到臺(tái)階(plateau) 411并且保持于這一臺(tái)階411。另外，驅(qū)動(dòng)電流主要對(duì)Ql的米勒電容器CeD充電。如圖4中所示，Ql的漏極到源極電壓Vds在時(shí)間區(qū)間[t2，t3]期間減少413 (由dV/dt代表)。與Ql的漏極到源極電容器Cds和變壓器的寄生電容耦合的Ql的漏極到源極電壓Vds的改變速率dV/dt借助C*dV/dt生成漏極電流Id中的電流尖峰415。在時(shí)間區(qū)間[t3，t4]期間，當(dāng)Ql的漏極到源極電壓Vds減少至低電平417時(shí)，米勒電容器CeD充電完全，并且驅(qū)動(dòng)電流主要對(duì)Ql的柵極到源極電容器Ces充電。在時(shí)間區(qū)間[t3，t4]期間，柵極到源極電壓Ves上升419并且最終達(dá)到V。。附近。Ql的接通轉(zhuǎn)變完成。在時(shí)間區(qū)間[t4，t5]期間，柵極到源極電壓Ves維持于Vcc附近，并且Ql的漏極到源極電壓Vds保持于低電平417。另外，在時(shí)間區(qū)間[t4，t5]期間，漏電流ID朝著理想尖峰上升421。在時(shí)間t5處，控制器101判決關(guān)斷Ql (由開(kāi)關(guān)控制信號(hào)S2變低423示出)，并且柵極驅(qū)動(dòng)器信號(hào)Sp設(shè)置成高425，這關(guān)斷高側(cè)PMOS Qp。如圖4中所示，漏極電流Id在時(shí)間t5處達(dá)到理想尖峰。在時(shí)間丨5處，柵極驅(qū)動(dòng)器信號(hào)Sn保持低403。另外，在時(shí)間丨5處，柵極到源極電壓Ves維持于\c附近，并且Ql的漏極到源極電壓Vds保持于低電平417。在時(shí)間t6處，在防止高側(cè)PMOS Qp與低側(cè)NMOS Qn之間直沖的短時(shí)間延遲之后，柵極驅(qū)動(dòng)器信號(hào)SnS置成高427，這接通低側(cè)NMOS QN。在時(shí)間區(qū)間[t6，t7]期間，低側(cè)NMOSQn提供用于對(duì)電容器Ces放電的路徑，并且低側(cè)NMOS Qn的接通狀態(tài)電阻Rds (on)_N影響放電電流。如圖4中所示，Ql的柵極到源極電壓Ves從V。。減少至少于V。。，但是大于Vth的臺(tái)階431，并且Ql的漏極到源極電壓Vds保持于低電平417。在時(shí)間區(qū)間[t7，t8]期間，Ql的柵極到源極電壓Ves保持于臺(tái)階431，并且驅(qū)動(dòng)電流主要對(duì)Ql的米勒電容器CeD放電。另外，漏極到源極電壓Vds在時(shí)間區(qū)間[t7，t8]期間朝著高電壓409上升433 (由dV/dt代表)。在時(shí)間區(qū)間[t8，t9]期間(未考慮高頻振鈴和其它寄生效應(yīng))，Q1的漏極到源極電壓Vds達(dá)到最大DC電壓409，并且驅(qū)動(dòng)電流主要對(duì)電容器Ces放電。另外，Ql的柵極到源極電壓Ves減少435。一旦柵極到源極電壓Ves減少至閾值電壓Vth以下，Ql關(guān)斷，并且漏極電流Id在時(shí)間t9達(dá)到實(shí)際尖峰并且衰減437至零。Ql的關(guān)斷轉(zhuǎn)變完成。

發(fā)明內(nèi)容
描述一種在操作期間使功率MOSFET的EMI和傳導(dǎo)損耗最小的動(dòng)態(tài)MOSFET柵極驅(qū)動(dòng)器系統(tǒng)架構(gòu)和控制方案的實(shí)施例。在一個(gè)實(shí)施例中，柵極驅(qū)動(dòng)器耦合到功率MOSFET的柵極。在切換功率轉(zhuǎn)換器的單個(gè)切換周期內(nèi)，柵極驅(qū)動(dòng)器在MOSFET的接通操作期間變化在MOSFET的柵極處的驅(qū)動(dòng)電流，以在接通操作期間減少EMI和傳導(dǎo)損耗。此外，在切換周期內(nèi)的MOSFET的關(guān)斷操作期間，柵極驅(qū)動(dòng)器也變化在MOSFET的柵極處的驅(qū)動(dòng)電流，以減少關(guān)斷延遲時(shí)間并且減少EMI。在一個(gè)實(shí)施例中，為了變化功率MOSFET的驅(qū)動(dòng)電流，MOSFET柵極驅(qū)動(dòng)器系統(tǒng)在切換功率轉(zhuǎn)換器的單個(gè)(即一個(gè))切換周期內(nèi)動(dòng)態(tài)調(diào)整柵極驅(qū)動(dòng)器接通電阻和/或柵極驅(qū)動(dòng)器關(guān)斷電阻以減少系統(tǒng)中的EMI并且在操作期間使功率MOSFET的傳導(dǎo)損耗最小。在切換周期的接通時(shí)間期間，系統(tǒng)在初始接通時(shí)段設(shè)置相對(duì)大的接通電阻，以減少M(fèi)OSFET的漏極到源極電壓隨時(shí)間的電壓改變速率。通過(guò)減少隨時(shí)間的電壓改變速率來(lái)減少EMI。另外，柵極驅(qū)動(dòng)器將接通電阻轉(zhuǎn)變成更低電阻以減少由系統(tǒng)的驅(qū)動(dòng)器驅(qū)動(dòng)的功率MOSFET的傳導(dǎo)損耗。在切換周期的關(guān)斷時(shí)間期間，柵極驅(qū)動(dòng)器在初始關(guān)斷時(shí)段設(shè)置相對(duì)小的關(guān)斷電阻以減少關(guān)斷延遲時(shí)間，并且將關(guān)斷電阻轉(zhuǎn)變成更大電阻以減少M(fèi)OSFET的漏極到源極電壓的改變速率。通過(guò)減少改變速率來(lái)減少EMI。在說(shuō)明書(shū)中描述的特征和優(yōu)點(diǎn)并非囊括，并且具體而言，許多附加特征和優(yōu)點(diǎn)鑒于附圖和說(shuō)明書(shū)將為本領(lǐng)域普通技術(shù)人員所清楚。另外應(yīng)當(dāng)注意，在說(shuō)明書(shū)中使用的語(yǔ)言已經(jīng)主要出于可讀性和指導(dǎo)的目的而加以選擇并且可以尚未被選擇成界定或者限制發(fā)明主題內(nèi)容。


可以通過(guò)結(jié)合附圖考慮下文具體實(shí)施方式
容易理解本公開(kāi)內(nèi)容的實(shí)施例的教導(dǎo)。圖1圖示了常規(guī)切換功率轉(zhuǎn)換器。圖2圖示了常規(guī)柵極驅(qū)動(dòng)器配置。圖3圖示了 MOSFET電路模型。圖4圖示了常規(guī)切換功率轉(zhuǎn)換器的切換波形的具體視圖。圖5圖示了常規(guī)固定柵極電阻在各種電源操作負(fù)載條件下的切換波形。圖6A圖示了常規(guī)切換功率轉(zhuǎn)換器當(dāng)在接通時(shí)間使用固定高柵極電阻時(shí)的切換波形。圖6B圖示了常規(guī)切換功率轉(zhuǎn)換器當(dāng)在接通時(shí)間在柵極驅(qū)動(dòng)器中使用固定低柵極電阻時(shí)的切換波形。圖7A圖示了常規(guī)切換功率轉(zhuǎn)換器當(dāng)在關(guān)斷時(shí)間在柵極驅(qū)動(dòng)器中使用固定高柵極電阻時(shí)的切換波形。圖7B圖示了常規(guī)切換功率轉(zhuǎn)換器當(dāng)在關(guān)斷時(shí)間在柵極驅(qū)動(dòng)器中使用固定低柵極電阻時(shí)的切換波形。圖8A圖示了根據(jù)一個(gè)實(shí)施例的切換功率轉(zhuǎn)換器。圖8B圖示了根據(jù)一個(gè)實(shí)施例的MOSFET柵極驅(qū)動(dòng)器系統(tǒng)的具體視圖。圖9圖示了圖8B中所示MOSFET柵極驅(qū)動(dòng)器系統(tǒng)的一個(gè)實(shí)施例在單個(gè)切換周期期間的切換波形。圖10圖示了柵極驅(qū)動(dòng)器中的動(dòng)態(tài)調(diào)整的柵極電阻的一個(gè)實(shí)施例在單個(gè)切換周期期間的接通時(shí)間的切換波形。圖11圖示了柵極驅(qū)動(dòng)器中的動(dòng)態(tài)調(diào)整的柵極電阻的一個(gè)實(shí)施例基于電源操作負(fù)載條件的切換波形。圖12A圖示了根據(jù)一個(gè)實(shí)施例的高側(cè)MOSFET的具有可變接通電阻的動(dòng)態(tài)柵極驅(qū)動(dòng)器。圖12B圖示了根據(jù)一個(gè)實(shí)施例的高側(cè)MOSFET的具有可變接通電阻的動(dòng)態(tài)柵極驅(qū)動(dòng)器的具體視圖。圖13A圖示了根據(jù)一個(gè)實(shí)施例的高側(cè)MOSFET的具有可變接通電阻的動(dòng)態(tài)柵極驅(qū)動(dòng)器的具體視圖，該動(dòng)態(tài)柵極驅(qū)動(dòng)器使用比較器檢測(cè)接通和關(guān)斷延遲。圖13B圖示了根據(jù)一個(gè)實(shí)施例的高側(cè)MOSFET的具有可變接通電阻的動(dòng)態(tài)柵極驅(qū)動(dòng)器的具體視圖，該動(dòng)態(tài)柵極驅(qū)動(dòng)器使用比較器檢測(cè)接通和關(guān)斷延遲。圖14圖示了柵極驅(qū)動(dòng)器中的動(dòng)態(tài)調(diào)整的柵極電阻的一個(gè)實(shí)施例在單個(gè)切換周期期間的關(guān)斷時(shí)間的切換波形。圖15圖示了動(dòng)態(tài)柵極驅(qū)動(dòng)器的一個(gè)實(shí)施例的具體視圖，該動(dòng)態(tài)柵極驅(qū)動(dòng)器包括高側(cè)MOSFET的可變接通電阻和低側(cè)MOSFET的可變接通電阻。
具體實(shí)施例方式附圖和下文描述僅通過(guò)示例涉及各種實(shí)施例。應(yīng)當(dāng)注意從前文討論中將容易認(rèn)識(shí)這里公開(kāi)的結(jié)構(gòu)和方法的替代實(shí)施例作為可以在未脫離這里討論的原理時(shí)運(yùn)用的可行替代。現(xiàn)在將具體參照若干實(shí)施例，在附圖中圖示了這些實(shí)施例的例子。注意只要可行，相似或者同樣標(biāo)號(hào)就可以使用于附圖中并且可以指示相似或者同樣功能。附圖僅出于示例的目的而描繪各種實(shí)施例。本領(lǐng)域技術(shù)人員將容易從下文描述中認(rèn)識(shí)可以運(yùn)用這里舉例說(shuō)明的結(jié)構(gòu)和方法的替代實(shí)施例而未脫離這里描述的原理。如上文向前描述的那樣，圖4圖示了常規(guī)回掃型切換功率轉(zhuǎn)換器中的MOSFET的切換波形。在時(shí)間區(qū)間[t2，t3]期間，漏極到源極電壓Vds從高DC電壓409朝著零下降413。與寄生電容器耦合的漏極到源極電壓的高的電壓改變速率dV/dt引起電流尖峰415和EMI噪聲問(wèn)題(i = C*dV/dt)。在多數(shù)應(yīng)用中希望減少漏極到源極電壓Vds的電壓改變速率dV/dt。對(duì)于給定高DC電壓而言，時(shí)間區(qū)間[t2，t3]的持續(xù)時(shí)間越長(zhǎng)，漏極到源極電壓Vds的改變速率dV/dt就越小。對(duì)于具有給定輸入電容器的給定功率MOSFET而言，減少驅(qū)動(dòng)電流Id可以減少漏極到源極電壓Vds的電壓改變速率dV/dt。因此增加?xùn)艠O電阻Rg是一種用于減少EMI的技術(shù)，該柵極電阻是高側(cè)PMOSRds (on) _P。多數(shù)當(dāng)前柵極驅(qū)動(dòng)器使用固定柵極電阻Rg或者固定Rds (on、)_P，這難以覆蓋不同電源操作條件。有基于電源操作動(dòng)態(tài)控制Rds (on)_P的各種解決方案。圖5圖示了在各種操作條件的固定值Rds (on)_P。圖5圖示了在各種操作條件下的固定值Rds (on)_P。圖5圖示了與輕負(fù)載條件相比在重負(fù)載和長(zhǎng)503接通時(shí)間Tqn條件下使用Rds (on) _P (即PMOS接通狀態(tài)電阻)的更大501固定值。在輕負(fù)載和更短505接通時(shí)間Tw條件期間，與在重負(fù)載下使用的固定值Rds(on)_P相比，使用更小507固定Rds(on)_P。因此，固定Rds (on)_P值在一個(gè)切換周期內(nèi)用于輕負(fù)載和重負(fù)載條件二者。對(duì)于在不連續(xù)傳導(dǎo)模式(DCM)中操作的電源而言，由于切換電流在接通之前為零，所以增加Rds(on)_P通常并不增加切換損耗。然而，增加Rds(on)_P可能在時(shí)間區(qū)間[t3,t4]期間由于增加Rds (on)_P而增加傳導(dǎo)損耗。回顧圖4,請(qǐng)注意在時(shí)間區(qū)間[t3,t4]期間，Ql的漏極到源極電壓Vds下降至低電平417，但是未完全達(dá)到零伏特。另外，Ql的柵極到源極電壓Ves在時(shí)間區(qū)間[t3，t4]期間從臺(tái)階411朝著Ncc增加419。增加Rds (on)_P的值造成Ql的柵極到源極電壓Ves的更慢增加速率。這可以使時(shí)間區(qū)間[t3，t4]對(duì)接通時(shí)間Ton內(nèi)的大部分有貢獻(xiàn)，在該部分期間Ves增加419，并且可能造成Ves達(dá)到比穩(wěn)態(tài)值V。。低得多的值。通常，MOSFET的Rds(on)隨著柵極到源極電壓Ves更高而減少。因而，柵極驅(qū)動(dòng)器中的更高Rds (on)_P將在時(shí)間區(qū)間[t3，t4]期間增加功率MOSFET的Rds (on)。由于漏極電流Id已經(jīng)在這一時(shí)段期間積累并且如圖4中所示增加421，所以Ql的漏極到源極電壓Vds將增加(VDS = ID*Rds(on))。漏極電流Id與Ql的漏極到源極電壓Vds的乘積生成傳導(dǎo)處損耗并且減少效率。圖6A和圖6B分別圖示了高固定Rds (on)_P和低Rds (on)_P值在接通操作期間在柵極驅(qū)動(dòng)器中的常規(guī)應(yīng)用。如圖6A中所示，在時(shí)間h處，MOSFET Ql接通(由開(kāi)關(guān)控制信號(hào)變高601示出)。在時(shí)間圖h處，在短延遲之后，柵極驅(qū)動(dòng)器信號(hào)Sp設(shè)置成低603，這接通高側(cè)PMO QP，并且設(shè)置固定高605接通狀態(tài)電阻Rds(on)_P。使用高605固定Rds (on)_P在時(shí)間區(qū)間[t2，t3]期間減少Q(mào)l的漏極到源極電壓的電壓改變速率dV/dt (即更低斜率)，由此減少由于更低電流尖峰607所致的EMI，但是由于在時(shí)間區(qū)間[t2，t3]之間的更長(zhǎng)持續(xù)時(shí)間而增加傳導(dǎo)損耗。如圖6B中所示，在時(shí)間tQ處，MOSFET Ql接通(由開(kāi)關(guān)控制信號(hào)變高609示出)。在時(shí)間h處，在短延遲之后，柵極驅(qū)動(dòng)器信號(hào)Sp設(shè)置成低611，這接通高側(cè)PMO Qp,并且設(shè)置固定低613接通狀態(tài)電阻Rds (on)_P。與漏極到源極電壓在圖6A中的時(shí)間區(qū)間[t2，t3]期間的電壓改變速率相比，使用低Rds (on)_P在時(shí)間區(qū)間[t2，t3]期間增加漏極到源極電壓的電壓改變速率dV/dt (即更高斜率)。這由于更高電流尖峰615而造成增加的EMIM，但是傳導(dǎo)損耗更低。因此，在一個(gè)切換周期內(nèi)使用固定Rds(on)_P不能在接通操作期間同時(shí)提供漏極到源極電壓的更慢電壓改變速率dV/dt和更小傳導(dǎo)損耗。這一情形在變化的V。。值和接通Tm條件之下惡化。另外，增加MOSFET傳導(dǎo)損耗也降低電源效率，這可能妨礙電源通過(guò)某些能量管制標(biāo)準(zhǔn)并且也將降低電源的熱能力。一般而言，電子設(shè)備尺寸正在變得越來(lái)越小。隨著尺寸更小，熱管理變得更困難。如果電源不能針對(duì)給定電子設(shè)備尺寸處置熱量，則電源和/或最終廣品可能失效。
圖7A圖示了固定高接通狀態(tài)電阻Rds (on)_N在 MOSFET Ql的由時(shí)間區(qū)間[t5，t9]圖示的關(guān)斷操作期間的常規(guī)應(yīng)用。在時(shí)間t5處，MOSFET Ql關(guān)斷(由開(kāi)關(guān)控制信號(hào)S變低701示出)。在時(shí)間t6處，在短時(shí)間延遲之后，柵極驅(qū)動(dòng)器信號(hào)SnS置成高703，這接通低側(cè)NMOS Qn,并且設(shè)置固定高接通狀態(tài)電阻Rds (on) _N705。使用固定高接通狀態(tài)電阻Rds (on) _N705造成在時(shí)間區(qū)間[t6，t7]之間的更長(zhǎng)時(shí)間延遲。在時(shí)間區(qū)間[t7，t8]期間，固定高接通狀態(tài)電阻減緩Ql的漏極到源極電壓Vds的電壓改變速率，這減少EMI。然而，更慢的電壓改變速率也增加在[t7，t8]期間的持續(xù)時(shí)間。因此，通過(guò)在Ql關(guān)斷期間使用固定高接通狀態(tài)電阻Rds (on)_N來(lái)進(jìn)一步增加關(guān)斷延遲。圖7B圖示了在Ql的由時(shí)間區(qū)間[t5，t9]圖示的關(guān)斷操作期間應(yīng)用固定低接通狀態(tài)電阻Rds (on)_N。在時(shí)間t5處，MOSFET Ql關(guān)斷(由開(kāi)關(guān)控制信號(hào)S變低709示出)。在時(shí)間t6處，在短時(shí)間延遲之后，柵極驅(qū)動(dòng)器信號(hào)Sn設(shè)置成高711，這接通低側(cè)NMOS Qn,并且設(shè)置固定低接通狀態(tài)電阻Rds (on) _N713。使用固定高接通狀態(tài)電阻Rds (on) _N713造成在時(shí)間區(qū)間[t6，t7]之間的更短時(shí)間延遲。然而在時(shí)間區(qū)間[t7，t8]期間，固定低接通狀態(tài)電阻713造成Ql的漏極到源極電壓Vds的更快的改變速率dV/dt。因此，雖然通過(guò)在Ql關(guān)斷期間使用低接通電阻Rds (on) _N713來(lái)減少關(guān)斷延遲，但是低接通狀態(tài)電阻Rds (on) _N713增加漏極到源極電壓的改變速率dV/dt，從而造成增加的EMI。圖8A圖示了根據(jù)一個(gè)實(shí)施例的使用MOSFET Ql的回掃型切換功率轉(zhuǎn)換器800的電路圖。切換功率轉(zhuǎn)換器800包括執(zhí)行與關(guān)于圖1描述的功率級(jí)105和次級(jí)級(jí)107相似的功能的功率級(jí)805和次級(jí)輸出級(jí)807。切換功率轉(zhuǎn)換器800的動(dòng)態(tài)柵極驅(qū)動(dòng)器控制器801生成用于控制MOSFET Ql的接通時(shí)間和關(guān)斷時(shí)間并且調(diào)節(jié)輸出電壓Vott的適當(dāng)開(kāi)關(guān)驅(qū)動(dòng)脈沖803。動(dòng)態(tài)柵極驅(qū)動(dòng)器控制器801在包括PWM(脈沖寬度調(diào)制)和/或PFM(脈沖頻率調(diào)制)模式的多種操作模式中基于在切換功率轉(zhuǎn)換器的先前切換周期中的感測(cè)的輸出電壓Vsense和感測(cè)的初級(jí)側(cè)電流Id使用反饋回路來(lái)控制MOSFET Ql0 Isense用來(lái)以跨感測(cè)電阻器Rs的電壓這一形式感測(cè)經(jīng)過(guò)初級(jí)繞組Np和開(kāi)關(guān)Ql的初級(jí)電流ID。在一個(gè)實(shí)施例中，如下文將進(jìn)一步描述的那樣，動(dòng)態(tài)柵極驅(qū)動(dòng)器控制器801在單個(gè)(即一個(gè))切換周期內(nèi)動(dòng)態(tài)調(diào)整柵極驅(qū)動(dòng)器接通電阻和柵極驅(qū)動(dòng)器關(guān)斷電阻二者以減少系統(tǒng)中的電磁干擾(EMI)并且在操作期間使功率MSOFET的傳導(dǎo)損耗最小。圖SB圖示了用于通過(guò)調(diào)整MOSFET Ql在接通操作和關(guān)斷操作期間的驅(qū)動(dòng)器電流Idmve來(lái)解決上文描述的接通和關(guān)斷問(wèn)題的動(dòng)態(tài)柵極驅(qū)動(dòng)器配置809的一個(gè)實(shí)施例。如圖SB中所示，動(dòng)態(tài)柵極驅(qū)動(dòng)器配置809包括向柵極驅(qū)動(dòng)器811發(fā)出開(kāi)關(guān)控制信號(hào)S的動(dòng)態(tài)柵極驅(qū)動(dòng)器控制器801?；陂_(kāi)關(guān)控制信號(hào)S，柵極驅(qū)動(dòng)器811在切換功率轉(zhuǎn)換器800的多個(gè)切換周期中的單個(gè)切換周期內(nèi)動(dòng)態(tài)調(diào)整驅(qū)動(dòng)器電流IDRIVE以接通和關(guān)斷MOSFET Ql0圖9圖示了根據(jù)一個(gè)實(shí)施例的動(dòng)態(tài)柵極驅(qū)動(dòng)器配置809在切換功率轉(zhuǎn)換器800的單個(gè)切換周期期間的各種切換波形。具體而言，圖9隨時(shí)間圖示了在MOSFET Ql的接通操作和關(guān)斷操作期間的開(kāi)關(guān)控制信號(hào)S、驅(qū)動(dòng)電流IDKIVE、MOSFET Ql的柵極到源極電壓Ves和MOSFET Ql的漏極到源極電壓VDS。在時(shí)間h處，動(dòng)態(tài)柵極驅(qū)動(dòng)控制器801通過(guò)發(fā)出高901開(kāi)關(guān)控制信號(hào)S來(lái)接通Ql。開(kāi)關(guān)控制信號(hào)S為高901的持續(xù)時(shí)間代表MOSFET Ql的接通時(shí)間Tm。在短延遲之后，在時(shí)間h處，柵極驅(qū)動(dòng)器811將驅(qū)動(dòng)電流Idkive設(shè)置成第一(低)電流電平902，該第一(低)電流電平為正值。在時(shí)間區(qū)間Lt1至t2]期間，Ql的柵極到源極電壓Ves上升913至比Ql閾值電壓Vth更高的第一電壓電平915，并且Ql開(kāi)始傳導(dǎo)。在這一時(shí)段期間，Ql的漏極到源極電壓Vds維持高電壓917，例如Vds = VD。。在時(shí)間區(qū)間[t2，t3]期間，Ql的柵極到源極電壓Ves保持于第一電壓電平915。另外,驅(qū)動(dòng)電流Idkive維持于第一電流電平902。如圖9中所不，Ql的漏極到源極電壓Vds在時(shí)間區(qū)間[t2，t3]期間減少919。由于驅(qū)動(dòng)電流Idkive維持于第一電流電平902，所以Ql的漏極到源極電壓Vds的由dV/dt代表的電壓改變速率是慢的，由此造成更低EMI。在時(shí)間丨3處，柵極驅(qū)動(dòng)器將柵極驅(qū)動(dòng)電流Idkive增加至與比第一電流電平902更高的正值關(guān)聯(lián)的第二電流電平903。在時(shí)間區(qū)間[t3，t4]期間，柵極驅(qū)動(dòng)器811將柵極驅(qū)動(dòng)電流Idkive維持于第二電流電平903。如圖9中所示，在時(shí)間區(qū)間[t3，t4]期間，Ql的漏極到源極電壓Vds減少921至低電平925，并且柵極到源極電壓Ves上升923并且最終達(dá)到V。。附近。在時(shí)間t4處，柵極驅(qū)動(dòng)器811將柵極驅(qū)動(dòng)電流Idkive減少至第三電流電平905，該第三電流電平是很低或者接近零的正值，由此完成Ql的接通轉(zhuǎn)變。在時(shí)間區(qū)間[t4，t5]期間，柵極驅(qū)動(dòng)器811將柵極驅(qū)動(dòng)電流Idkive維持于第三電流電平905。另外，在時(shí)間區(qū)間[t4，t5]期間，Ql的漏極到源極電壓Vds維持于低電平925，并且柵極到源極電壓Ves維持于近似為\c。時(shí)間區(qū)間[t5，t9]圖示了用于動(dòng)態(tài)柵極驅(qū)動(dòng)器配置809的關(guān)斷操作，該動(dòng)態(tài)柵極驅(qū)動(dòng)器配置通過(guò)調(diào)整MOSFET Ql的驅(qū)動(dòng)器電流Idkive來(lái)解決上文描述的關(guān)斷問(wèn)題。在時(shí)間t5處，動(dòng)態(tài)柵極驅(qū)動(dòng)器控制器801關(guān)斷MOSFET Ql (由開(kāi)關(guān)控制信號(hào)S變低927示出)。在短時(shí)間延遲之后，在時(shí)間t6處，柵極驅(qū)動(dòng)器611將驅(qū)動(dòng)電流Idkive從第三電流電平905調(diào)整(即減少)至代表高負(fù)值的第四電流電平907。在時(shí)間區(qū)間[t5，t6]期間，驅(qū)動(dòng)器電流Idkive維持于第四電流電平907。另外，在時(shí)間區(qū)間[t6，t7]期間，MOSFET Ql的柵極到源極電壓Ves從Ncc減少929至在閾值Vth以上的值931，并且 MOSFET Ql的漏極到源極電壓Vds仍然保持于低電平925。在時(shí)間t7處，驅(qū)動(dòng)器電流IDRWe增加至大于第四電流電平907但是少于第二電流電平905的第五電流電平909。在一個(gè)實(shí)施例中，第五電流電平909與低負(fù)值關(guān)聯(lián)。在時(shí)間區(qū)間[t7，t8]期間，驅(qū)動(dòng)器電流Idkive維持于第五電流電平909以減少M(fèi)OSFET Ql的EMI和關(guān)斷延遲。如圖9中所示，MOSFET Ql的柵極到源極電壓Ves在時(shí)間區(qū)間[t7，t8]期間維持于值931 (即臺(tái)階)，并且漏極到源極電壓Vds在時(shí)間區(qū)間[t7，t8]期間朝著高電壓917上升933 (由dV/dt代表)。如圖9中所示，MOSFET Ql的漏極到源極電壓Vds達(dá)到最大DC電壓917并且在時(shí)間區(qū)間[t8，t9]期間維持DC電壓917。另外，MOSFET Ql的柵極到源極電壓Ves在時(shí)間區(qū)間[t8，t9]期間減少935至零。一旦柵極到源極電壓Ves下降至閾值電壓Vth以下，Ql關(guān)斷。在時(shí)間〖9處，驅(qū)動(dòng)器電流IDKIVj|加至仍然為負(fù)但是接近零的第六電流電平911。與第六電流電平911關(guān)聯(lián)的值大于第四電流電平907和第五電流電平909但是少于第三電流電平905的值。因此，關(guān)斷轉(zhuǎn)變完成。梓通操作圖10圖示了如何如上文關(guān)于圖9討論的那樣在單個(gè)切換周期內(nèi)在接通操作期間變化柵極驅(qū)動(dòng)電流Idkive以解決接通問(wèn)題(即在相同時(shí)間實(shí)現(xiàn)慢dV/dt和低傳導(dǎo)損耗)的一個(gè)實(shí)施例。在一個(gè)切換周期內(nèi)的接通時(shí)間！》期間，動(dòng)態(tài)調(diào)整接通柵極電阻Rg，該接通柵極電阻是驅(qū)動(dòng)器高側(cè)PMOS接通狀態(tài)電阻Rds (on)_P。一般而言，在初始接通時(shí)，大致地從時(shí)間區(qū)間Iitci, t3]使用Rds (on)_P (即Rds (on)_P_H),這減緩從Ql的漏極到源極電壓Vds從高DC電壓(比如300V)朝著零的下降速率，因此減少dV/dt。在時(shí)間h處，動(dòng)態(tài)柵極驅(qū)動(dòng)器控制器801通過(guò)發(fā)出高1001開(kāi)關(guān)控制信號(hào)S來(lái)接通Ql0開(kāi)關(guān)控制信號(hào)S為高1001的持續(xù)時(shí)間代表MOSFET Ql的接通時(shí)間Tm。在時(shí)間、處，驅(qū)動(dòng)器高側(cè)PMOS關(guān)斷，這是因?yàn)闁艠O驅(qū)動(dòng)器信號(hào)Sp為高1003。由于驅(qū)動(dòng)器高側(cè)PMOS關(guān)斷，所以驅(qū)動(dòng)器高側(cè)PMOS的Rds(on)_P也關(guān)斷1003(即關(guān)斷開(kāi)關(guān))。另外，在時(shí)間h處，柵極到源極電壓Ves近似為零1005，并且MOSFET Ql的漏極到源極電壓Vds為高電壓1007。在短延遲之后，在時(shí)間&處，柵極驅(qū)動(dòng)器811將柵極驅(qū)動(dòng)器信號(hào)Sp設(shè)置成低1009，這接通高側(cè)PMOS QP。在時(shí)間區(qū)間[t1;t2]期間，柵極到源極電壓Ves上升1009至在MOSFETQI的閾值電壓Vth以上的第一電壓電平1013，從而使QI傳導(dǎo)，并且MOSFET QI的漏極到源極電壓Vds仍然維持高電壓1007。在時(shí)間區(qū)間[t1； t2]期間，Rds (on)_P切換成高電阻1011。在時(shí)間區(qū)間[t2，t3]期間，高側(cè)PMOS Qp的Rds (on) _P保持高1011。高電阻1011在時(shí)間區(qū)間[t2，t3]期間減緩漏極到源極電壓Vds的dV/dt，由此減少EMI，因?yàn)槌跫?jí)電流Id中的電流尖峰減少1023。另外，在時(shí)間區(qū)間[t2，t3]期間，由于高側(cè)PMOS Qp的高IOllRds (on)_P，柵極到源極電壓Ves維持于第一電壓電平1013，并且漏極到源極電壓Vds隨著dV/dt更低而減少1015。在時(shí)間t3處，Ql的柵極到源極電壓Ves從第一電壓電平1013朝著V。。增加1017，并且Ql的漏極到源極電壓Vds下降1019至明顯低的電平，比如少于近似10V。作為響應(yīng)，Rds (on)_P切換成更低的電阻(即Rds(on)_P_L)1021。更低的Rds (on)_P1021提供用于對(duì)Ql的柵極到源極電壓Ves快速充電的更多驅(qū)動(dòng)電流，從而Ves可以在時(shí)間t4處快速斜變(即增加)至Vcc。因此，時(shí)間區(qū)間[t3，t4]減少(`即變成更短)，并且漏極到源極電壓Vds減少1019。因而傳導(dǎo)損耗減少并且效率提聞。在時(shí)間區(qū)間[t4，t5]期間，Ql的柵極到源極電壓Ves維持于Vcc附近，并且Ql的漏極到源極電壓Vds維持于低電平1025。另外，Rds (on)_P維持于更低的電阻Rds (on)_P_L1021。在時(shí)間t5處，動(dòng)態(tài)柵極驅(qū)動(dòng)器控制器801通過(guò)發(fā)出低1027開(kāi)關(guān)控制信號(hào)S來(lái)關(guān)斷Ql并且通過(guò)發(fā)出高1003柵極驅(qū)動(dòng)器信號(hào)Sp來(lái)關(guān)斷高側(cè)PMOS。由于高側(cè)PMOS關(guān)斷，所以Rds (on) _P關(guān)斷1029。在時(shí)間區(qū)間[t6，t7]期間，Ql的柵極到源極電壓Ves從Vcc減少1031至第二電平1033，并且漏極到源極電壓Vds維持于低電平1025。在時(shí)間t7處，Ql的柵極到源極電壓Vgs已經(jīng)下降至第二電平1033，并且漏極到源極電壓Vds已經(jīng)從低電平1025增加1035。在時(shí)間區(qū)間[t7，t8]期間，Ql的柵極到源極電壓Ves維持于第二電平1033，并且漏極到源極電壓Vds保持增加1035，直至在時(shí)間t8處達(dá)到高電壓1007。在時(shí)間區(qū)間[t8，t9]期間，Ql的柵極到源極電壓Ves減少1037至閾值電壓Vth區(qū)間以下，直至在時(shí)間t9處達(dá)到近似零。圖11圖示了如何可以在整個(gè)電源操作范圍期間基于負(fù)載、1 和/或V。。改變來(lái)調(diào)整高接通電阻Rds (on) _P_H和低接通電阻Rds (on) _P_L。例如，在輕負(fù)載條件下，接通時(shí)間Tm通常為小，或者V。。更低，從而與在重負(fù)載條件期間使用的值(例如Rds (on) _P_H_2和Rds (on) _P_L_2)相比，使用 Rds (on) _P_H 和 Rds (on) _P_L 的更小值(例如，Rds (on) _P_H_1和Rds (on)_P_L_l)。通過(guò)在輕負(fù)載條件下使用Rds (on)_P_H和Rds (on)_P_L的更小值，在面臨小接通時(shí)間Tm時(shí)增加Ql的接通轉(zhuǎn)變速度并且減少有效占空比損耗而又可以使相對(duì)高dV/dt合理，這是因?yàn)樵谳p負(fù)載條件下絕對(duì)尖峰電流小并且總EMI噪聲小。另一方面，可以在重負(fù)載、大接通時(shí)間Tm或者高V。。條件下使用Rds (on)_P_H和Rds (on)_P_L的更大值(例如，Rds (on)_P_H_2 和 Rds (on)_P_L_2)。圖12A圖示了用于實(shí)施可變接通電阻以改進(jìn)接通操作的柵極驅(qū)動(dòng)器811的一個(gè)實(shí)施例?？刂破靼艠O驅(qū)動(dòng)器控制電路1201，該柵極驅(qū)動(dòng)器控制電路耦合到包括高側(cè)PMOSQp和低側(cè)NMOS Qn的可變Rds (on)的驅(qū)動(dòng)器末級(jí)。高側(cè)PMOS源極連接到V。。，并且低側(cè)NMOS源極連接到接地(GND)。柵極驅(qū)動(dòng)器控制電路1201生成分別用于PMOS和NMOS的驅(qū)動(dòng)器信號(hào)Sp和Sn，這些驅(qū)動(dòng)器信號(hào)控制向MOSFET Ql的驅(qū)動(dòng)器輸出。圖12B圖示了來(lái)自圖12A的高側(cè)PMOS Qp的可變Rds (on)的實(shí)施方式的一個(gè)實(shí)施例。在一個(gè)實(shí)施例中，并聯(lián)的多個(gè)PMOS (QP1至Qpn)用來(lái)實(shí)施可變Rds (on)_P，其中每個(gè)PMOS的Rds (on)可以相等或者可以不相等。每個(gè)PMOS具有用于接通/關(guān)斷PMOS的專(zhuān)用控制信號(hào)(Rg_P_Ctrl[N:l])。柵極驅(qū)動(dòng)器控制電路1201可以基于如上文關(guān)于圖10和圖11提到的動(dòng)態(tài)控制方案設(shè)置Rg_P_Ctrl位。利用每個(gè)PMOS的Rds (on)的不同組合，可以調(diào)整在接通時(shí)的實(shí)際等效Rds (on)_P。在一個(gè)切換周期的接通時(shí)間Tm內(nèi)，有各種實(shí)施例實(shí)現(xiàn)從Rds (on)_P_H向Rds (on)_P_L的轉(zhuǎn)變。一個(gè)實(shí)施例基于開(kāi)環(huán)控制。在一個(gè)實(shí)施例中，設(shè)置從圖10的時(shí)間&起的預(yù)定時(shí)間延遲，并且在時(shí)間h處使能計(jì)時(shí)器。一旦計(jì)時(shí)器達(dá)到預(yù)定閾值，Rds(on)_P從高(Rds (on)_P_H) 1011切換成低(Rds (on)_P_L) 1021?？梢曰谧鳛槟繕?biāo)的MOSFET特性和應(yīng)用電路設(shè)計(jì)來(lái)確定這一時(shí)間延遲。在另一實(shí)施例中，如圖13A和圖13B中所示，實(shí)現(xiàn)從高Rds(on)_P_H1011向低Rds(on)_P_L1021的轉(zhuǎn)變是基于閉環(huán)控制。在圖13A中，柵極驅(qū)動(dòng)器811包括與圖12A和圖12B中所示柵極驅(qū)動(dòng)器控制電路1201相似的柵極驅(qū)動(dòng)器控制電路1301。柵極驅(qū)動(dòng)器811還包括具有輸入的Ves比較器1303，這些輸入包括Ql的柵極到源極電壓Ves和閾值。在一個(gè)實(shí)施例中，閾值高于目標(biāo)MSOFET的典型柵極到源極電壓Ves在時(shí)間區(qū)間[t2，t3]期間的第一電壓電平1013，但是比Vcc低得多。響應(yīng)于Ql的柵極到源極電壓Ves上升至閾值Vth以上，t匕較器1303被設(shè)置并且向柵極驅(qū)動(dòng)器控制電路1301發(fā)出用于將Rds(on)_P從高(Rds(on)_P_H) 1011 切換成低(Rds(on)_P_L) 1021 的控制信號(hào) 1305。在圖13B中所示實(shí)施例中，柵極驅(qū)動(dòng)器811包括驅(qū)動(dòng)器控制電路1301和具有輸入的Vds比較器1307，這些輸入包括Ql的漏極到源極電壓Vds和閾值。在一個(gè)實(shí)施例中，閾值在明顯低電平，從而快速dV/dt不會(huì)引起高噪聲，比如少于約10V。響應(yīng)于Ql的漏極到源極電壓Vds下降至閾值，Vds比較器1307被設(shè)置并且向柵極驅(qū)動(dòng)器控制電路1301發(fā)出用于將Rds(on)_P 從高(Rds (on) _P_H) 1011 切換成低(Rds (on)_P_L) 1021 的控制信號(hào) 1309。在圖13B中，與Ql的漏極和Vds比較器1307的輸入耦合的外部二極管D2可以用來(lái)阻塞向Vds比較器1307的高電壓。關(guān)斷操作回顧圖4，在常規(guī)切換功率轉(zhuǎn)換器的關(guān)斷轉(zhuǎn)變區(qū)間[t5，t9]期間，MOSFET Ql應(yīng)當(dāng)在時(shí)間t5處關(guān)斷，但是MOSFET Ql直至?xí)r間t9處才關(guān)斷。這代表關(guān)斷延遲。因而漏極電流尖峰從在時(shí)間t5處的理想尖峰增加至在時(shí)間t9處的實(shí)際尖峰，從而造成生成過(guò)量能量。在一些應(yīng)用(如其中需要緊密電流調(diào)節(jié)的電池充電器和發(fā)光二極管(LED)照明)中，這一過(guò)量能量將降低控制性能。此外，關(guān)斷延遲可能隨著不同MOSFET而變化，因?yàn)椴煌琈OSFET具有不同特性。變化的過(guò)量能量引起系統(tǒng)性能、容差和產(chǎn)量變化。另一方面，不能在未犧牲效率、EMI或者增加系統(tǒng)成本時(shí)完成減少性能變化(使用具體MOSFET可以減少變化，但是有部件成本增加)。來(lái)自時(shí)間區(qū)間[t5，t6]的延遲通常不明顯。該延遲的大多數(shù)從時(shí)間區(qū)間[t6，t9]出現(xiàn)。對(duì)于具有給定輸入電容器的·給定功率MOSFET而言，在關(guān)斷時(shí)增加驅(qū)動(dòng)電流可以減少關(guān)斷延遲。這可以通過(guò)減少驅(qū)動(dòng)低側(cè)NMOS 接通狀態(tài)電阻Rds (on)_N來(lái)實(shí)現(xiàn)，因?yàn)镼n在關(guān)斷期間為Ql的柵極到源極電壓Ves提供放電路徑。然而，如果接通狀態(tài)電阻Rds (on)_N太小，則Ql的柵極到源極電壓Vds在[t7，t8]期間上升，這引起高dV/dt從而造成增加的EMI噪聲。多數(shù)常規(guī)柵極驅(qū)動(dòng)器在一個(gè)切換周期內(nèi)在關(guān)斷時(shí)使用與接通電阻Rds (on)_N*聯(lián)的固定柵極電阻Rg。然而，這不能將同時(shí)解決慢速dV/dt和小關(guān)斷延遲的問(wèn)題。圖14圖示了如何通過(guò)變化低側(cè)NMOS Qn的Rds (on)在單個(gè)切換周期內(nèi)在關(guān)斷操作期間變化柵極驅(qū)動(dòng)電流Idkive以解決關(guān)斷問(wèn)題(即同時(shí)實(shí)現(xiàn)慢速dV/dt和短關(guān)斷延遲)的一個(gè)實(shí)施例處。在時(shí)間h處，動(dòng)態(tài)柵極驅(qū)動(dòng)器控制器801通過(guò)發(fā)出高1401開(kāi)關(guān)控制信號(hào)S來(lái)接通Ql0開(kāi)關(guān)控制信號(hào)S為高的持續(xù)時(shí)間1401代表MOSFET Ql的接通時(shí)間Tm。在時(shí)間h處，動(dòng)態(tài)柵極驅(qū)動(dòng)器控制器801通過(guò)發(fā)出低1403柵極驅(qū)動(dòng)器信號(hào)Sn來(lái)關(guān)斷驅(qū)動(dòng)器低側(cè)NM0S。由于驅(qū)動(dòng)器低側(cè)NMOS關(guān)斷，所以驅(qū)動(dòng)器低側(cè)NMOS的Rds(on)_N也關(guān)斷1405(即關(guān)斷開(kāi)關(guān))。另外，在時(shí)間h處，柵極到源極電壓Vgs近似為零1407，并且MOSFET Ql的漏極到源極電壓Vds為高電壓1409。在短延遲之后，在時(shí)間h處，動(dòng)態(tài)柵極驅(qū)動(dòng)器控制器801將柵極驅(qū)動(dòng)器信號(hào)Sn維持成低1403，這保持低側(cè)NMOS Qn關(guān)斷。在時(shí)間區(qū)間[t1;t2]期間，柵極到源極電壓Ves上升1411至在MOSFET Ql的閾值電壓Vth以上的第一電壓電平1413從而使Ql傳導(dǎo)。M0SFETQ1的漏極到源極電壓Vds在時(shí)間區(qū)間[t1;t2]期間仍然維持高電壓1409。在時(shí)間區(qū)間[t1;t2]期間，Rds(on)_NW然關(guān)斷 1405。在時(shí)間區(qū)間[t2，t3]期間，低側(cè)NMOS Qn的Rds (on)_N在柵極驅(qū)動(dòng)器信號(hào)Sn保持低1403時(shí)保持關(guān)斷1405。另外，在時(shí)間區(qū)間[t2，t3]期間，柵極到源極電壓Ves維持于第一電壓電平1413，并且漏極到源極電壓Vds減少1415。在時(shí)間t3處，Ql的柵極到源極電壓Ves從第一電壓電平1413增加1417至V。。，并且Ql的漏極到源極電壓Vds減少1415至明顯低電平1419，比如少于近似IOV。在時(shí)間區(qū)間[t4，t5]期間，Ql的柵極到源極電壓Ves維持于Vcc,并且Ql的漏極到源極電壓Vds維持于低電平1419。低側(cè)NMOS Qn的Rds (on)_N在柵極驅(qū)動(dòng)器信號(hào)Sn保持低1403時(shí)在時(shí)間區(qū)間[t4，t5]期間保持關(guān)斷1405。在時(shí)間〖5處，開(kāi)關(guān)控制信號(hào)S設(shè)置成低1421，從而表明Ql關(guān)斷。在一個(gè)切換周期內(nèi)的開(kāi)關(guān)關(guān)斷時(shí)間Irff期間，動(dòng)態(tài)調(diào)整關(guān)斷柵極電阻Rg，該關(guān)斷柵極電阻是驅(qū)動(dòng)器低側(cè)NMOS接通狀態(tài)電阻Rds (on) _N。在短延遲之后，在時(shí)間丨6處，柵極驅(qū)動(dòng)器信號(hào)Sn轉(zhuǎn)變成高1423，由此接通驅(qū)動(dòng)器低側(cè)NMOS Qn。驅(qū)動(dòng)器低側(cè)NMOS Qn接通引起低1425Rds (on)_N (即Rds(on)_N_L)的注入，這在時(shí)間區(qū)間[t6，t7]期間提供Ql的柵極到源極電壓Ves從Vcc到臺(tái)階的快速放電。
在時(shí)間區(qū)間[t6，t7]期間，Ql的柵極到源極電壓Ves從VCC減少1427至第二電平1430，并且漏極到源極電壓Vds維持于低電平1419。如圖14中所示，時(shí)間區(qū)間[t5，t7]的減少使總關(guān)斷延遲減少、但是未增加Q的漏極到源極電壓的電壓改變速率dV/dt。在時(shí)間t7處，Ql的柵極到源極電壓Ves已經(jīng)下降至第二電平1429，并且漏極到源極電壓Vds已經(jīng)從明顯低電平1419增加1431，比如在約IOV以上。另外，在時(shí)間t7處，Rds (on)_N切換成更高電阻1429(即Rds(on)_N_H)。在時(shí)間區(qū)間[t7，t8]期間，Ql的柵極到源極電壓Vgs維持于第二電平1429，并且漏極到源極電壓Vds保持增加1431。此外，Rds (on)_N維持于更高的電阻1429。在EMI為主要關(guān)注對(duì)象的設(shè)計(jì)中，更高的Rds(on)_N_H可以在漏極到源極電壓Vds在時(shí)間段t9處從低電平1419斜變1431至高DC電壓1435(如300V)時(shí)減緩電壓改變速率dV/dt。與接通操作相似，在整個(gè)電源操作范圍期間，可以基于負(fù)載、Tm和/或V。。改變來(lái)調(diào)整Rds(on)_N_H和Rds(on)_N_L。也有用于實(shí)施Rds (on)_N的可變步進(jìn)的各種方式。一個(gè)實(shí)施例實(shí)施并聯(lián)的多個(gè)NM0S，并且它們的Rds (on)可以如關(guān)于圖12B針對(duì)高側(cè)PMOS的可變接通電阻描述的那樣相等或者不相等。每個(gè)NMOS包括用于接通NMOS或者關(guān)斷NMOS的專(zhuān)用控制信號(hào)Rg_N_Ctrl [N:1]?？梢曰谌缟衔奶岬降膭?dòng)態(tài)控制方案設(shè)置Rg_N_Ctrl位。利用每個(gè)NMOS的Rds(on)的不同組合，可以調(diào)整在關(guān)斷時(shí)的實(shí)際等效Rds(on)_N。在一個(gè)切換周期的關(guān)斷時(shí)間Irff內(nèi)，有用于實(shí)現(xiàn)從Rds (on)_N_L向Rds (on)_N_H的轉(zhuǎn)變的不同方式。一個(gè)實(shí)施例基于開(kāi)環(huán)控制——設(shè)置從圖14中所示時(shí)間t5起的預(yù)定時(shí)間延遲并且在時(shí)間丨5處使能計(jì)時(shí)器。一旦計(jì)時(shí)器達(dá)到預(yù)定閾值，Rds (on)_N從低1425切換成高1429。可以基于作為目標(biāo)的MOSFET特性和應(yīng)用電路設(shè)計(jì)來(lái)確定這一時(shí)間延遲。另一實(shí)施例基于閉環(huán)控制。與高側(cè)PMOS的可變接通電阻相似，為了實(shí)現(xiàn)從Rds(on)_N_L1425向Rds(on)_N_H1429的轉(zhuǎn)變，驅(qū)動(dòng)器包括具有輸入的比較器，這些輸入包括Ql的柵極到源極電壓Ves和與圖13A中所示配置相似的閾值。在一個(gè)實(shí)施例中，閾值是用于目標(biāo)MOSFET的在時(shí)間區(qū)間[t7，t8]期間的典型Ves臺(tái)階電壓、但是高于Ql閾值VTH。響應(yīng)于Ql的柵極到源極電壓Ves上升至閾值以上，比較器被設(shè)置并且發(fā)出用于將Rds (on)_N從L切換成H的控制信號(hào)。在一個(gè)實(shí)施例中，為了實(shí)現(xiàn)從Rds (on) _N_L向Rds (on) _N_H的轉(zhuǎn)變，驅(qū)動(dòng)器包括具有輸入的比較器，這些輸入包括Ql的漏極到源極電壓Vds和與圖13B中所示配置相似的閾值。在一個(gè)實(shí)施例中，閾值是指示MOSFET Ql開(kāi)始進(jìn)入臺(tái)階區(qū)域的值并且是在接通時(shí)間Tm期間明顯高于Vds電壓但是比高DC電壓( 300V和以上)低得多的值。響應(yīng)于漏極到源極電壓Vds上升至閾值以上，比較器被設(shè)置并且發(fā)出用于將Rds (on)_N從低切換成高的控制信號(hào)。另外，動(dòng)態(tài)柵極驅(qū)動(dòng)器控制可以減少關(guān)斷延遲，但是未完全去除關(guān)斷延遲。在關(guān)斷延遲仍然是一項(xiàng)關(guān)注對(duì)象的情況下，比如當(dāng)需要很緊密的電流調(diào)節(jié)時(shí)，這里的實(shí)施例通過(guò)利用上文先前關(guān)于圖13描述的Ves和/或Vds比較器來(lái)向MOSFET柵極驅(qū)動(dòng)器中引入實(shí)時(shí)關(guān)斷延遲測(cè)量。在一個(gè)實(shí)施例中，當(dāng)控制器判決關(guān)斷Ql時(shí)在圖14的時(shí)間t5處啟動(dòng)計(jì)時(shí)器，并且基于柵極到源極電壓Ves比較器或者漏極到源極電壓Vds比較器重置計(jì)時(shí)器。對(duì)于Ves比較器而言，一旦柵極到源極電壓Ves下降至閾值以下，該閾值在Ql的閾值Vth以下但是高于零伏特，從而可以容易檢測(cè)信號(hào)，比較器被設(shè)置并且發(fā)出用于重置計(jì)時(shí)器并且取回可以用于補(bǔ)償目的的關(guān)斷延遲信息的控制信號(hào)。對(duì)于Vds比較器而言，一旦漏極到源極電壓Vds上升至閾值以上，該閾值接近或者高于高DC電壓(對(duì)于300V DC電壓，閾值可以約為300V)，比較器被設(shè)置并且發(fā)出用于重置計(jì)時(shí)器并且得到關(guān)斷延遲信息的控制信號(hào)。組合接通和關(guān)斷架構(gòu)以及控制方案形成如圖15中所示完整動(dòng)態(tài)MOSFET柵極驅(qū)動(dòng)器811，該柵極驅(qū)動(dòng)器包括柵極驅(qū)動(dòng)器控制電路1501、具有可變接通電阻的PMOS Qp和具有可變接通電阻的低側(cè)NMOS Qn。動(dòng)態(tài)MOSFET柵極驅(qū)動(dòng)器803可以減少漏極到源極電壓在接通操作和關(guān)斷操作二者的改變速率dV/dt，改進(jìn)傳導(dǎo)損耗，減少關(guān)斷延遲時(shí)間并且實(shí)時(shí)測(cè)量用于計(jì)算和控制補(bǔ)償?shù)难舆t時(shí)間。在不損失EMI性能的前提下，改進(jìn)的傳導(dǎo)損耗將不僅提高電源效率而且增強(qiáng)電子設(shè)備的熱能力和可制造性。改進(jìn)的關(guān)斷延遲時(shí)間與實(shí)時(shí)感測(cè)和補(bǔ)償一起將保證電源系統(tǒng)在變化的部件特性和操作條件下更一致地執(zhí)行。制誥產(chǎn)率和部件詵擇件通過(guò)如上文描述的那樣在接通操作和關(guān)斷操作期間使用可變電阻，由于控制方案的自適應(yīng)性質(zhì)而可以提高電源的可制造性。另外可以拓寬部件選擇以適應(yīng)電特性的可變性。應(yīng)當(dāng)提到，雖然在圖9中出于示例目的而描繪不同柵極驅(qū)動(dòng)電流Idkive為直線，但是未必在實(shí)際電路設(shè)計(jì)中在嚴(yán)格電流電平實(shí)施Idkive電平(這通常意味著嚴(yán)密控制的恒流源)，只要在不同電平之間有實(shí)質(zhì)性的幅度和方向差異即可。除了 MOSFET之外，這一動(dòng)態(tài)柵極驅(qū)動(dòng)器系統(tǒng)架構(gòu)和控制方案將使用于其它類(lèi)型的柵極控制的功率半導(dǎo)體切換器件如IGBT 中。在閱讀本公開(kāi)內(nèi)容時(shí)，本領(lǐng)域技術(shù)人員將理解用于檢測(cè)切換功率轉(zhuǎn)換器中的無(wú)負(fù)載條件并且在無(wú)負(fù)載條件之下操作切換功率轉(zhuǎn)換器的更多附加替選設(shè)計(jì)。因此，盡管已經(jīng)圖示和描述具體實(shí)施例和應(yīng)用，但是將理解這里討論的實(shí)施例并不限于這里公開(kāi)的精確構(gòu)造和部件，并且可以在這里公開(kāi)的方法和裝置的布置、操作和細(xì)節(jié)上進(jìn)行本領(lǐng)域技術(shù)人員將清楚的各種修改、改變和變化而未脫離公開(kāi)內(nèi)容的精神實(shí)質(zhì)和范圍。
權(quán)利要求
1.一種切換功率轉(zhuǎn)換器，包括: 變壓器，包括:初級(jí)繞組，耦合到輸入電壓；以及次級(jí)繞組，耦合到所述切換功率轉(zhuǎn)換器的輸出； 場(chǎng)效應(yīng)晶體管開(kāi)關(guān)，耦合到所述變壓器的所述初級(jí)繞組，在所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)接通之時(shí)生成經(jīng)過(guò)所述初級(jí)繞組的電流，而在所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)關(guān)斷之時(shí)不生成經(jīng)過(guò)所述初級(jí)繞組的電流；以及 驅(qū)動(dòng)器控制電路，配置成生成用于在所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)的多個(gè)切換周期期間接通或者關(guān)斷所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)的控制信號(hào)，所述切換周期中的每個(gè)切換周期包括其中所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)接通的第一部分和其中所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)關(guān)斷的第二部分，并且所述驅(qū)動(dòng)器控制電路在所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)的所述切換周期中的至少一個(gè)切換周期的所述第一部分和所述第二部分中的至少一個(gè)部分內(nèi)調(diào)整所述控制信號(hào)的量值。
2.根據(jù)權(quán)利要求1所述的切換功率轉(zhuǎn)換器，其中所述驅(qū)動(dòng)器控制電路將所述控制信號(hào)的所述量值從在所述切換周期中的所述一個(gè)切換周期的所述第一部分的較早時(shí)段期間的第一電平調(diào)整至在所述切換周期中的所述一個(gè)切換周期的所述第一部分的較晚時(shí)段期間的第二電平。
3.根據(jù)權(quán)利要求1所述的切換功率轉(zhuǎn)換器，其中所述驅(qū)動(dòng)器控制電路將所述控制信號(hào)的所述量值從在所述切換周期中的所述一個(gè)切換周期的所述第二部分的較早時(shí)段期間的第一電平調(diào)整至在所述切換周期中的所述一個(gè)切換周期的所述第二部分的較晚時(shí)段期間的第二電平。
4.根據(jù)權(quán)利要求1所述的切換功率轉(zhuǎn)換器，其中所述驅(qū)動(dòng)器控制電路包括: 第一場(chǎng)效應(yīng)晶體管，具有可變接通電阻； 第二場(chǎng)效應(yīng)晶體管 ，與所述第一場(chǎng)效應(yīng)晶體管串聯(lián)耦合并且也具有可變接通電阻； 其中所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)的柵極耦合到在所述第一場(chǎng)效應(yīng)晶體管與所述第二場(chǎng)效應(yīng)晶體管之間的節(jié)點(diǎn)， 調(diào)整所述第一場(chǎng)效應(yīng)晶體管的所述接通電阻以在所述至少一個(gè)切換周期的所述第一部分期間調(diào)整所述控制信號(hào)的所述量值，并且 調(diào)整所述第二場(chǎng)效應(yīng)晶體管的所述接通電阻以在所述至少一個(gè)切換周期的所述第二部分期間調(diào)整所述控制信號(hào)的所述量值。
5.根據(jù)權(quán)利要求4所述的切換功率轉(zhuǎn)換器，其中所述驅(qū)動(dòng)器控制電路響應(yīng)于計(jì)時(shí)器達(dá)到從所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)接通時(shí)起的預(yù)定時(shí)間閾值在所述至少一個(gè)切換周期的所述第一部分期間將所述第一場(chǎng)效應(yīng)晶體管的所述接通電阻從第一電阻調(diào)整至第二電阻，并且其中所述驅(qū)動(dòng)器控制電路響應(yīng)于所述計(jì)時(shí)器達(dá)到從所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)關(guān)斷時(shí)起的預(yù)定時(shí)間閾值在所述至少一個(gè)切換周期的所述第二部分期間將所述第二場(chǎng)效應(yīng)晶體管的所述接通電阻從第三電阻調(diào)整至第四電阻。
6.根據(jù)權(quán)利要求5所述的切換功率轉(zhuǎn)換器，其中所述驅(qū)動(dòng)器控制電路響應(yīng)于所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)的柵極到源極電壓在所述切換周期中的所述一個(gè)切換周期的所述第一部分期間超過(guò)閾值在所述至少一個(gè)切換周期的所述第一部分期間將所述第一場(chǎng)效應(yīng)晶體管的所述接通電阻從所述第一電阻調(diào)整至所述第二電阻。
7.根據(jù)權(quán)利要求5所述的切換功率轉(zhuǎn)換器，其中所述驅(qū)動(dòng)器控制電路響應(yīng)于所述場(chǎng)效應(yīng)晶體管的漏極到源極電壓在所述切換周期中的所述一個(gè)切換周期的所述第一部分期間超過(guò)閾值在所述至少一個(gè)切換周期的所述第一部分期間將所述第一場(chǎng)效應(yīng)晶體管的所述接通電阻從所述第一電阻調(diào)整至所述第二電阻。
8.根據(jù)權(quán)利要求4所述的切換功率轉(zhuǎn)換器，其中所述驅(qū)動(dòng)器控制電路響應(yīng)于所述場(chǎng)效應(yīng)晶體管的柵極到源極電壓在所述至少一個(gè)切換周期的所述第二部分期間超過(guò)閾值在所述至少一個(gè)切換周期的所述第二部分期間將所述第二場(chǎng)效應(yīng)晶體管的所述接通電阻從第三電阻調(diào)整至第四電阻。
9.根據(jù)權(quán)利要求4所述的切換功率轉(zhuǎn)換器，其中所述驅(qū)動(dòng)器控制電路響應(yīng)于所述場(chǎng)效應(yīng)晶體管的漏極到源極電壓在所述至少一個(gè)切換周期的所述第二部分期間超過(guò)閾值在所述至少一個(gè)切換周期的所述第二部分期間將所述第二場(chǎng)效應(yīng)晶體管的所述接通電阻從第三電阻調(diào)整至第四電阻。
10.驅(qū)動(dòng)器控制電路中，一種控制切換功率轉(zhuǎn)換器的方法，所述切換功率轉(zhuǎn)換器包括:變壓器，具有初級(jí)繞組，所述初級(jí)繞組耦合到所述切換功率轉(zhuǎn)換器的輸出；以及場(chǎng)效應(yīng)晶體管開(kāi)關(guān)，耦合到所述變壓器的所述初級(jí)繞組，在所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)接通之時(shí)生成經(jīng)過(guò)所述初級(jí)繞組的電流而在所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)關(guān)斷之時(shí)不生成經(jīng)過(guò)所述初級(jí)繞組的電流，所述方法包括: 生成用于在所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)的多個(gè)切換周期期間接通或者關(guān)斷所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)的控制信號(hào)，所述切換周期中的每個(gè)切換周期包括其中所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)接通的第一部分和其中所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)關(guān)斷的第二部分；并且 在所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)的所述切換周期中的至少一個(gè)切換周期的所述第一部分和所述第二部分中的至 少一個(gè)部分內(nèi)調(diào)整所述控制信號(hào)的量值。
11.根據(jù)權(quán)利要求10所述的方法，其中調(diào)整所述控制信號(hào)的所述量值包括: 將所述控制信號(hào)的所述量值從在所述切換周期中的所述一個(gè)切換周期的所述第一部分的較早時(shí)段期間的第一電平調(diào)整至在所述切換周期中的所述一個(gè)切換周期的所述第一部分的較晚時(shí)段期間的第二電平。
12.根據(jù)權(quán)利要求10所述的方法，其中調(diào)整所述控制信號(hào)的所述量值包括: 將所述控制信號(hào)的所述量值從在所述切換周期中的所述一個(gè)切換周期的所述第二部分的較早時(shí)段期間的第一電平調(diào)整至在所述切換周期中的所述一個(gè)切換周期的所述第二部分的較晚時(shí)段期間的第二電平。
13.根據(jù)權(quán)利要求10所述的方法，其中所述驅(qū)動(dòng)器控制電路包括具有可變接通電阻、與第二場(chǎng)效應(yīng)晶體管串聯(lián)耦合的第一場(chǎng)效應(yīng)晶體管，并且在所述第一場(chǎng)效應(yīng)晶體管與所述第二場(chǎng)效應(yīng)晶體管之間的節(jié)點(diǎn)耦合到所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)的柵極，并且其中調(diào)整所述控制信號(hào)的所述量值包括: 調(diào)整所述第一場(chǎng)效應(yīng)晶體管的所述接通電阻以在所述至少一個(gè)切換周期的所述第一部分期間調(diào)整所述控制信號(hào)的所述量值；并且 調(diào)整所述第二場(chǎng)效應(yīng)晶體管的所述接通電阻以在所述至少一個(gè)切換周期的所述第二部分期間調(diào)整所述控制信號(hào)的所述量值。
14.根據(jù)權(quán)利要求13所述的方法，其中響應(yīng)于計(jì)時(shí)器達(dá)到從所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)接通時(shí)起的預(yù)定時(shí)間閾值，在所述至少一個(gè)切換周期的所述第一部分期間將第一所述場(chǎng)效應(yīng)晶體管的所述接通電阻從第一電阻調(diào)整至第二電阻，并且其中響應(yīng)于所述計(jì)時(shí)器達(dá)到從所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)關(guān)斷時(shí)起的預(yù)定時(shí)間閾值，在所述至少一個(gè)切換周期的所述第二部分期間將所述第二場(chǎng)效應(yīng)晶體管的所述接通電阻從第三電阻調(diào)整至第四電阻。
15.根據(jù)權(quán)利要求14所述的方法，其中調(diào)整所述控制信號(hào)的所述量值包括: 響應(yīng)于所述場(chǎng)效應(yīng)晶體管開(kāi)關(guān)的柵極到源極電壓在所述切換周期中的所述一個(gè)切換周期的所述第一部分期間超過(guò)閾值，在所述至少一個(gè)切換周期的所述第一部分期間將所述第一場(chǎng)效應(yīng)晶體管的所述接通電阻從所述第一電阻調(diào)整至所述第二電阻。
16.根據(jù)權(quán)利要求14所述的方法，其中調(diào)整所述控制信號(hào)的所述量值包括: 響應(yīng)于所述場(chǎng)效應(yīng)晶體管的漏極到源極電壓在所述切換周期中的所述一個(gè)切換周期的所述第一部分期間超過(guò)閾值， 在所述至少一個(gè)切換周期的所述第一部分期間將所述第一場(chǎng)效應(yīng)晶體管的所述接通電阻從所述第一電阻調(diào)整至所述第二電阻。
全文摘要
這里的實(shí)施例描述一種動(dòng)態(tài)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)柵極驅(qū)動(dòng)器系統(tǒng)架構(gòu)和控制方案。MOSFET柵極驅(qū)動(dòng)器系統(tǒng)在單個(gè)(即一個(gè))切換周期內(nèi)動(dòng)態(tài)調(diào)整柵極驅(qū)動(dòng)器接通電阻和柵極驅(qū)動(dòng)器關(guān)斷電阻以減少系統(tǒng)中的電磁干擾(EMI)并且使功率MOSFET在操作期間的傳導(dǎo)損耗最小。
文檔編號(hào)H02M3/335GK103095137SQ20121040702
公開(kāi)日2013年5月8日 申請(qǐng)日期2012年10月16日 優(yōu)先權(quán)日2011年11月1日
發(fā)明者李勇, 史富強(qiáng), A·K-C·李, D·阮, 陳江 申請(qǐng)人:艾沃特有限公司