專利名稱：一種自供電的源極驅(qū)動電路及應(yīng)用其的開關(guān)電源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電源領(lǐng)域，更具體地說，涉及一種自供電的源極驅(qū)動電路及應(yīng)用其的開關(guān)電源。
背景技術(shù)：
源極驅(qū)動方式由于其低功耗高效率被廣泛應(yīng)用于開關(guān)電源中，其主要原理為將主功率管的柵極電壓固定在一定的數(shù)值，通過改變其源極電壓從而控制主功率管的開關(guān)狀態(tài)。如圖I所示，為現(xiàn)有技術(shù)中一種采用源極驅(qū)動的電路圖，所述源極驅(qū)動電路包括有一第一晶體管、饋流二極管和供電電容，所述第一晶體管的一功率端與所述主功率管的源極連接，另一功率端接地；所述供電電容一端接所述主功率管的控制端，另一端接地；所述饋流二極管的陽極接所述主功率管和所述第一晶體管的公共連接點，其陰極接所述供電電容和所述主功率管的控制端之間。其源極驅(qū)動的基本原理為通過所述第一晶體管Qs的開關(guān)狀態(tài)來控制主功率管Qm的開關(guān)狀態(tài)，當所述第一晶體管Qs導通時，所述主功率管Qm的源極電壓降低，當其柵源電壓到達其導通閾值電壓時，主功率管Qm導通；當所述第一晶體管Qs關(guān)斷時，所述主功率管Qm的源極電壓升高，當其柵源電壓小于導通閾值電壓時，主功率管Qm關(guān)斷。所述開關(guān)電源中還包括一控制電路，其產(chǎn)生一 PWM控制信號以控制所述第一晶體管免的開關(guān)狀態(tài)，所述供電電容(^給所述控制電路提供供電電壓。如圖I中所示，當主功率管Qm關(guān)斷后，功率級電路中的電流通過主功率管Qm的漏源間寄生電容Cds，饋流二極管D’對所述供電電容Ch充電。但是這種方法的不足之處在于當輸入電壓較低時，主功率管的漏源極間的寄生電容很小，往往很難保證供電電容Ch能夠充電到足夠大的電壓值，以至于不能提供所述控制電路所需要的供電電壓。因此，為保證控制電路的正常供電，需要在主功率管的漏源之間外加一個電容，以加大寄生電容的容值來提高主功率管關(guān)斷時主電路電流對供電電容Ch充電的能量，但這種方式會增加開關(guān)損耗。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供了一種自供電的源極驅(qū)動電路，其通過延遲電路控制在第一晶體管關(guān)斷后，所述主功率管延遲一段時間再關(guān)斷，這樣可以保證供電電容有足夠的充電時間和充電能量可充電到至控制電路所需要的供電電壓。解決了由于供電電容上的儲能不夠而使芯片無法正常工作的問題。依據(jù)本發(fā)明的一種自供電的源極驅(qū)動電路，應(yīng)用于開關(guān)電源中，所述開關(guān)電源包括有一功率級電路，所述源極驅(qū)動電路包括有一第一晶體管、饋流二極管和供電電容，所述源極驅(qū)動電路還包括一延遲電路，所述第一晶體管由一 PWM控制信號控制其開關(guān)狀態(tài)當所述第一晶體管導通時，所述功率級電路中的主功率管的源極電壓下降，當其柵源電壓到達其導通閾值電壓時，所述主功率管導通；當所述第一晶體管關(guān)斷時，所述延遲電路控制所述主功率管延遲關(guān)斷，以使所述供電電容充電時間足夠，其兩端電壓能夠上升為一參考電壓值。進一步的，所述延遲電路包括一第一齊納二極管和第一二極管，所述第一齊納二極管的陰極連接到所述主功率管的控制端，其陽極接地；所述第一二極管的陰極接在所述第一齊納二極管的陰極和所述主功率管的控制端的公共連接點，其陽極連接在所述供電電容和所述饋流二極管的公共連接點。優(yōu)選的，所述第一齊納二極管的擊穿電壓為所述參考電壓值與所述主功率管的導通閾值電壓之和。
進一步的，所述延遲電路還包括第一開關(guān)管和第一電阻，所述第一電阻串接在所述第一齊納二極管的陰極和所述主功率管的控制端之間；所述第一開關(guān)管的第一功率端接所述第一電阻和所述主功率管的控制端的公共連接點，其第二功率端接地，其控制端接所述第一電阻和所述第一齊納二極管的公共連接點；其中，所述第一開關(guān)管為P型晶體管。進一步的，所述延遲電路還包括第二開關(guān)管，所述第一齊納二極管的擊穿電壓為所述參考電壓值，所述第二開關(guān)管的第一功率端接所述第一齊納二極管的陽極，其第二功率端接地，所述第二開關(guān)管在所述第一晶體管關(guān)斷之前的任意一時刻關(guān)斷，在所述供電電容充電至所述控制電路的期望供電電壓時導通。進一步的，所述延遲電路還包括第三開關(guān)管和第二電阻，所述第二電阻串接在所述第一齊納二極管的陰極和所述主功率管的控制端之間；所述第三開關(guān)管的第一功率端接所述第二電阻和所述主功率管的控制端的公共連接點，其第二功率端接在所述供電電容和所述饋流二極管的公共連接點；其控制端接所述第二電阻和所述第一齊納二極管的公共連接點；其中，所述第三開關(guān)管為P型晶體管。進一步的，所述延遲電路包括第二二極管和第三電阻，所述第二二極管的陰極接所述主功率管的控制端，其陽極接在所述供電電容和所述饋流二極管的公共連接點；所述第三電阻與所述第二二極管并聯(lián)連接。依據(jù)本發(fā)明的一種開關(guān)電源，包括功率級電路、控制電路和所述的源極驅(qū)動電路，所述源極驅(qū)動電路接收所述控制電路輸出的PWM控制信號以對所述功率級電路中的主功率管進行驅(qū)動；其中，所述源極驅(qū)動電路中的供電電容為所述控制電路提供供電電壓，且所述供電電容兩端電壓充電至參考電壓值，所述參考電壓值為所述控制電路的期望供電電壓。經(jīng)由上述的技術(shù)方案可知，依據(jù)本發(fā)明的實施例的自供電的源極驅(qū)動電路具有以下優(yōu)點，其通過延遲電路可以使得第一晶體管關(guān)斷后，所述主功率管延遲一段時間再關(guān)斷，可以保證供電電容有足夠的充電時間和充電能量，在不需要增加電容的情況下，可滿足控制芯片的供電要求。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
圖I所示為現(xiàn)有技術(shù)中一種采用源極驅(qū)動的電路圖；圖2所示為依據(jù)本發(fā)明的一種自供電的源極驅(qū)動電路的第一實施例的電路圖；圖3所示為依據(jù)本發(fā)明的一種自供電的源極驅(qū)動電路的第二實施例的電路圖；圖4A所示為依據(jù)本發(fā)明的一種自供電的源極驅(qū)動電路的第三實施例的電路圖；圖4B所示為圖4A中所示第一控制電路的具體電路圖；圖4C所示為圖4A中所示電路圖的工作波形圖；圖5所示為依據(jù)本發(fā)明的一種自供電的源極驅(qū)動電路的第四實施例的電路圖； 圖6所示為依據(jù)本發(fā)明的一種自供電的源極驅(qū)動電路的第五實施例的電路圖；圖7所示為依據(jù)本發(fā)明的一種自供電的源極驅(qū)動電路的第六實施例的電路圖。
具體實施例方式以下結(jié)合附圖對本發(fā)明的幾個優(yōu)選實施例進行詳細描述，但本發(fā)明并不僅僅限于這些實施例。本發(fā)明涵蓋任何在本發(fā)明的精髓和范圍上做的替代、修改、等效方法以及方案。為了使公眾對本發(fā)明有徹底的了解，在以下本發(fā)明優(yōu)選實施例中詳細說明了具體的細節(jié)，而對本領(lǐng)域技術(shù)人員來說沒有這些細節(jié)的描述也可以完全理解本發(fā)明。參考圖2，所示為依據(jù)本發(fā)明的一種自供電的源極驅(qū)動電路的第一實施例的電路圖，所述源極驅(qū)動電路應(yīng)用于一開關(guān)電源中，所述開關(guān)電源中包括有一功率級電路和控制電路，如圖2中所示功率級電路為降壓型拓撲結(jié)構(gòu)，所述功率級電路中包括有一主功率管Q ,所述源極驅(qū)動電路接收所述控制電路輸出的PWM控制信號以對所述主功率管Qm進行驅(qū)動。其中，所述源極驅(qū)動電路中包含有一第一晶體管Qs、饋流二極管D’和供電電容Ch，其中，所述PWM控制信號用以控制所述第一晶體管Qs的開關(guān)狀態(tài)，所述供電電容Ch為所述控制電路提供供電電壓。進一步的，所述源極驅(qū)動電路還包括一延遲電路，所述延遲電路用以控制在所述第一晶體管Qs關(guān)斷后，控制所述主功率管Qm延遲一段時間再關(guān)斷，以保證所述供電電容充電時間足夠，以使其能夠充電至一參考電壓值，這里，所述參考電壓值為所述控制電路的期望供電電壓。下面結(jié)合圖2所示的延遲電路的一種具體實現(xiàn)方式闡述本實施例中所述源極驅(qū)動電路的工作過程。如圖2所示，所述延遲電路包括一第一齊納二極管Dzi和第一二極管D1，所述第一齊納二極管Dzi的陰極連接到所述主功率管Qm的控制端，其陽極接地；所述第一二極管Dl的陰極接在所述第一齊納二極管的陰極和所述主功率管的控制端的公共連接點，其陽極連接在所述供電電容Ch和所述饋流二極管D ’的公共連接點，其中，所述第一齊納二極管Dzi的擊穿電壓為所述控制電路的期望供電電壓與所述主功率管的導通閾值電壓之和。下面根據(jù)圖2所示的電路圖描述本實施例的源極驅(qū)動電路的工作過程，根據(jù)圖2，在所述第一晶體管Qs導通之前，所述供電電容Ch通過第一二極管Dl連接所述主功率管的柵極，因而其柵極電壓近似為V。。。當所述控制電路控制所述第一晶體管Qs導通時，所述主功率管Qm的源極電壓下降，當所述主功率管的柵源電壓大于其導通閾值電壓，所述主功率管Qm導通，所述輸入電壓Vin給電感L充電。之后，當所述PWM控制信號控制所述第一晶體管Qs關(guān)斷，所述主功率管Qm的源極電壓開始上升，此時，由于所述第一齊納二極管Dzi沒有被擊穿，因此，所述主功率管的柵源間的寄生電容Cgs不能產(chǎn)生放電回路，所述主功率管的柵源電壓大于其導通閾值電壓，所述主功率管仍保持導通，所述電感電流通過主功率管Qm、饋流二極管D’對所述供電電容Ch繼續(xù)充電。隨著主功率管的源極電壓逐漸上升，其柵極電壓也逐漸上升，當所述主功率管的柵極電壓達到所述第一齊納二極管Dzi的擊穿電壓時，所述第一齊納二極管Dzi被擊穿，所述主功率管的柵源間的寄生電容Cgs通過所述第一齊納二極管Dzi形成放電回路，所述主功率管的柵極電壓開始減小，所述主功率管的柵源電壓也逐漸減小，當所述主功率管的柵源電壓減小到小于其導通閾值電壓時，所述主功率管Qm關(guān)斷。其中，所述第一二極管Dl用以防止所述主功率管的柵源間的寄生電容Cgs通過所述供電電容Ch放電。從上述的工作過程可以看出，本實施例的延遲電路通過第一齊納二極管的設(shè)置來控制使主功率管在第一晶體管關(guān)斷后并不隨即關(guān)斷，而是繼續(xù)保持導通一段時間以使供電電容繼續(xù)充電，可使其充電到控制電路所需要的供電電壓，與現(xiàn)有技術(shù)相比，本發(fā)明不需要在主功率管的漏源間外加一個電容情況下，可保證供電電容能充分充電以儲存足夠的能量滿足控制電路的需求。
參考圖3，所示為依據(jù)本發(fā)明的一種自供電的源極驅(qū)動電路的第二實施例的電路圖；本實施例在實施例一的基礎(chǔ)上，所述延遲電路進一步包括第一開關(guān)管Ql和第一電阻R1，所述第一電阻Rl串接在所述第一齊納二極管Dzi的陰極和所述主功率管Qm的控制端之間；所述第一開關(guān)管Ql的第一功率端接所述第一電阻和所述主功率管Qm的控制端的公共連接點，其第二功率端接地，其控制端接所述第一電阻Rl和所述第一齊納二極管Dzi的公共連接點。本實施例中，所述第一齊納二極管Dzi的擊穿電壓為所述參考電壓值與所述主功率管的導通閾值電壓之和，即是所述控制電路的期望供電電壓與所述主功率管的導通閾值電壓之和。需要說明的是所述第一開關(guān)管為P型晶體管，例如可以為P型雙極型晶體管或P型場效應(yīng)晶體管，本實施例中以P型場效應(yīng)晶體管為例進行說明。本實施例所示的延遲電路與實施例一的工作原理基本相同，其主要是通過所述第一齊納二極管Dzi來控制使主功率管Qm在所述第一晶體管Qs關(guān)斷后延遲一段時間再關(guān)斷，以使供電電容Ch獲得足夠的充電時間。在所述第一齊納二極管Dzi被擊穿之前，所述延遲電路的工作過程與實施例一相同，這里不重復闡述，所不同的是，在所述第一齊納二極管Dzi被擊穿后，所述主功率管Qm的柵源間的寄生電容Cgs通過所述第一電阻Rl和所述第一齊納二極管Dzi形成放電回路，由于第一電阻Rl上有電流通過，所述第一開關(guān)管Ql的源柵間形成壓差，當所述第一開關(guān)管Ql的源柵間壓差達到其導通閾值電壓時，所述第一開關(guān)管Ql導通，這時，所述主功率管的柵源間的寄生電容Cgs通過所述第一開關(guān)管Ql放電。所述主功率管Qm的柵源電壓逐漸減小，當所述主功率管Qm的柵源電壓減小到小于其導通閾值電壓時，所述主功率管Qm關(guān)斷。因此，與實施例一相比，本實施例同樣實現(xiàn)了通過所述第一齊納二極管來控制使主功率管在第一晶體管延遲一段時間再關(guān)斷以使供電電容繼續(xù)充電；此外，本實施例通過第一開關(guān)管直接對地放電，避免了第一齊納二極管承受大電流。參考圖4A，所示為依據(jù)本發(fā)明的一種自供電的源極驅(qū)動電路的第三實施例的電路圖；本實施例的源極驅(qū)動電路同樣可應(yīng)用于功率級電路為降壓型拓撲結(jié)構(gòu)的開關(guān)電源中，本實施例的延遲電路在實施例一的基礎(chǔ)上進一步包括第二開關(guān)管Q2，本實施例中所述第一齊納二極管的擊穿電壓Dzi為所述參考電壓值，也即是所述控制電路的期望供電電壓，所述第二開關(guān)管Q2的第一功率端接所述第一齊納二極管Dzi的陽極，其第二功率端接地，所述第二開關(guān)管Q2在所述第一晶體管Qs關(guān)斷之前任意一時刻關(guān)斷，其在所述供電電容Ch充電至所述控制電路的期望供電電壓時導通。優(yōu)選地，本實施例中控制所述第二開關(guān)管Q2在所述第一晶體管Qs導通時刻關(guān)斷，根據(jù)本實施例的控制方案，本實施例具體介紹了控制所述第二開關(guān)管Q2的開關(guān)動作的第一控制電路401，參考圖4B所示為圖4A中所示第一控制電路的具體電路圖。所述第一控制電路包括第一單脈沖電路4011、第一比較器4012、第二單脈沖電路4013和觸發(fā)電路4014。所述第一單脈沖電路4011接收所述PWM控制信號，經(jīng)第一單脈沖電路4011處理后產(chǎn)生第一單脈沖信號傳輸給所述觸發(fā)電路4014 ;所述第一比較器4012的兩個輸入端分別接收所述供電電容的兩端電壓Vrc和一參考電壓值VMf，進行比較后輸出一比較信號，所述比較信號經(jīng)所述第二單脈沖電路4013進行處理后形成第二單脈沖信號傳輸給所述觸發(fā)電路；其中，所述參考電壓值設(shè)置為所述控制電路的期望供電電壓；所述觸發(fā)電路4014具體為一 RS觸發(fā)器，其接收所述第一單脈沖信號作為復位信號，接收所述第二單脈沖信號作為置位信號，并產(chǎn)生所述第一控制信號Vl以控制所述第二開關(guān)管Q2的開關(guān)動作。需要說明的 是，所述第一控制電路401為控制所述第二開關(guān)管Q2的一種具體實現(xiàn)方式，本領(lǐng)域技術(shù)人員可知，所述第二開關(guān)管Q2的開關(guān)動作的控制也可以由其他具有相同功能的電路等同替換。下面結(jié)合圖4C所示為圖4A中所示電路圖的工作波形圖對本實施例的源極驅(qū)動電路的工作過程作進一步詳細闡述在t0時刻，所述PWM控制信號變?yōu)楦唠娖綘顟B(tài)控制所述第一晶體管Qs導通，所述主功率管Qm的源極電壓Vs被拉低，當所述主功率管的柵源電壓大于其導通閾值電壓，所述主功率管Qm導通，所述輸入電壓Vin給電感L充電。與此同時，所述第一控制電路接收所述PWM控制信號經(jīng)第一單脈沖電路處理后形成第一單脈沖信號，并通過所述觸發(fā)電路控制所述第二開關(guān)管Q2關(guān)斷。在tl時刻，當所述PWM控制信號變?yōu)榈碗娖娇刂扑龅谝痪w管Qs關(guān)斷，此時所述主功率管的源極電壓Vs升高到所述供電電容的兩端電壓V。。。在tO到tl過程中，所述供電電容由于給控制電路供電耗能，其兩端電壓V。。會略微下降，如圖4C中電壓V。。所示，因此，在tl時刻，所述供電電容的兩端電壓V。。小于所述參考電壓值VMf，所述第一控制電路仍然控制使所述第二開關(guān)管Q2保持關(guān)斷，這樣，所述主功率管的柵源間的寄生電容Cgs不能產(chǎn)生放電回路，而由于所述主功率管的源極電壓Vs升為V。。，因而柵極電壓Vg升為2V。。，所述主功率管仍保持導通狀態(tài)。由于主功率管保持導通，所述電感電流通過主功率管QM、饋流二極管D ’對所述供電電容繼續(xù)充電，直至所述兩端電壓Vcc達到參考電壓值VMf，如圖4C中tl到t2時間內(nèi)，當供電電容兩端電壓Vrc到達所述參考電壓值時，所述第一比較器輸出的比較信號變?yōu)楦唠娖?，通過所述觸發(fā)電路控制所述第二開關(guān)管Q2導通，由于所述主功率管的柵極電壓高于所述第一齊納二極管Dzi的擊穿電壓，所述第一齊納二極管Dzi被擊穿，所述主功率管的柵源間的寄生電容Cgs通過第一齊納二極管Dzi和所述第二開關(guān)管Q2放電，當其放電至所述主功率管的柵源極電壓小于其導通閾值電壓時，所述主功率管Qm關(guān)斷。直至下一周期，在t3時刻，所述PWM控制信號變?yōu)楦唠娖綘顟B(tài)控制所述第一晶體管Qs導通，所述源極驅(qū)動電路依照上述過程循環(huán)工作。從上述過程可以看出，本實施例的所述延遲電路，其通過所述第二開關(guān)管的延遲導通可以使得在所述第一晶體管Qs關(guān)斷后，所述主功率管Qm并不隨即關(guān)斷，而是繼續(xù)保持導通一段時間以維持供電電容繼續(xù)充電，直至其充電到控制電路所需要的供電電壓。
參考圖5，所示為依據(jù)本發(fā)明的一種自供電的源極驅(qū)動電路的第四實施例的電路圖；本實施例中的延遲電路包括第一齊納二極管Dzi、第二開關(guān)管Q2和第一控制電路501，與實施例三連接均相同，在此不重復描述，所不同的是，本實施例中延遲電路還包括第三開關(guān)管Q3和第二電阻R2，所述第二電阻R2串接在所述主功率管Qm的控制端和所述第一齊納二極管Dzi的陰極之間；所述第三開關(guān)管Q3的第一功率端接所述第二電阻R2和所述主功率管Qm的控制端的公共連接點，其第二功率端接在所述供電電容Ch和所述饋流二極管D’的公共連接點，其控制端接所述第二電阻R2和所述第一齊納二極管Dzi的公共連接點，其中，所述第三開關(guān)管為P型晶體管，本實施例中以P型場效應(yīng)晶體管為例進行說明。這里，所述第三開關(guān)管的寄生二極管D2-1與實施例三中的第一二極管Dl功能相同，可等同替代。
下面對照圖5所示的具體電路圖對本實施例的源極驅(qū)動電路的工作過程作進一步闡述與實施例三同樣的原理，所述延遲電路通過控制第二開關(guān)管Q2的延遲導通以控制所述主功率管在所述第一晶體管關(guān)斷后延遲一段時間再關(guān)斷，以使得所述供電電容Ch充電時間和充電能量足夠以達到所述控制電路的供電電壓，其相同的工作過程在此不再重復。所不同的是，當所述供電電容Ch充電達到參考電壓值Vref，所述第一控制電路501控制第二開關(guān)管Q2導通，所述主功率管的柵源間的寄生電容Cgs通過所述第二電阻R2、第一齊納二極管Dzi和所述第二開關(guān)管Q2形成放電回路，由于第二電阻R2有電流通過，所述第三開關(guān)管Q3的源柵極存在壓差，當其源柵極電壓差達到其導通閾值電壓時，所述第三開關(guān)管Q3導通，這時，所述主功率管Qm的柵源間的寄生電容Cgs主要通過第三開關(guān)管Q3、供電電容Ch放電，直至所述主功率管的柵源極電壓小于其導通閾值電壓時，所述主功率管Qm關(guān)斷。本實施例的延遲電路同樣是通過控制在第一晶體管Qs關(guān)斷后所述主功率管延遲一段時間再關(guān)斷以保證供電電容充電充分，不會產(chǎn)生供電不足使控制電路無法正常工作的情況。在本實施例中，所述主功率管的柵源間的寄生電容Cgs通過第三開關(guān)管Q2、供電電容Ch進行放電一方面可以避免第一齊納二極管流過大電流，另一方面可以將寄生電容Cgs放電到供電電容Ch中，增加了供電的電量。參考圖6，所示為依據(jù)本發(fā)明的一種自供電的源極驅(qū)動電路的第五實施例的電路圖；本實施例是將實施例二和實施例三相結(jié)合以進行優(yōu)化配置，以達到最佳技術(shù)效果，如圖6所示，所述延遲電路包括第一齊納二極管Dzi、第二開關(guān)管Q2、第一二極管Dl和第一控制電路601，上述電路與實施例三連接相同，此外，本實施例還包括實施例二中的第一開關(guān)管Ql和第一電阻R1，其連接與實施例二相同，均不重復闡述。與實施例三同理，本實施例中的所述延遲電路通過控制第二開關(guān)管Q2的延遲導通以控制所述主功率管在所述第一晶體管關(guān)斷后延遲一段時間再關(guān)斷，以使得所述供電電容Ch充電時間和充電能量足夠以達到所述控制電路的供電電壓，其相同的工作過程在此不再重復。所不同的是，在所述第二開關(guān)管Q2導通后，所述主功率管的柵源間的寄生電容Cgs通過所述第一電阻R1、第一齊納二極管Dzi和所述第二開關(guān)管Q2形成放電回路，由于第一電阻Rl有電流通過，所述第一開關(guān)管Ql的源柵極存在壓差，當其源柵極電壓差達到其導通閾值電壓時，所述第一開關(guān)管Ql導通，這時，所述主功率管的柵源間的寄生電容Cgs通過第一開關(guān)管Ql放電，直至所述主功率管的柵源極電壓小于其導通閾值電壓時，所述主功率管Qm關(guān)斷?？梢姡ㄟ^本實施例的優(yōu)化配置，本實施例延遲電路通過第二開關(guān)管控制主功率管延遲一段時間關(guān)斷，以滿足供電電容的充電要求，而主功率管的柵源間的寄生電容Cgs可通過第一開關(guān)管Ql直接放電，可避免第一齊納二極管流過大電流。參考圖7，所示為依據(jù)本發(fā)明的一種自供電的源極驅(qū)動電路的第六實施例的電路圖；本實施例中所述延遲電路包括第二二極管D2和第三電阻R3，所述第二二極管D2的陰極接所述主功率管Qm的控制端，其陽極接在所述供電電容C0和所述饋流二極管D’的公共連接點；所述第三電阻R3與所述第二二極管D2并聯(lián)連接。下面對照圖7闡述本實施例的源極驅(qū)動電路的工作過程當所述PWM控制信號控制所述第一晶體管Qs導通，所述主功率管Qm的源極電壓下降，而其柵極電壓為V。。，當所述主功率管的柵源電壓大于其導通閾值電壓，所述主功率管Qm導通。之后，當所述PWM控制信號控制所述第一晶體管Qs關(guān)斷，所述主功率管的源極電壓開始上升，此時，所述主功率管的柵源間的寄生電容Cgs通過第三電阻R3放電，但由于第三電阻和柵源間的寄生電容構(gòu)成一延遲電路，會延遲所述主功率管的柵源間的寄生電容Cgs放電速率，這樣，主功率管的柵極電壓下降地較慢，主功率管并不會立即關(guān)斷，直至其柵源間的寄生電容放電至所述主功率管的柵源電壓小于其導通閾值電壓時，所述主功率管關(guān)斷。 從上述過程可以看出，本實施例的延遲電路可根據(jù)供電電容的充電時間設(shè)置第三電阻的大小，以實現(xiàn)供電電容能充電到控制電路所需要的供電電壓值，本實施例控制方案簡單，成本低。綜上所述，依照本發(fā)明所公開的源極驅(qū)動電路控制使主功率管在第一晶體管導通時導通，而在第一晶體管關(guān)斷一段時間后再關(guān)斷，以使供電電容能充分充電以能滿足控制電路供電的要求。本發(fā)明的源極驅(qū)動電路無需增加額外的電容，解決了控制電路供電不足的問題。最后，本發(fā)明還提供了一種開關(guān)電源，包括功率級電路、控制電路和上述的源極驅(qū)動電路，所述源極驅(qū)動電路接收所述控制電路輸出的PWM控制信號以對所述功率級電路中的主功率管進行驅(qū)動；其中，所述源極驅(qū)動電路中的供電電容為所述控制電路提供供電電壓，且所述供電電容兩端電壓充電至一參考電壓值，所述參考電壓值為所述控制電路的期望供電電壓。需要說明的是，本發(fā)明提供的源極驅(qū)動電路能夠滿足對控制電路的供電要求，并且控制電路簡單、效率高等有益效果，相應(yīng)的，本發(fā)明提供的一種開關(guān)電源同樣具有上述效果O以上對依據(jù)本發(fā)明的源極驅(qū)動電路中的優(yōu)選實施例的延遲電路進行了詳盡描述，本領(lǐng)域普通技術(shù)人員據(jù)此可以推知其他技術(shù)或者結(jié)構(gòu)以及電路布局、元件等均可應(yīng)用于所述實施例。依照本發(fā)明的實施例如上文所述，這些實施例并沒有詳盡敘述所有的細節(jié)，也不限制該發(fā)明僅為所述的具體實施例。顯然，根據(jù)以上描述，可作很多的修改和變化。本說明書選取并具體描述這些實施例，是為了更好地解釋本發(fā)明的原理和實際應(yīng)用，從而使所屬技術(shù)領(lǐng)域技術(shù)人員能很好地利用本發(fā)明以及在本發(fā)明基礎(chǔ)上的修改使用。本發(fā)明僅受權(quán)利要求書及其全部范圍和等效物的限制。
權(quán)利要求
1.一種自供電的源極驅(qū)動電路，應(yīng)用于開關(guān)電源中，所述開關(guān)電源包括有一功率級電路，所述源極驅(qū)動電路包括有一第一晶體管、饋流二極管和供電電容，其特征在于，所述源極驅(qū)動電路還包括一延遲電路， 所述第一晶體管由一 PWM控制信號控制其開關(guān)狀態(tài) 當所述第一晶體管導通時，所述功率級電路中的主功率管的源極電壓下降，當其柵源電壓到達其導通閾值電壓時，所述主功率管導通； 當所述第一晶體管關(guān)斷時，所述延遲電路控制所述主功率管延遲關(guān)斷，以使所述供電電容充電時間足夠，其兩端電壓能夠上升為一參考電壓值。
2.根據(jù)權(quán)利要求I所述的源極驅(qū)動電路，其特征在于，所述延遲電路包括一第一齊納二極管和第一二極管， 所述第一齊納二極管的陰極連接到所述主功率管的控制端，其陽極接地； 所述第一二極管的陰極接在所述第一齊納二極管的陰極和所述主功率管的控制端的公共連接點，其陽極連接在所述供電電容和所述饋流二極管的公共連接點。
3.根據(jù)權(quán)利要求2所述的源極驅(qū)動電路，其特征在于，所述第一齊納二極管的擊穿電壓為所述參考電壓值與所述主功率管的導通閾值電壓之和。
4.根據(jù)權(quán)利要求3所述的源極驅(qū)動電路，其特征在于，所述延遲電路還包括第一開關(guān)管和第一電阻， 所述第一電阻串接在所述第一齊納二極管的陰極和所述主功率管的控制端之間； 所述第一開關(guān)管的第一功率端接所述第一電阻和所述主功率管的控制端的公共連接點，其第二功率端接地，其控制端接所述第一電阻和所述第一齊納二極管的公共連接點；其中，所述第一開關(guān)管為P型晶體管。
5.根據(jù)權(quán)利要求2所述的源極驅(qū)動電路，其特征在于，所述延遲電路還包括第二開關(guān)管，所述第一齊納二極管的擊穿電壓為所述參考電壓值， 所述第二開關(guān)管的第一功率端接所述第一齊納二極管的陽極，其第二功率端接地，所述第二開關(guān)管在所述第一晶體管關(guān)斷之前的任意一時刻關(guān)斷，在所述供電電容充電至所述控制電路的期望供電電壓時導通。
6.根據(jù)權(quán)利要求5所述的源極驅(qū)動電路，其特征在于，所述延遲電路還包括第三開關(guān)管和第二電阻， 所述第二電阻串接在所述第一齊納二極管的陰極和所述主功率管的控制端之間； 所述第三開關(guān)管的第一功率端接所述第二電阻和所述主功率管的控制端的公共連接點，其第二功率端接在所述供電電容和所述饋流二極管的公共連接點；其控制端接所述第二電阻和所述第一齊納二極管的公共連接點；其中，所述第三開關(guān)管為P型晶體管。
7.根據(jù)權(quán)利要求I所述的源極驅(qū)動電路，其特征在于，所述延遲電路包括第二二極管和第三電阻， 所述第二二極管的陰極接所述主功率管的控制端，其陽極接在所述供電電容和所述饋流二極管的公共連接點； 所述第三電阻與所述第二二極管并聯(lián)連接。
8.一種開關(guān)電源，其特征在于，包括功率級電路、控制電路和權(quán)利要求1-7任一項所述的源極驅(qū)動電路，所述源極驅(qū)動電路接收所述控制電路輸出的PWM控制信號以對所述功率級電路中的主功率管進行驅(qū)動； 其中，所述源極驅(qū)動電路中的供電電容為所述控制電路提供供電電壓，且所述供電電 容兩端電壓充電至一參考電壓值，所述參考電壓值為所述控制電路的期望供電電壓。
全文摘要
本發(fā)明公開了一種自供電的源極驅(qū)動電路及應(yīng)用其的開關(guān)電源，其在所述第一晶體管導通時，所述功率級電路中的主功率管的源極電壓下降，當其柵源電壓到達其導通閾值電壓時，所述主功率管導通；在所述第一晶體管關(guān)斷后，通過延遲電路控制所述主功率管延遲一段時間再關(guān)斷，以保證所述供電電容能夠充電至所述控制電路的期望供電電壓。通過本發(fā)明的技術(shù)方案可以保證供電電容有足夠的充電時間和充電能量，在不需要增加電容的情況下，可滿足芯片的供電要求。
文檔編號H02M3/07GK102969889SQ201210435979
公開日2013年3月13日 申請日期2012年11月5日 優(yōu)先權(quán)日2012年11月5日
發(fā)明者鄧建, 劉國家 申請人:矽力杰半導體技術(shù)(杭州)有限公司