專利名稱：含有過載保護功能的dc-dc變換控制器的制作方法
技術領域：
本發(fā)明屬于電子電路技術領域，涉及模擬集成電路，特別是一種含有過載保護功能的DC-DC變換控制器。
背景技術：
高性能的DC-DC變換器因尺寸小、重量輕、效率高、運行時間長等優(yōu)勢已經被廣泛應用于手機、數(shù)碼相機等便攜式產品中。DC-DC變換器利用電感或者電容作為儲能元件對負載進行充放電，維持負載電壓恒定，并通過反饋系統(tǒng)控制功率管的導通與截止來控制儲能元件的充放電電流。DC-DC變換控制器作為DC-DC變換器最核心的部分，受到越來越多的關注。圖1所示為現(xiàn)有DC-DC變換器的拓撲結構圖，包括功率管MP1、同步管麗1、電感L和控制器；其中控制器包括電流采樣模塊、斜波補償模塊、斜波比較器、誤差放大器EA、振蕩器、峰值電流比較器和邏輯驅動模塊；正常工作狀態(tài)下，振蕩器觸發(fā)邏輯驅動模塊，使得功率管MPl在每個周期均導通，輸入電壓VIN通過功率管MPl向電感L輸出電流。在此期間，電阻Rl和R2對輸出電壓Vout進行采樣得到反饋電壓VFB，電流采樣模塊對電感L上的電流進行采樣，輸出電流采樣信號給峰值電流比較器，斜波補償模塊輸出斜波補償電流，電流采樣信號與斜波補償電流進行疊加后輸入到斜波比較器的反相輸入端，誤差放大器EA連接到斜波比較器的正相輸入端，斜波比較器和峰值電流比較器均輸出控制信號給邏輯驅動模塊，該邏輯驅動模塊輸出驅動信號控制功率管MPl的通斷，以實現(xiàn)DC-DC變換。實際應用中，功率管MPl對大電流具有較弱的承受能力，在過載、內部短路等異常情況下，功率管MPl不能快速關斷，并且會流過大電流，產生的功耗會急劇增大，從而對功率管MPl產生永久性的損壞。

發(fā)明內容
本發(fā)明的目的在于針對上述DC-DC變換控制器的不足，提出了一種含有過載保護功能的DC-DC變換控制器，以在過載、內部短路的異常情況下快速關斷功率管，對DC-DC變換器進行過載保護，保證功率管不被損壞。為實現(xiàn)上述目的，本發(fā)明包括電流采樣電路1、誤差放大器EA、斜波補償電路2、兩個比較器3，4、邏輯驅動電路5和振蕩器6 ；電流采樣電路I與斜波補償電路2相連，誤差放大器EA和斜波補償電路2均與第二比較器4相連，第二比較器4、第一比較器3和振蕩器6均與邏輯驅動電路5相連，邏輯驅動電路5輸出驅動信號控制外部功率管通斷；其特征在于第一比較器3與振蕩器6之間連接有過載保護電路7 ；所述過載保護電路7，包括過載檢測模塊71、比較閾值控制模塊72和振蕩頻率控制模塊73 ;過載檢測模塊71的輸入端與其所在芯片的輸入電壓VFB相連，輸出端輸出第一過載電流Il和第二過載電流12分別給比較閾值控制模塊72和振蕩頻率控制模塊73的輸入端；比較閾值控制模塊72輸出閾值控制信號V8給第一比較器3,用于控制第一比較器3的比較閾值；振蕩頻率控制模塊73輸出頻率控制信號V9給振蕩器6，用于控制振蕩器6的振蕩頻率。作為優(yōu)選，上述過載檢測模塊71，包括第一運算放大器OPl和三個NMOS管，其中第一運算放大器0P1，其同相輸入端與其所在芯片的基準電壓VREFl相連，其反相輸入端與其所在芯片的輸入電壓VFB相連，其輸出端分別與第一 NMOS管麗I的柵極、漏極以及第二 NMOS管MN2和第三NMOS管MN3的柵極相連；第一 NMOS管MNl，其源極接地；第二 NMOS管MN2，其源極接地，其漏極輸出第一過載電流Il給比較閾值控制模塊72 ；第三NMOS管MN3，其源極接地，其漏極輸出第二過載電流12給振蕩頻率控制模塊73。作為優(yōu)選，上述比較閾值控制模塊72，包括比較器721、第三電阻R3和電流源
IT;所述比較器721，其同相輸入端分別與過載檢測模塊71所輸出的第一過載電流
I1、電流源It和第三電阻R3的一端相連，其反相輸入端與電流采樣電路I所輸出的電流采樣信號Vl相連，其輸出端輸出閾值控制信號V8給第一比較器3 ；所述第三電阻R3的另一端接地。作為優(yōu)選，上述振蕩頻率控制模塊73，包括第二運算放大器0P2、觸發(fā)器731、電容Cl、五個PMOS管、四個NMOS管和反相器INV，其中第二運算放大器0P2，其同相輸入端與其所在芯片的輸入電壓VCMP相連，其反相輸入端與過載檢測模塊71所輸出的第二過載電流12相連，其輸出端與觸發(fā)器731的第一輸入端相連；RS觸發(fā)器，其第二輸入端分別與第三PMOS管MP3的漏極和第七NMOS管麗7的漏極相連，其輸出端分別與第四NMOS管MN4的柵極、第五PMOS管MP5的柵極以及反相器INV的輸入端相連；反相器INV的輸出端連接到振蕩器6 ；第一 PMOS管MPl、第二 PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4，其柵極均與電流源It相連，其源極均與其所在芯片的電源電壓VCC相連；第一 PMOS管MPl的漏極與電流源It相連，第二 PMOS管MP2的漏極與過載檢測模塊71所輸出的第二過載電流12相連，第四PMOS管MP4的漏極與第五PMOS管MP5的源極相連；第五PMOS管MP5的漏極分別與第五NMOS管MN5、第六NMOS管MN6、第七NMOS管麗7的柵極以及第四NMOS管MN4、第五NMOS管麗5的漏極相連；第四NMOS管MN4、第五NMOS管MN5和第六NMOS管MN6的源極均接地；第六NMOS管MN6的漏極、第七NMOS管麗7的源極以及電容Cl的一端均與過載檢測模塊71所輸出的第二過載電流12相連，電容Cl的另一端接地。本發(fā)明與現(xiàn)有技術相比，具有如下優(yōu)點1、本發(fā)明由于添加了過載保護電路，可在DC-DC變換器過載、內部短路的異常情況下快速關斷功率管，保證功率管不被損壞。
2、本發(fā)明由于在過載保護電路中設有過載檢測電路，可對DC-DC變換器過載、內部短路的異常進行實時監(jiān)測。3、本發(fā)明由于在過載保護電路中設有比較閾值控制電路，可在DC-DC變換器過載、內部短路的異常情況下降低第一比較器的比較閾值，以使DC-DC變換器的輸出電壓降低。4、本發(fā)明由于在過載保護電路中設有振蕩頻率控制電路，可在DC-DC變換器過載、內部短路的異常情況下降低振蕩器的振蕩頻率，以使流過功率管的電流減小。


圖1為現(xiàn)有的DC-DC變換器的拓撲結構圖；圖2為本發(fā)明的結構圖；圖3為本發(fā)明過載保護電路的結構圖；圖4為本發(fā)明過載保護電路中的過載檢測模塊原理圖；圖5為本發(fā)明過載保護電路中的比較閾值控制模塊原理圖；圖6為本發(fā)明過載保護電路中的振蕩頻率控制模塊原理圖。
具體實施例方式以下參照附圖及其實施例對本發(fā)明作進一步描述。參照圖2，本發(fā)明的DC-DC變換控制器包括電流采樣電路1、誤差放大器
補償電路2、第一比較器3、第二比較器4、邏輯驅動電路5、振蕩器6和過載保護電路7;電流采樣電路I與斜波補償電路2相連，誤差放大器EA和斜波補償電路2均與第二比較器4相連，過載保護電路7分別與第一比較器3和振蕩器6相連，第一比較器3、第二比較器4和振蕩器6均與邏輯驅動電路5相連，邏輯驅動電路5輸出驅動信號控制外部功率管通斷。其中電流米樣電路I對其所在芯片的輸入電壓VCS進行米樣,輸出電流米樣信號Vl給斜波補償電路2 ;斜波補償電路2對電流采樣信號Vl進行斜波補償，輸出斜波補償信號V7給第二比較器4的反相輸入端；誤差放大器EA對其所在芯片的輸入電壓VFB進行初步放大，輸出誤差信號V2給第二比較器4的同相輸入端；第二比較器4通過對誤差信號V2和斜波補償信號V7進行比較，輸出控制信號V4給邏輯驅動電路5 ;過載保護電路7對其所在芯片的輸入電壓VFB進行過載檢測，輸出閾值控制信號V8和頻率控制信號V9分別給第一比較器3和振蕩器6，閾值控制信號V8用來控制第一比較器3的比較閾值，頻率控制信號V9用來控制振蕩器6的振蕩頻率；振蕩器6產生振蕩信號VlO給邏輯驅動電路5 ;第一比較器3輸出比較閾值V3給邏輯驅動電路5 ;邏輯驅動電路5對比較閾值V3、控制信號V4和振蕩信號VlO進行邏輯綜合，輸出驅動信號V5和V6用來控制外部功率管的通斷。參照圖3，所述過載保護電路7，包括過載檢測模塊71、比較閾值控制模塊72和振蕩頻率控制模塊73 ;過載檢測模塊71對其所在芯片的輸入電壓VFB進行過載檢測，產生第一過載電流Il和第二過載電流12分別給比較閾值控制模塊72和振蕩頻率控制模塊73 ；比較閾值控制模塊72輸出閾值控制信號V8給第一比較器3 ;振蕩頻率控制模塊73輸出頻率控制信號V9給振蕩器6，以控制振蕩器6的振蕩頻率。
參照圖4，本發(fā)明的過載檢測模塊71，包括但不局限于第一運算放大器0P1、第一NMOS 管 MNl、第二 NMOS 管 MN2 和第三 NMOS 管 MN3 ；所述第一運算放大器0P1，其同相輸入端與其所在芯片的基準電壓VREFl相連，其反相輸入端與其所在芯片的輸入電壓VFB相連，第一運算放大器OPl對其所在芯片的基準電壓VREFl進行初步放大后輸出誤差信號連接到第一 NMOS管MNl的漏極；所述第一 NMOS管麗1、第二 NMOS管麗2和第三NMOS管MN3，其柵極均與第一運算放大器OPl所輸出的誤差信號V2相連；其源極均接地；第二 NMOS管MN2的漏極輸出第一過載電流Il給比較閾值控制模塊72 ;第三NMOS管麗3的漏極輸出第二過載電流12給振蕩頻率控制模塊73。第一 NMOS管MNl、第二 NMOS管MN2和第三NMOS管MN3構成電流鏡。參照圖5，本發(fā)明的比較閾值控制模塊72，包括但不局限于比較器721、第三電阻R3和電流源It ；所述比較器721的同相輸入端分別與過載檢測模塊71所輸出的第一過載電流11、電流源It和第三電阻R3的一端相連，第三電阻R3作為第一過載電流Il和電流源It的負載，其另一端接地；比較器721的反相輸入端與電流采樣電路I所輸出的電流采樣信號Vl相連，比較器721對電流采樣信號Vl和第三電阻R3上的電壓進行比較，輸出閾值控制信號V8給第一比較器3的反相輸入端。參照圖6，本發(fā)明的振蕩頻率控制模塊73，包括但不局限于第二運算放大器0P2、觸發(fā)器731、電容Cl、五個PMOS管、四個NMOS管和反相器INV，其中第二運算放大器0P2，其同相輸入端與其所在芯片的輸入電壓VCMP相連；其反相輸入端分別與過載檢測模塊71所輸出的第二過載電流12、第六NMOS管MN6的漏極、第七NMOS管麗7的源極和電容Cl的一端相連；第二運算放大器0P2對其所在芯片的輸入電壓VCMP和電容Cl上的電壓進行初步比較放大，輸出放大信號給觸發(fā)器731的第一輸入端；電容Cl作為過載檢測模塊71所輸出的第二過載電流12的負載，其另一端接地；觸發(fā)器731，其第二輸入端分別與第三PMOS管MP3的漏極和第七NMOS管麗7的漏極相連，其輸出端分別與第四NMOS管MN4的柵極、第五PMOS管MP5的柵極以及反相器INV的輸入端相連；反相器INV的輸出端輸出頻率控制信號V9給振蕩器6，頻率控制信號V9用來控制振蕩器6的振蕩頻率；第一 PMOS管MPl、第二 PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4，其柵極均與電流源It相連，其源極均與其所在芯片的電源電壓VCC相連；第一 PMOS管MPl、第二 PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4構成電流鏡，第一 PMOS管MPl的漏極與電流源It相連，第二 PMOS管MP2的漏極與過載檢測模塊71所輸出的第二過載電流12相連，第四PMOS管MP4的漏極與第五PMOS管MP5的源極相連；第五PMOS管MP5的漏極分別與第五NMOS管MN5、第六NMOS管MN6、第七NMOS管麗7的柵極以及第四NMOS管MN4、第五NMOS管麗5的漏極相連；第四NMOS管MN4、第五NMOS管MN5和第六NMOS管MN6的源極均接地，第五NMOS管MN5和第六NMOS管MN6構成電流鏡。本發(fā)明的工作原理如下如圖4所示，過載檢測模塊71中的第一運算放大器OPl對其所在芯片的輸入電壓VFB和其所在芯片的基準電壓VREFl進行比較放大。當VFB彡VREFI時，第一運算放大器OPI輸出低電平，第二NMOS管麗2和第三NMOS管MN3處于截止狀態(tài)，第一過載電流Il和第二過載電流12為零；當VFB〈VREF1時，第一運算放大器OPl輸出高電平，第二 NMOS管麗2和第三NMOS管MN3處于導通狀態(tài)，第一過載電流Il和第二過載電流12不為零。如圖5所示，當?shù)谝贿^載電流Il不為零時，第三電阻R3上的電壓降低，比較器721輸出的閾值控制信號V8翻轉為低電平，第一比較器3的翻轉閾值降低。如圖6所示，當?shù)诙^載電流12為零時，電容Cl上的電壓降低，第二運算放大器 0P2輸出高電平，反相器INV輸出的振蕩頻率控制信號V9翻轉為高電平，振蕩器6的振蕩頻率降低。實際應用中，當芯片處于過載、短路的異常情況時，其所在芯片的輸入電壓VFB小于其所在芯片的基準VREFl，第一基準電流Il和第二基準電流12均不為零，振蕩器6的振蕩頻率降低，流過功率管的電流減小；第一比較器3的翻轉閾值降低，邏輯驅動電路5輸出驅動信號將功率管關斷，保證功率管不被損壞。以上僅是本發(fā)明的一個最佳實例，不構成對本發(fā)明的任何限制，顯然在本發(fā)明的構思下，可以對其電路進行不同的變更與改進，但這些均在本發(fā)明的保護之列。
權利要求
1.一種含有過載保護功能的DC-DC變換控制器，包括電流采樣電路(I)、誤差放大器 EA、斜波補償電路(2)、兩個比較器(3，4)、邏輯驅動電路(5)和振蕩器(6);電流采樣電路(I)與斜波補償電路(2)相連，誤差放大器EA和斜波補償電路(2)均與第二比較器(4)相連，第二比較器⑷、第一比較器(3)和振蕩器(6)均與邏輯驅動電路(5)相連，邏輯驅動電路(5)輸出驅動信號控制外部功率管通斷；其特征在于第一比較器(3)與振蕩器(6)之間連接有過載保護電路(7)；所述過載保護電路(7)，包括過載檢測模塊(71)、比較閾值控制模塊(72)和振蕩頻率控制模塊(73);過載檢測模塊(71)的輸入端與其所在芯片的輸入電壓VFB相連,輸出端輸出第一過載電流Il和第二過載電流12分別給比較閾值控制模塊(72)和振蕩頻率控制模塊(73)的輸入端；比較閾值控制模塊(72)輸出閾值控制信號V8給第一比較器(3)，用于控制第一比較器(3)的比較閾值；振蕩頻率控制模塊(73)輸出頻率控制信號V9給振蕩器 (6)，用于控制振蕩器(6)的振蕩頻率。
2.根據權利要求書I所述的DC-DC變換控制器，其特征在于過載檢測模塊(71)，包括 第一運算放大器OPl和三個NMOS管，其中第一運算放大器0P1，其同相輸入端與其所在芯片的基準電壓VREFl相連，其反相輸入端與其所在芯片的輸入電壓VFB相連，其輸出端分別與第一 NMOS管麗I的柵極、漏極以及第二 NMOS管麗2和第三NMOS管麗3的柵極相連；第一 NMOS管MNl，其源極接地；第二 NMOS管麗2，其源極接地，其漏極輸出第一過載電流Il給比較閾值控制模塊(72)；第三NMOS管麗3，其源極接地，其漏極輸出第二過載電流12給振蕩頻率控制模塊(73)。
3.根據權利要求書I所述的DC-DC變換控制電路，其特征在于比較閾值控制模塊(72)，包括比較器(721)、第三電阻R3和電流源IT；所述比較器(721)，其同相輸入端分別與過載檢測模塊(71)所輸出的第一過載電流I1、電流源IT和第三電阻R3的一端相連，其反相輸入端與電流采樣電路⑴所輸出的電流采樣信號Vl相連，其輸出端輸出閾值控制信號V8給第一比較器(3)；所述第三電阻R3的另一端接地。
4.根據權利要求書I所述的DC-DC變換控制電路，其特征在于振蕩頻率控制模塊(73)，包括第二運算放大器0P2、觸發(fā)器(731)、電容Cl、五個PMOS管、四個NMOS管和反相器INV，其中第二運算放大器0P2，其同相輸入端與其所在芯片的輸入電壓VCMP相連，其反相輸入端與過載檢測模塊(71)所輸出的第二過載電流12相連，其輸出端與觸發(fā)器(731)的第一輸入端相連；觸發(fā)器(731)，其第二輸入端分別與第三PMOS管MP3的漏極和第七NMOS管麗7的漏極相連，其輸出端分別與第四NMOS管MN4的柵極、第五PMOS管MP5的柵極以及反相器INV 的輸入端相連；反相器INV的輸出端連接到振蕩器(6)；第一 PMOS管MPl、第二 PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4，其柵極均與電流源IT相連，其源極均與其所在芯片的電源電壓VCC相連；第一 PMOS管MPl的漏極與電流源IT相連，第二 PMOS管MP2的漏極與過載檢測模塊(71)所輸出的第二過載電流12相連，第四PMOS管MP4的漏極與第五PMOS管MP5的源極相連； 第五PMOS管MP5的漏極分別與第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7 的柵極以及第四NMOS管MN4、第五NMOS管MN5的漏極相連；第四NMOS管MN4、第五NMOS管MN5和第六NMOS管MN6的源極均接地；第六NMOS管MN6的漏極、第七NMOS管MN7的源極以及電容Cl的一端均與過載檢測模塊(71)所輸出的第二過載電流12相連，電容Cl的另一端接地。
全文摘要
本發(fā)明公開了一種含有過載保護功能的DC-DC變換控制電路，主要解決現(xiàn)有DC-DC變換器在過載、短路的異常情況時不能快速關斷功率管的問題。該控制電路包括電流采樣電路(1)、誤差放大器EA、斜波補償電路(2)、第一比較器(3)、第二比較器(4)、邏輯驅動電路(5)、振蕩器(6)和過載保護電路(7)；電流采樣電路(1)與斜波補償電路(2)相連，誤差放大器EA和斜波補償電路(2)均與第二比較器(4)相連，過載保護電路(7)對其所在芯片的輸入電壓VFB進行過載檢測，輸出閾值控制信號V8和頻率控制信號V9分別給第一比較器(3)和振蕩器(6)，第一比較器(3)和振蕩器(6)均與邏輯驅動電路(5)相連，邏輯驅動電路(5)在過載、短路的異常情況下輸出驅動信號關斷外部功率管。本發(fā)明使DC-DC變換器在過載、短路的異常情況下快速關斷功率管，保證功率管不被損壞。
文檔編號H02H7/10GK103001490SQ20121055947
公開日2013年3月27日 申請日期2012年12月20日 優(yōu)先權日2012年12月20日
發(fā)明者葉強, 來新泉, 張愛美, 關會麗 申請人:西安電子科技大學