專利名稱：一種用于小功率風(fēng)機(jī)的整流電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種小功率風(fēng)力發(fā)電機(jī)，尤其是涉及一種用于小功率風(fēng)機(jī)的整流電路。
背景技術(shù)：
小功率風(fēng)力發(fā)電機(jī)發(fā)出的交流電儲(chǔ)存到蓄電池內(nèi)，交流電轉(zhuǎn)換到直流電，首先要經(jīng)過(guò)整流電路，目前的整流電路通常采用整流橋的方式，整流橋由6個(gè)二極管組成。每個(gè)二極管存在O. 7伏的壓降，假如電流值為10A，整流橋上會(huì)有7W的電能損耗。同時(shí)會(huì)產(chǎn)生大量的熱量，給控制器造成一定的損害。
發(fā)明內(nèi)容本實(shí)用新型所要解決的技術(shù)問(wèn)題是提供一種電能損耗小的用于小功率風(fēng)機(jī)的整流電路。本實(shí)用新型解決上述技術(shù)問(wèn)題所采用的技術(shù)方案為一種用于小功率風(fēng)機(jī)的整流電路，其特征在于包括DSP處理器、信號(hào)驅(qū)動(dòng)模塊、MOS管開關(guān)組和波形檢測(cè)電路，風(fēng)力發(fā)電機(jī)的三相輸出端與MOS管開關(guān)組連接，MOS管開關(guān)組與整流輸出端連接，MOS管開關(guān)組與波形檢測(cè)電路連接，波形檢測(cè)電路與DSP處理器連接，DSP處理器與信號(hào)驅(qū)動(dòng)模塊連接，信號(hào)驅(qū)動(dòng)模塊與MOS管開關(guān)組連接。DSP處理器包括型號(hào)為DSPIC30F2010的第一芯片及外圍電路，信號(hào)驅(qū)動(dòng)模塊包括型號(hào)為IR2130S的第二芯片及外圍電路，MOS管開關(guān)組包括第一 MOS管、第二 MOS管、第三MOS管、第四MOS管、第五MOS管和第六MOS管，波形檢測(cè)電路包括型號(hào)為L(zhǎng)M339的第一比較器、第二比較器和第三比較器，第一芯片的第二十一引腳與第二芯片的第四引腳連接，第一芯片的第二十二引腳與第二芯片的第七引腳連接，第一芯片的第二十三引腳與第二芯片的第三引腳連接，第一芯片的第二十四引腳與第二芯片的第六引腳連接，第一芯片的第二十五引腳與第二芯片的第二引腳連接，第一芯片的第二十六引腳與第二芯片的第五引腳，第一芯片的第十四引腳分別通過(guò)第三十一電阻和第三十電阻與第二芯片的第八引腳連接，第一芯片的第三引腳與第二芯片的第八引腳連接，第一芯片的第四引腳通過(guò)第三十五電阻與第二芯片的第十引腳連接，第二芯片的第十引腳與第二芯片的第十一引腳之間設(shè)置有第三十六電阻，第二芯片的第十一引腳通過(guò)第三十七電阻與整流負(fù)極輸出端連接；風(fēng)力發(fā)電機(jī)的U輸出端與第一 MOS管的源極連接，第二芯片的第二十七引腳通過(guò)第十電阻與第一 MOS管的柵極連接，第二芯片的第二十六引腳通過(guò)第四電阻與第一 MOS管的柵極連接，第二芯片的第二十六引腳與第一 MOS管的源極連接，第一 MOS管的漏極與整流正極輸出端連接；風(fēng)力發(fā)電機(jī)的U輸出端與第四MOS管的漏極連接，第二芯片的第十六引腳通過(guò)第十一電阻與第四MOS管的柵極連接，第四MOS管的源極與第二芯片的第十三引腳連接，第四MOS管的柵極與第四MOS管的源極之間設(shè)置有第五電阻；[0009]風(fēng)力發(fā)電機(jī)的V輸出端與第二 MOS管的源極連接，第二芯片的第二十三引腳通過(guò) 第十二電阻與第二 MOS管的柵極連接，第二芯片的第二十二引腳通過(guò)第六電阻與第二 MOS 管的柵極連接，第二芯片的第二十二引腳與第二 MOS管的源極連接，第二 MOS管的漏極與整 流正極輸出端連接；[0010]風(fēng)力發(fā)電機(jī)的V輸出端與第五MOS管的漏極連接，第二芯片的第十五引腳通過(guò)第 十三電阻與第五MOS管的柵極連接，第五MOS管的源極與第二芯片的第十三引腳連接，第五 MOS管的柵極與第五MOS管的源極之間設(shè)置有第七電阻；[0011]風(fēng)力發(fā)電機(jī)的W輸出端與第三MOS管的源極連接，第二芯片的第十九引腳通過(guò)第 九電阻與第三MOS管的柵極連接，第三MOS管的柵極與第三MOS管的源極之間設(shè)置有第三 電阻，第三MOS管的漏極與整流正極輸出端連接；[0012]風(fēng)力發(fā)電機(jī)的W輸出端與第六MOS管的漏極連接，第二芯片的第十四引腳通過(guò)第 八電阻與第六MOS管的柵極連接，第六MOS管的源極與第二芯片的第十三引腳連接，第六 MOS管的柵極與第六MOS管的源極之間設(shè)置有第二電阻；[0013]第一比較器的負(fù)極輸入端、第二比較器的負(fù)極輸入端和第三比較器的負(fù)極輸入端 相互連接，風(fēng)力發(fā)電機(jī)的U輸出端與第十八電阻連接，第十八電阻通過(guò)第二十五電阻與第 一比較器的負(fù)極輸入端連接，第十八電阻通過(guò)第二十四電阻與第一比較器的正極輸入端連 接，第一比較器的輸出端與第一芯片的第五引腳連接，[0014]風(fēng)力發(fā)電機(jī)的V輸出端與第十四電阻連接，第十四電阻通過(guò)第二十一電阻與第二 比較器的負(fù)極輸入端連接，第十四電阻通過(guò)第二十電阻與第二比較器的正極輸入端連接， 第二比較器的輸出端與第一芯片的第六引腳連接，[0015]風(fēng)力發(fā)電機(jī)的W輸出端與第十九電阻連接，第十九電阻通過(guò)第二十三電阻與第三 比較器的負(fù)極輸入端連接，第十九電阻通過(guò)第二十二電阻與第三比較器的正極輸入端連 接，第三比較器的輸出端與第一芯片的第七引腳連接[0016]與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)是對(duì)風(fēng)力發(fā)電機(jī)的三相輸出端進(jìn)行電壓采 樣，以微控制器控制MOS管作為輸出控件，管理三相電的整流輸出，控制系統(tǒng)中設(shè)計(jì)有超低 壓感應(yīng)處理技術(shù)，將風(fēng)機(jī)輸出的交流電以同步整流的方式盡可能不失真地呈連續(xù)半波的形 式輸出到蓄電池。避免了單純使用整流橋時(shí)二極管自身壓降對(duì)波形底部的消除，避免能量 的大量損耗，從而實(shí)現(xiàn)電能利用率的提升；還可避免因壓降存在而造成的大量熱能損耗，提 高風(fēng)能的轉(zhuǎn)化效率。DSP處理器的功耗為1W，信號(hào)驅(qū)動(dòng)模塊的功耗為1. 5W，比較器的功耗為O.05W，六個(gè)MOS管的功耗為O. 9W，其他部分的功耗為O. 1W，總功耗大概為3. 35W，相比六個(gè) 二極管的7W功耗，降低了 50%左右的功耗。


[0017]圖1為本實(shí)用新型的電路框圖；[0018]圖2為本實(shí)用新型的電路原理圖；[0019]圖3為本實(shí)用新型的MOS管同步整流控制程序流程圖。
具體實(shí)施方式
[0020]
以下結(jié)合附圖實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)描述。[0021]一種用于小功率風(fēng)機(jī)的整流電路，包括DSP處理器1、信號(hào)驅(qū)動(dòng)模塊2、M0S管開關(guān) 組3和波形檢測(cè)電路4，風(fēng)力發(fā)電機(jī)5的三相輸出端與MOS管開關(guān)組3連接，MOS管開關(guān)組 3與整流輸出端連接，MOS管開關(guān)組3與波形檢測(cè)電路4連接，波形檢測(cè)電路4與DSP處理 器I連接，DSP處理器I與信號(hào)驅(qū)動(dòng)模塊2連接，信號(hào)驅(qū)動(dòng)模塊2與MOS管開關(guān)組3連接。[0022]DSP處理器I包括型號(hào)為DSPIC30F2010的第一芯片及外圍電路，信號(hào)驅(qū)動(dòng)模塊2 包括型號(hào)為IR2130S的第二芯片及外圍電路，MOS管開關(guān)組3包括第一 MOS管Q1、第二 MOS 管Q2、第三MOS管Q3、第四MOS管Q4、第五MOS管Q5和第六MOS管Q6，波形檢測(cè)電路4包 括型號(hào)為L(zhǎng)M339的第一比較器U1B、第二比較器UlD和第三比較器U1C，[0023]第一芯片的第二十一引腳與第二芯片的第四引腳連接，第一芯片的第二十二引腳 與第二芯片的第七引腳連接，第一芯片的第二十三引腳與第二芯片的第三引腳連接，第一 芯片的第二十四引腳與第二芯片的第六引腳連接，第一芯片的第二十五引腳與第二芯片的 第二引腳連接，第一芯片的第二十六引腳與第二芯片的第五引腳，第一芯片的第十四引腳 分別通過(guò)第三十一電阻R31和第三十電阻R30與第二芯片的第八引腳連接，第一芯片的第 三引腳與第二芯片的第八引腳連接，第一芯片的第四引腳通過(guò)第三十五電阻R35與第二芯 片的第十引腳連接，第二芯片的第十引腳與第二芯片的第十一引腳之間設(shè)置有第三十六電 阻R36，第二芯片的第十一引腳通過(guò)第三十七電阻R37與整流負(fù)極輸出端連接；[0024]風(fēng)力發(fā)電機(jī)的U輸出端與第一 MOS管Ql的源極連接，第二芯片的第二十七引腳通 過(guò)第十電阻RlO與第一 MOS管Ql的柵極連接，第二芯片的第二十六引腳通過(guò)第四電阻R4 與第一 MOS管Ql的柵極連接，第二芯片的第二十六引腳與第一 MOS管Ql的源極連接，第一 MOS管Ql的漏極與整流正極輸出端Vtjut連接；[0025]風(fēng)力發(fā)電機(jī)的U輸出端與第四MOS管Q4的漏極連接，第二芯片的第十六引腳通過(guò) 第十一電阻Rll與第四MOS管Q4的柵極連接，第四MOS管Q4的源極與第二芯片的第十三 引腳連接，第四MOS管Q4的柵極與第四MOS管Q4的源極之間設(shè)置有第五電阻R5 ；[0026]風(fēng)力發(fā)電機(jī)的V輸出端與第二 MOS管Q2的源極連接，第二芯片的第二十三引腳通 過(guò)第十二電阻R12與第二 MOS管Q2的柵極連接，第二芯片的第二十二引腳通過(guò)第六電阻R6 與第二 MOS管的柵極連接，第二芯片的第二十二引腳與第二 MOS管Q2的源極連接，第二 MOS 管Q2的漏極與整流正極輸出端Vtjut連接；[0027]風(fēng)力發(fā)電機(jī)的V輸出端與第五MOS管Q5的漏極連接，第二芯片的第十五引腳通過(guò) 第十三電阻R13與第五MOS管Q5的柵極連接，第五MOS管Q5的源極與第二芯片的第十三 引腳連接，第五MOS管Q5的柵極與第五MOS管Q5的源極之間設(shè)置有第七電阻R7 ；[0028]風(fēng)力發(fā)電機(jī)的W輸出端與第三MOS管Q3的源極連接，第二芯片的第十九引腳通過(guò) 第九電阻R9與第三MOS管Q3的柵極連接，第三MOS管Q3的柵極與第三MOS管Q3的源極 之間設(shè)置有第三電阻R3，第三MOS管Q3的漏極與整流正極輸出端Vtjut連接；[0029]風(fēng)力發(fā)電機(jī)的W輸出端與第六MOS管Q6的漏極連接，第二芯片的第十四引腳通過(guò) 第八電阻R8與第六MOS管Q6的柵極連接，第六MOS管Q6的源極與第二芯片的第十三引腳 連接，第六MOS管Q6的柵極與第六MOS管Q6的源極之間設(shè)置有第二電阻R2 ；[0030]第一比較器UlB的負(fù)極輸入端、第二比較器UlD的負(fù)極輸入端和第三比較器UlC 的負(fù)極輸入端相互連接，風(fēng)力發(fā)電機(jī)的U輸出端與第十八電阻R18連接，第十八電阻R18通過(guò)第二十五電阻R25與第一比較器UlB的負(fù)極輸入端連接，第十八電阻R18通過(guò)第二十四電阻R24與第一比較器UlB的正極輸入端連接，第一比較器UlB的輸出端與第一芯片的第五引腳連接，風(fēng)力發(fā)電機(jī)的V輸出端與第十四電阻R14連接，第十四電阻R14通過(guò)第二十一電阻R21與第二比較器UlD的負(fù)極輸入端連接，第十四電阻R14通過(guò)第二十電阻R20與第二比較器UlD的正極輸入端連接，第二比較器UlD的輸出端與第一芯片的第六引腳連接，風(fēng)力發(fā)電機(jī)的W輸出端與第十九電阻R19連接,第十九電阻R19通過(guò)第二十三電阻R23與第三比較器UlC的負(fù)極輸入端連接，第十九電阻R19通過(guò)第二十二電阻R22與第三比較器UlC的正極輸入端連接，第三比較器UlC的輸出端與第一芯片的第七引腳連接。本實(shí)用新型的工作原理本實(shí)用新型由DSP處理器、波形檢測(cè)模塊、MOS管開關(guān)組與信號(hào)驅(qū)動(dòng)模塊組成，對(duì)風(fēng)力發(fā)電機(jī)的三相電各輸出端進(jìn)行電壓監(jiān)測(cè)，以控制N型MOS管的通斷，達(dá)到對(duì)三相交流電同步整流的目的。本控制系統(tǒng)在電壓采樣中采用了超低壓感應(yīng)處理技術(shù)，從而將風(fēng)機(jī)輸出的交流電以同步整流的方式盡可能不失真地呈連續(xù)半波的形式輸出至用極。避免了單純使用整流橋時(shí)二極管自身壓降對(duì)波形底部的消除，從而實(shí)現(xiàn)電能利用率的提升，且避免了因壓降存在而造成的大量熱能損耗，提高風(fēng)能的轉(zhuǎn)化效率。由兩兩配對(duì)的MOS管組成的輸出控極電路，IR2130S作為三相橋式驅(qū)動(dòng)控件，構(gòu)成正反向輸出的形式，確保波形的方向性輸出；由LM339構(gòu)成的比較電路，負(fù)責(zé)把電機(jī)3端的電壓信號(hào)放大后反饋到微處理器中，供控制器作輸出判斷，以發(fā)送至IR2130S構(gòu)成的三相橋式驅(qū)動(dòng)器中。本專利的關(guān)鍵性要素在于三相電機(jī)端的采樣，為了使單片機(jī)能更敏感的感應(yīng)到電機(jī)端的微弱電壓，使系統(tǒng)能夠及時(shí)地做出響應(yīng)，這里采用了比較器。圖1中的風(fēng)力發(fā)電機(jī)為三相24至48伏輸出的；Q1 Q6為輸出控件N型MOS管；IR2130S為三相橋式驅(qū)動(dòng)器，負(fù)責(zé)將單片機(jī)的低有效信號(hào)轉(zhuǎn)化為控制MOS開合的電信號(hào)，并做好隔離；LM339是運(yùn)放芯片，負(fù)責(zé)將三相端口采集到的電壓信號(hào)放大后送至單片機(jī)管腳，便于單片機(jī)的靈敏的應(yīng)對(duì)；并在單片機(jī)中設(shè)置故障監(jiān)測(cè)，負(fù)責(zé)監(jiān)視三相整流驅(qū)動(dòng)器的工作狀態(tài)是否正常；Vout與GND共同構(gòu)成該整流電路的輸出端，在風(fēng)機(jī)連續(xù)工作的狀態(tài)下輸出連續(xù)半波。通過(guò)LM339組成的運(yùn)放電路，將從電機(jī)的三相端采集的電壓數(shù)據(jù)傳送至單片機(jī)FB1、FB2、FB3端口，采集電壓為AD方式，單片機(jī)僅做響應(yīng)處理，即當(dāng)有AD量時(shí)就打開相應(yīng)的 MOS 管。HINl 口控制 Ql, HIN2 口控制 Q2，HIN3 口控制 Q3，LINl 口控制 Q4，LIN2 口控制Q5，LIN3 口控制Q6，均為低電平有效。控制整流輸出的方式，如圖3所示Q1 Q6的起始狀態(tài)均為關(guān)閉；(I)當(dāng)U端對(duì)應(yīng)的FBl端檢測(cè)到電壓后立即打開Q1，關(guān)閉Q2、Q3、Q4、Q5、Q6，再打開Q5，若在VOUT端采樣到電壓，則不再打開Q6 ；(2)當(dāng)U端對(duì)應(yīng)的FBl端檢測(cè)到電壓后立即打開Q1，關(guān)閉Q2、Q3、Q4、Q5、Q6，再打開Q5，若在VOUT端未采樣到電壓，則關(guān)閉Q5打開Q6 ；(3)當(dāng)V端對(duì)應(yīng)的FB2端檢測(cè)到電壓后立即打開Q2，關(guān)閉Ql、Q3、Q4、Q5、Q6，再打開Q4，若在VOUT端采樣到電壓，則不再打開Q6 ；[0044](4)當(dāng)V端對(duì)應(yīng)的FB2端檢測(cè)到電壓后立即打開Q2，關(guān)閉Ql、Q3、Q4、Q5、Q6，再打 開Q4，若在VOUT端未采樣到電壓，則關(guān)閉Q4打開Q6 ；[0045](5)當(dāng)W端對(duì)應(yīng)的FB3端檢測(cè)到電壓后立即打開Q3，關(guān)閉Ql、Q2、Q4、Q5、Q6，再打 開Q4，若在VOUT端采樣到電壓，則不再打開Q5 ；[0046]當(dāng)V端對(duì)應(yīng)的FB3端檢測(cè)到電壓后立即打開Q3，關(guān)閉Ql、Q2、Q4、Q5、Q6，再打開 Q4，若在VOUT端未采樣到電壓，則關(guān)閉Q4打開Q5。
權(quán)利要求1.一種用于小功率風(fēng)機(jī)的整流電路，其特征在于包括DSP處理器、信號(hào)驅(qū)動(dòng)模塊、MOS管開關(guān)組和波形檢測(cè)電路，風(fēng)力發(fā)電機(jī)的三相輸出端與MOS管開關(guān)組連接，MOS管開關(guān)組與整流輸出端連接，MOS管開關(guān)組與波形檢測(cè)電路連接，波形檢測(cè)電路與DSP處理器連接，DSP處理器與信號(hào)驅(qū)動(dòng)模塊連接，信號(hào)驅(qū)動(dòng)模塊與MOS管開關(guān)組連接。
2.根據(jù)權(quán)利要求1所述的一種用于小功率風(fēng)機(jī)的整流電路，其特征在于DSP處理器包括型號(hào)為DSPIC30F2010的第一芯片及外圍電路，信號(hào)驅(qū)動(dòng)模塊包括型號(hào)為IR2130S的第二芯片及外圍電路，MOS管開關(guān)組包括第一 MOS管、第二 MOS管、第三MOS管、第四MOS管、第五MOS管和第六MOS管，波形檢測(cè)電路包括型號(hào)為L(zhǎng)M339的第一比較器、第二比較器和第三比較器，第一芯片的第二十一引腳與第二芯片的第四引腳連接，第一芯片的第二十二引腳與第二芯片的第七引腳連接，第一芯片的第二十三引腳與第二芯片的第三引腳連接，第一芯片的第二十四引腳與第二芯片的第六引腳連接，第一芯片的第二十五引腳與第二芯片的第二引腳連接，第一芯片的第二十六引腳與第二芯片的第五引腳，第一芯片的第十四引腳分別通過(guò)第三十一電阻和第三十電阻與第二芯片的第八引腳連接，第一芯片的第三引腳與第二芯片的第八引腳連接，第一芯片的第四引腳通過(guò)第三十五電阻與第二芯片的第十引腳連接，第二芯片的第十引腳與第二芯片的第十一引腳之間設(shè)置有第三十六電阻，第二芯片的第十一引腳通過(guò)第三十七電阻與整流負(fù)極輸出端連接；風(fēng)力發(fā)電機(jī)的U輸出端與第一 MOS管的源極連接,第二芯片的第二十七引腳通過(guò)第十電阻與第一 MOS管的柵極連接，第二芯片的第二十六引腳通過(guò)第四電阻與第一 MOS管的柵極連接，第二芯片的第二十六引腳與第一 MOS管的源極連接，第一 MOS管的漏極與整流正極輸出端連接；風(fēng)力發(fā)電機(jī)的U輸出端與第四MOS管的漏極連接，第二芯片的第十六引腳通過(guò)第十一電阻與第四MOS管的柵極連接，第四MOS管的源極與第二芯片的第十三引腳連接，第四MOS管的柵極與第四MOS管的源極之間設(shè)置有第五電阻；風(fēng)力發(fā)電機(jī)的V輸出端與第二 MOS管的源極連接，第二芯片的第二十三引腳通過(guò)第十二電阻與第二 MOS管的柵極連接，第二芯片的第二十二引腳通過(guò)第六電阻與第二 MOS管的柵極連接，第二芯片的第二十二引腳與第二 MOS管的源極連接，第二 MOS管的漏極與整流正極輸出端連接；風(fēng)力發(fā)電機(jī)的V輸出端與第五MOS管的漏極連接，第二芯片的第十五引腳通過(guò)第十三電阻與第五MOS管的柵極連接，第五MOS管的源極與第二芯片的第十三引腳連接，第五MOS管的柵極與第五MOS管的源極之間設(shè)置有第七電阻；風(fēng)力發(fā)電機(jī)的W輸出端與第三MOS管的源極連接，第二芯片的第十九引腳通過(guò)第九電阻與第三MOS管的柵極連接，第三MOS管的柵極與第三MOS管的源極之間設(shè)置有第三電阻，第三MOS管的漏極與整流正極輸出端連接；風(fēng)力發(fā)電機(jī)的W輸出端與第六MOS管的漏極連接，第二芯片的第十四引腳通過(guò)第八電阻與第六MOS管的柵極連接，第六MOS管的源極與第二芯片的第十三引腳連接，第六MOS管的柵極與第六MOS管的源極之間設(shè)置有第二電阻；第一比較器的負(fù)極輸入端、第二比較器的負(fù)極輸入端和第三比較器的負(fù)極輸入端相互連接，風(fēng)力發(fā)電機(jī)的U輸出端與第十八電阻連接，第十八電阻通過(guò)第二十五電阻與第一比較器的負(fù)極輸入端連接，第十八電阻通過(guò)第二十四電阻與第一比較器的正極輸入端連接，第 一比較器的輸出端與第一芯片的第五引腳連接，風(fēng)力發(fā)電機(jī)的V輸出端與第十四電阻連接，第十四電阻通過(guò)第二十一電阻與第二比較器的負(fù)極輸入端連接，第十四電阻通過(guò)第二十電阻與第二比較器的正極輸入端連接，第二比較器的輸出端與第一芯片的第六引腳連接，風(fēng)力發(fā)電機(jī)的W輸出端與第十九電阻連接，第十九電阻通過(guò)第二十三電阻與第三比較器的負(fù)極輸入端連接，第十九電阻通過(guò)第二十二電阻與第三比較器的正極輸入端連接，第三比較器的輸出端與第一芯片的第七引腳連接。
專利摘要本實(shí)用新型公開了一種用于小功率風(fēng)機(jī)的整流電路，包括DSP處理器、信號(hào)驅(qū)動(dòng)模塊、MOS管開關(guān)組和波形檢測(cè)電路，風(fēng)力發(fā)電機(jī)的三相輸出端與MOS管開關(guān)組連接，MOS管開關(guān)組與整流輸出端連接，MOS管開關(guān)組與波形檢測(cè)電路連接，波形檢測(cè)電路與DSP處理器連接，DSP處理器與信號(hào)驅(qū)動(dòng)模塊連接，信號(hào)驅(qū)動(dòng)模塊與MOS管開關(guān)組連接，其優(yōu)點(diǎn)是避免了單純使用整流橋時(shí)二極管自身壓降對(duì)波形底部的消除，避免能量的大量損耗，從而實(shí)現(xiàn)電能利用率的提升。
文檔編號(hào)H02M7/217GK202840992SQ201220443088
公開日2013年3月27日 申請(qǐng)日期2012年8月31日 優(yōu)先權(quán)日2012年8月31日
發(fā)明者徐劍雄 申請(qǐng)人:徐劍雄