專利名稱：靜電釋放保護電路及集成電路的制作方法
技術領域：
本發(fā)明涉及電路設計領域，特別涉及一種靜電釋放保護電路及集成電路。
背景技術：
靜電釋放(Electrostatic Discharge,簡稱ESD)保護對集成電路來說非常重要，在工業(yè)界已經進行了許多研究。無論是在電子設備的正常使用，運榆和庫存，以及在生產裝配各種集成電路元件都有可能發(fā)生靜電釋放。這些難以正確預見和防范的靜電釋放會損壞集成電路，產生不良率，甚至導致巨額損失。在目前的集成電路設計和制造時都會特別注意靜電釋放保護電路的設計。靜電釋放保護電路通常是連接在兩個不同的管腳之間，與內部電路并聯。隨著靜電釋放保護電路兩端的靜電電荷不斷積累，這兩端的電壓將不斷增力口，一旦達到靜電釋放保護電路的激活放電閾值，靜電釋放保護電路就開始瀉放靜電，從而實現保護內部電路的功能。這里所述的激活放電閾值對于大多數現有技術來說為擊穿電壓(breakdown voltage)。圖1示出了現有的集成電路內的靜電釋放保護電路的電路示意圖。如圖1所示，所述集成電路包括有第一連接端(也可以稱之為焊墊、管腳)VDD、第二連接端GND、與這兩個連接端相連的內部電路110以及連接于兩個連接端之間的靜電釋放保護電路120。在兩個連接端之間存在靜電時，靜電會經過靜電釋放保護電路120進行泄放，從而可以保護內部電路110免遭靜電的破壞。在此例中，所述靜電釋放保護電路120為一個NM0S(N-channelMetal Oxide Semiconductor)晶體管,其柵極與源極相連,其源極連接第二連接端GND,其漏極連接第一連接端VDD。在通常情況下，所述NMOS晶體管120不導通，在兩個連接端之間有靜電時，所述NMOS晶體管120導通，靜電從第一連接端VDD經由所述NMOS晶體管120流至第二連接端GND。然而，在第一連接端VDD上的電壓為負電壓，并且超過NMOS的寄生二極管(PN結)的導通電壓時，NMOS晶體管120的寄生二極管正偏，使得第二連接端VDD與負壓的第一連接端VDD導通，產生漏電流。在集成電路(IC)中通常禁止觸發(fā)寄生的PNP管和大的漏電流來防止電路發(fā)生故障甚至破壞。即使這種大的漏電流可以接受，該第一連接端VDD為負壓仍會使得NMOS晶體管導通，從而鉗制住該第一連接端VDD的電壓，不能低于寄生二極管的正向導通壓降(通常為0.3V)。因此，該第一連接端VDD的工作電壓范圍一般要求至少大于-0.3V，這限制了集成電路的應用。此外，在外部用電環(huán)境特別惡劣時，也可能會導致第一連接端VDD上產生瞬時負壓，此時也可能將集成電路燒壞。因此，需要提出一種新的靜電釋放保護電路來克服上述問題。

發(fā)明內容
本發(fā)明的目的在于提出一種靜電釋放保護電路及使用該靜電釋放保護電路的集成電路，其可以實現更為充分的靜電保護，同時可以使其連接端的工作電壓范圍更為廣泛，還可以減少漏電流。
為了解決上述問題，根據本發(fā)明的一個實施例，本發(fā)明提供一種用于集成電路中的靜電釋放保護電路，其包括:第一二極管、第一靜電保護器件、第二二極管和第二靜電保護器件。其中第一二極管的陽極與所述集成電路的第一連接端相連，第一二極管的陰極與第一靜電保護器件的一端相連，第一靜電保護器件的另一端與所述集成電路的第二連接端相連，第二二極管的陽極與所述第二連接端相連，第二二極管的陰極與第二靜電保護器件的一端相連，第二靜電保護器件的另一端與所述第一連接端相連。作為一個優(yōu)選的實施例，在第一連接端相對于第二連接端為正電壓時，第一靜電保護器件處于截止狀態(tài)，第二二極管反向截止，在第一連接端相對于第二連接端為負電壓時，第一二極管反向截止，第二靜電保護器件處于截止狀態(tài)。作為一個優(yōu)選的實施例，如果存在第一連接端至第二連接端的正向靜電脈沖，該靜電脈沖將會擊穿第一靜電保護器件，靜電將會通過第一靜電保護器件和第一二極管進行釋放；如果存在第一連接端至第二連接端的負向靜電脈沖，該靜電脈沖將會擊穿第二靜電保護器件，靜電將會通過第二靜電保護器件晶體管和第二二極管進行釋放。作為一個優(yōu)選的實施例，所述第一靜電保護器件為第一 NMOS晶體管，第二靜電保護器件為第二 NMOS晶體管，其中第一二極管的陰極與第一 NMOS晶體管的漏極相連，第一NMOS晶體管的源極與所述集成電路的第二連接端相連，第一 NMOS晶體管的柵極、襯底與其源極相連，第二二極管的陰極與第二匪OS晶體管的漏極相連，第二 NMOS晶體管的襯底與其源極相連，第二 NMOS晶體管的源極與所述第一連接端相連，第二 NMOS晶體管的源極與其柵極相連。作為一個優(yōu)選的實施例，所述第一靜電保護器件為第一 NPN雙極型晶體管，第二靜電保護器件為第二 NPN雙極型晶體管，第一二極管的陰極與第一 NPN雙極型晶體管的集電極相連，第一雙極型晶體管的基極、發(fā)射極與第二連接端相連，第二二極管的陰極與第二NPN雙極型晶體管的集電極相連，第二 NPN雙極型晶體管的基極、發(fā)射極與第一連接端相連。作為一個優(yōu)選的實施例，所述第一靜電保護器件為第一雪崩二極管，第二靜電保護器件為第二雪崩二極管，其中第一二極管的陰極與第一雪崩二極管的陰極相連，第一雪崩二極管的陽極與第二連接端相連，第二二極管的陰極與第二雪崩二極管的陰極相連，第二雪崩二極管的陽極與第一連接端相連。根據本發(fā)明的另一個方面，本發(fā)明還提供一種集成電路，其特征在于，其特征在于，其包括:第一連接端、第二連接端、與這兩個連接端相連的內部電路以及連接于兩個連接端之間的靜電釋放保護電路，靜電釋放保護電路，其包括:第一二極管、第一靜電保護器件、第二二極管和第二靜電保護器件。其中第一二極管的陽極與所述集成電路的第一連接端相連，第一二極管的陰極與第一靜電保護器件的一端相連，第一靜電保護器件的另一端與所述集成電路的第二連接端相連，第二二極管的陽極與所述第二連接端相連，第二二極管的陰極與第二靜電保護器件的一端相連，第二靜電保護器件的另一端與所述第一連接端相連。與現有技術相比，本發(fā)明中的靜電釋放電路包括有依次串聯于兩個連接端之間的第一二極管Dl和第一靜電保護器件，以及第二靜電保護器件和第二二極管D2，兩個二極管Dl和D2可以反向截止，從而不論哪個連接端為負電壓都不會產生漏電流。
為了更清楚地說明本發(fā)明實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據這些附圖獲得其它的附圖。其中:圖1為現有的集成電路內的靜電釋放保護電路的電路示意圖；圖2為本發(fā)明中的集成電路內的靜電釋放保護電路在一個實施例中的結構示意圖；圖3為本發(fā)明中的集成電路內的靜電釋放保護電路在另一個實施例中的結構示意圖；和圖4為本發(fā)明中的集成電路內的靜電釋放保護電路在再一個實施例中的結構示意圖。
具體實施方式為使本發(fā)明的上述目的、 特征和優(yōu)點能夠更加明顯易懂，下面結合附圖和具體實施方式
對本發(fā)明作進一步詳細的說明。此處所稱的“一個實施例”或“實施例”是指可包含于本發(fā)明至少一個實現方式中的特定特征、結構或特性。在本說明書中不同地方出現的“在一個實施例中”并非均指同一個實施例，也不是單獨的或選擇性的與其他實施例互相排斥的實施例。除非特別說明，本文中的連接、相連、相接的表示電性連接的詞均表示直接或間接電性相連。圖2為本發(fā)明中的具有靜電釋放保護電路的集成電路200在一個實施例中的結構示意圖。該集成電路200包括第一連接端(也可以稱之為焊墊、管腳)VDD、第二連接端GND、與這兩個連接端相連的內部電路210以及連接于兩個連接端之間的靜電釋放保護電路220。在兩個連接端之間存在靜電時，靜電會經過靜電釋放保護電路220進行泄放，從而可以保護內部電路210免遭靜電的破壞。在此實施例中，所述靜電釋放保護電路220包括第一二極管D1、第一 NMOS晶體管N1、第二二極管D2和第二 NMOS晶體管N2。其中第一二極管Dl的陽極與第一連接端VDD相連，第一二極管Dl的陰極與第一 NMOS晶體管NI的漏極相連，第一 NMOS晶體管NI的源極、襯底與第二連接端GND相連，第一 NMOS晶體管NI的柵極與其源極相連，第二二極管D2的陽極與第二連接端GND相連，第二二極管D2的陰極與第二 NMOS晶體管N2的漏極相連，第二 NMOS晶體管N2的襯底與其源極相連，第二 NMOS晶體管N2的源極與第一連接端VDD相連，第二 NMOS晶體管N2的源極與其柵極相連。在第一連接端VDD相對于第二連接端GND為正電壓時，第一 NMOS晶體管NI處于截止狀態(tài)，第二晶體管D2處于反向截止的狀態(tài)。在第一連接端VDD相對于第二連接端GND為負電壓時，第一二極管Dl反向截止，第二 NMOS晶體管N2處于截止狀態(tài)。可以看出，不論第一連接端VDD相對于第二連接端GND是正電壓，還是負電壓，該集成電路都可以正常工作，使得第一連接端VDD的工作電壓范圍可以小于-0.3V。在進行靜電保護時，如果存在第一連接端VDD至第二連接端GND的正向靜電脈沖，該靜電脈沖將會擊穿第一 NMOS晶體管NI，靜電將會通過第一匪OS晶體管和第一二極管Dl進行釋放；如果存在第一連接端VDD至第二連接端GND的負向靜電脈沖，該靜電脈沖將會擊穿第二 NMOS晶體管N2，靜電將會通過第二 NMOS晶體管N2和第二二極管D2進行釋放?？梢钥闯?，本發(fā)明中的靜電釋放保護電路220提供了兩條方向不同的靜電釋放路徑，實現了雙向的靜電釋放保護。二極管 Dl 和 Dl 可以米用現有成功 CMOS (Complementary Metal OxideSemiconductor)工藝中的PN結二極管，該工藝與NMOS晶體管NI和N2的工藝完全兼容。通常，二極管Dl和Dl的寄生電阻很小，幾乎不會對靜電釋放保護電路220的放電能力造成影響。圖3為本發(fā)明中的集成電路內的靜電釋放保護電路在另一個實施例中的結構示意圖。如圖3所示，所述靜電釋放保護電路320包括第一二極管D1、第一 NPN雙極型晶體管Q1、第二二極管D2和第二 NPN雙極型晶體管Q2。其中第一二極管Dl的陽極與第一連接端VDD相連，第一二極管Dl的陰極與第一 NPN雙極型晶體管Ql的集電極相連，第一雙極型晶體管Ql的基極、發(fā)射極與第二連接端GND相連，第二二極管D2的陽極與第二連接端GND相連，第二二極管D2的陰極與第二 NPN雙極型晶體管Q2的集電極相連，第二 NPN雙極型晶體管Q2的基極、發(fā)射極與第一連接端VDD相連。第一 NPN雙極型晶體管Ql的作用或用途與圖2中的第一 NMOS晶體管NI相似，第二 NPN雙極型晶體管Q2的作用或用途與圖2中的第二 NMOS晶體管N2相似。特別的，所述NPN雙極型晶體管為快速恢復(SnapBack)雙極型晶體管。圖4為本發(fā)明中的集成電路內的靜電釋放保護電路420在再一個實施例中的結構示意圖。所述靜電釋放保護電路320包括第一二極管D1、第一雪崩二極管D3、第二二極管D2和第二雪崩二極管D4。其中第一二極管Dl的陽極與第一連接端VDD相連，第一二極管Dl的陰極與第一雪崩二極管D3的陰極相連，第一雪崩二極管D3的陽極與第二連接端GND相連，第二二極管D2的陰極與第二雪崩二極管D4的陰極相連，第二雪崩二極管D4的陽極與第一連接端VDD相連。第一雪崩二極管D2的作用或用途與圖2中的第一 NMOS晶體管NI相似，第二雪崩二極管D4的作用或用途與圖2中的第二 NMOS晶體管N2相似。特別的，所述雪崩二極管的阻抗較低，能夠迅速泄放靜電。圖2中的NMOS晶體管N1、圖3中的NPN雙極型晶體管Ql和圖4中的雪崩二極管D3可以統(tǒng)一被稱為第一靜電保護器件，圖3中的NMOS晶體管N2、圖3中的NPN雙極型晶體管Q2和圖4中的雪崩二極管D4可以統(tǒng)一被稱為第二靜電保護器件?？傮w來講，本發(fā)明提出了一種用于集成電路中的靜電釋放保護電路，其包括:第一二極管、第一靜電保護器件、第二二極管和第二靜電保護器件，其中第一二極管的陽極與所述集成電路的第一連接端相連，第一二極管的陰極與第一靜電保護器件的一端相連，第一靜電保護器件的另一端與所述集成電路的第二連接端相連，第二二極管的陽極與所述第二連接端相連，第二二極管的陰極與第二靜電保護器件的一端相連，第二靜電保護器件的另一端與所述第一連接端相連。在第一連接端相對于第二連接端為正電壓時，第一靜電保護器件處于截止狀態(tài)，第二二極管反向截止，在第一連接端相對于第二連接端為負電壓時，第一二極管反向截止，第二靜電保護器件處于截止狀態(tài)。如果存在第一連接端至第二連接端的正向靜電脈沖，該靜電脈沖將會擊穿第一靜電保護器件，靜電將會通過第一靜電保護器件和第一二極管進行釋放；如果存在第一連接端至第二連接端的負向靜電脈沖，該靜電脈沖將會擊穿第二靜電保護器件，靜電將會通過第二靜電保護器件晶體管和第二二極管進行釋放。很顯然，第一連接端可以為集成電路的其他連接端，比如GND(地)、輸入/輸出連接端等，第二連接端也可以為集成電路的其他連接端，比如VDD (電源)、輸入/輸出端等。由于靜電釋放保護電路220不會限制其連接的兩個連接端的工作電壓，并能夠提供雙向靜電釋放能力，因此該靜電釋放保護電路220可以使用于一個集成電路的任一兩個連接端之間，比如VDD和GND之間，兩個輸入/輸出連接端之間，輸入/輸出連接端與VDD之間等。需要指出的是，熟悉該領域的技術人員對本發(fā)明的具體實施方式
所做的任何改動均不脫離本發(fā)明的權利要求書的范圍。相應地，本發(fā)明的權利要求的范圍也并不僅僅局限于前述具體實施方式
。
權利要求
1.一種用于集成電路中的靜電釋放保護電路，其包括:第一二極管、第一靜電保護器件、第二二極管和第二靜電保護器件， 其中第一二極管的陽極與所述集成電路的第一連接端相連，第一二極管的陰極與第一靜電保護器件的一端相連，第一靜電保護器件的另一端與所述集成電路的第二連接端相連，第二二極管的陽極與所述第二連接端相連，第二二極管的陰極與第二靜電保護器件的一端相連，第二靜電保護器件的另一端與所述第一連接端相連。
2.根據權利要求1所述的靜電釋放保護電路，其特征在于，在第一連接端相對于第二連接端為正電壓時，第一靜電保護器件處于截止狀態(tài)，第二二極管反向截止，在第一連接端相對于第二連接端為負電壓時，第一二極管反向截止，第二靜電保護器件處于截止狀態(tài)。
3.根據權利要求1所述的靜電釋放保護電路，其特征在于，如果存在第一連接端至第二連接端的正向靜電脈沖，該靜電脈沖將會擊穿第一靜電保護器件，靜電將會通過第一靜電保護器件和第一二極管進行釋放；如果存在第一連接端至第二連接端的負向靜電脈沖，該靜電脈沖將會擊穿第二靜電保護器件，靜電將會通過第二靜電保護器件晶體管和第二二極管進行釋放。
4.根據權利要求1-3任一所述的靜電釋放保護電路，其特征在于，所述第一靜電保護器件為第一 NMOS晶體管，第二靜電保護器件為第二 NMOS晶體管， 其中第一二極管的陰極與第一 NMOS晶體管的漏極相連，第一 NMOS晶體管的源極與所述集成電路的第二連接端相連，第一 NMOS晶體管的柵極、襯底與其源極相連， 第二二極管的陰極與第二 NMOS晶體管的漏極相連，第二 NMOS晶體管的襯底與其源極相連，第二 NMOS晶體管的源極與所述第一連接端相連，第二 NMOS晶體管的源極與其柵極相連。
5.根據權利要求1-3任一所述的靜電釋放保護電路，其特征在于，所述第一靜電保護器件為第一 NPN雙極型晶體管，第二靜電保護器件為第二 NPN雙極型晶體管， 第一二極管的陰極與第一 NPN雙極型晶體管的集電極相連，第一雙極型晶體管的基極、發(fā)射極與第二連接端相連， 第二二極管的陰極與第二 NPN雙極型晶體管的集電極相連，第二 NPN雙極型晶體管的基極、發(fā)射極與第一連接端相連。
6.根據權利要求1-3任一所述的靜電釋放保護電路，其特征在于，所述第一靜電保護器件為第一雪崩二極管，第二靜電保護器件為第二雪崩二極管， 其中第一二極管的陰極與第一雪崩二極管的陰極相連，第一雪崩二極管的陽極與第二連接端相連，第二二極管的陰極與第二雪崩二極管的陰極相連，第二雪崩二極管的陽極與第一連接端相連。
7.一種集成電路，其特征在于，其特征在于，其包括:第一連接端、第二連接端、與這兩個連接端相連的內部電路以及連接于兩個連接端之間的如權利要求1-6任一所述的靜電釋放保護電路。
全文摘要
本發(fā)明提供一種用于集成電路中的靜電釋放保護電路及集成電路，該靜電釋放保護電路包括第一二極管、第一靜電保護器件、第二二極管和第二靜電保護器件。其中第一二極管的陽極與所述集成電路的第一連接端相連，第一二極管的陰極與第一靜電保護器件的一端相連，第一靜電保護器件的另一端與所述集成電路的第二連接端相連，第二二極管的陽極與所述第二連接端相連，第二二極管的陰極與第二靜電保護器件的一端相連，第二靜電保護器件的另一端與所述集成電路的第一連接端相連。這樣，可以對集成電路實現更為充分的靜電保護，同時可以使其連接端的工作電壓范圍更為廣泛，還可以減少漏電流。
文檔編號H02H9/04GK103151769SQ20131009641
公開日2013年6月12日 申請日期2013年3月22日 優(yōu)先權日2013年3月22日
發(fā)明者劉曉敏, 吳相俊, 汪東, 張從容 申請人:無錫力芯微電子股份有限公司