一種軟啟動(dòng)電路及包括該軟啟動(dòng)電路的dc-dc電路的制作方法
【專利摘要】本發(fā)明提供了一種軟啟動(dòng)電路及包括該軟啟動(dòng)電路的DC-DC電路，在DC-DC電路中通過(guò)誤差放大器來(lái)控制脈寬調(diào)制比較器的輸出，可最終輸出一穩(wěn)定的輸出電壓，同時(shí)在軟啟動(dòng)電路中，通過(guò)開關(guān)阻容電路來(lái)控制軟啟動(dòng)輸出的基準(zhǔn)源電壓，使得基準(zhǔn)源電壓緩慢上升最終穩(wěn)定為參考電壓，并使得DC-DC輸出電壓跟隨軟啟動(dòng)輸出的基準(zhǔn)源電壓緩慢上升，避免了在啟動(dòng)過(guò)程中產(chǎn)生過(guò)沖電壓，實(shí)現(xiàn)軟啟動(dòng)功能，更好的保護(hù)電路。
【專利說(shuō)明】—種軟啟動(dòng)電路及包括該軟啟動(dòng)電路的DC-DC電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路制造領(lǐng)域,確切的說(shuō),涉及一種軟啟動(dòng)電路及包括該軟啟動(dòng)電路的DC-DC電路。
【背景技術(shù)】
[0002]伴隨著便攜式設(shè)備的廣泛成用，DC-DC (直流/直流轉(zhuǎn)換電路)轉(zhuǎn)換器憑借其高效率、大輸出電流、低靜態(tài)電流的特點(diǎn)而迅速發(fā)展。傳統(tǒng)的DC/DC開關(guān)電源在上電過(guò)程中，輸出電壓從零上升到最大值。由于負(fù)反饋的作用，功率管的PWM( (Pulse Width Modulation,脈寬調(diào)制比較器)控制信號(hào)的占空比從最大值開始變化，逐漸減小，直到電路穩(wěn)定。由于電路中輸出濾波電容的存在，對(duì)電容充電容易產(chǎn)生浪涌電流，此時(shí)通過(guò)功率管的電流可以達(dá)到很大，容易損毀電路系統(tǒng)。為了在啟動(dòng)過(guò)程屮防止大的浪涌電流對(duì)電路系統(tǒng)的損壞，在電路啟動(dòng)過(guò)程中需要對(duì)電流進(jìn)行限制，即需要在開關(guān)電源芯片中加入軟啟動(dòng)電路。
[0003]DC-DC開關(guān)電源在上電工作的初期，電源輸出電壓從零逐漸上升。DC-DC芯片通過(guò)內(nèi)部開關(guān)的導(dǎo)通對(duì)外部電感充電，電感積累能量，同時(shí)負(fù)載上的端電壓也上升。如果負(fù)載較小，而電感中的能量釋放較緩慢，則容易對(duì)負(fù)載造成較大的沖擊。為了避免輸出電壓過(guò)沖的情況，提高電路工作的可靠性和壽命，需要在開關(guān)電源芯片電路中增加軟啟動(dòng)功能。
[0004]軟啟動(dòng)電路控制電源電壓的輸出，緩慢地從零電壓上升到設(shè)定值，從而不會(huì)對(duì)負(fù)載造成損害。目前，常用的軟啟動(dòng)有幾類:
[0005]第一類是電阻或者采用恒流方式對(duì)電容充電，電容的端電壓緩慢上升，輸出電壓跟隨電容端電壓也緩慢上升，電路原理如圖1所示。此種方法需要較大的電容來(lái)實(shí)現(xiàn)，實(shí)際應(yīng)用時(shí)，常常需要在芯片外部接電阻和電容元件，增加了應(yīng)用的復(fù)雜程度。如果延時(shí)時(shí)間太短的話，軟啟動(dòng)效果不明顯，而當(dāng)需要產(chǎn)生毫秒極的延時(shí)的情況下，此種方式的電路實(shí)現(xiàn)代價(jià)較高；
[0006]第二類是采用分段控制的方式，把電壓的上升過(guò)程分成幾個(gè)階段，通過(guò)幾個(gè)電壓比較器來(lái)判斷，再控制連接電容的電阻值的大小，改變電容的充電速度，達(dá)到緩慢上升的目的，但是其控制方式復(fù)雜，實(shí)現(xiàn)成本也較大；
[0007]第三類是數(shù)字控制數(shù)模轉(zhuǎn)換器來(lái)實(shí)現(xiàn)參考電壓緩慢上升的方法，
[0008]如圖2所示，這種方法控制起來(lái)很復(fù)雜，芯片實(shí)現(xiàn)的成本也較高。
[0009]中國(guó)專利(CN 103023316 A)公開了一種能使多個(gè)DC-DC變換部均等地動(dòng)作來(lái)生成直流輸出電壓的DC-DC轉(zhuǎn)換器。本發(fā)明的DC-DC轉(zhuǎn)換器具備:多個(gè)DC-DC變換部，輸出矩形波電壓；多個(gè)電感器元件，與所述多個(gè)DC-DC變換部的每一個(gè)相對(duì)應(yīng)地各設(shè)置一個(gè)，一端與對(duì)應(yīng)的DC-DC變換部的輸出端子連接，另一端與公共的外部輸出端子連接；多個(gè)占空檢測(cè)電路，在所述多個(gè)DC-DC變換部的輸出端子上分別各連接一個(gè)，對(duì)從對(duì)應(yīng)的DC-DC變換部輸出的矩形波電壓的占空比進(jìn)行檢測(cè)；和占空調(diào)整電路，基于將所述多個(gè)占空檢測(cè)電路的輸出信號(hào)以每2個(gè)為一組而對(duì)每個(gè)組進(jìn)行比較后的結(jié)果，對(duì)與各組內(nèi)的一個(gè)占空檢測(cè)電路連接的DC-DC變換部的占空比進(jìn)行調(diào)整，使得各組的矩形波電壓的占空比相等。[0010]但是該專利是對(duì)DC-DC變換部的占空比進(jìn)行調(diào)整，并不能對(duì)輸出電壓進(jìn)行調(diào)整，輸出的電壓可能無(wú)法達(dá)到一想要的穩(wěn)定電壓值，進(jìn)而無(wú)法調(diào)整。
[0011]綜上，在現(xiàn)有技術(shù)中，若要實(shí)現(xiàn)將零電壓緩慢地上升到設(shè)定值，其成本較高，而且控制方式也比較復(fù)雜，因此本領(lǐng)域技術(shù)人員一直致力研究如何在保證成本的前提下，最好的實(shí)現(xiàn)軟啟動(dòng)電路的功能，以保護(hù)電路。

【發(fā)明內(nèi)容】

[0012]本發(fā)明提供了一種DC-DC軟啟動(dòng)電路，通過(guò)較小的實(shí)現(xiàn)成本，從而實(shí)現(xiàn)較大的延時(shí)輸出的效果。
[0013]本發(fā)明采用的技術(shù)方案為:
[0014]一種DC-DC電路，所述DC-DC電路應(yīng)用于CMOS的啟動(dòng)電路中，所述電路提供一輸出電壓，其中，包括:帶隙基準(zhǔn)源電路、振蕩器、軟啟動(dòng)電路、誤差放大器和脈寬調(diào)制比較器；
[0015]所述帶隙基準(zhǔn)源電路連接所述振蕩器，并提供一參考電壓至所述軟啟動(dòng)電路；
[0016]所述軟啟動(dòng)電路提供一基準(zhǔn)源電壓連接所述誤差放大器的一輸入端，所述誤差放大器的輸出端連接脈寬調(diào)制比較器的其中一輸入端；
[0017]所述振蕩器分兩路方波輸出，一路輸出OCSl至脈寬調(diào)制比較器的一輸入端，另一路輸出0SC2至軟啟動(dòng)電路；
[0018]其中，所述電路提供一反饋電壓至所述誤差放大器的其中一輸入端，以控制輸出一穩(wěn)定的輸出電壓。
[0019]上述的DC-DC電路，其中，所述振蕩器輸出兩路方波輸出，一路為占空比為50%的方波輸出OSCl連接所述脈寬調(diào)制比較器的輸入端，另一路為占空比為5%脈沖方波輸出0SC2連接軟啟動(dòng)電路。
[0020]上述的DC-DC電路，其中，所述脈寬調(diào)制比較器的輸出端連接一開關(guān)邏輯器的輸入端。
[0021]上述的DC-DC電路，其中，所述開關(guān)邏輯控制器的SP輸出端接外部開關(guān)整流管的柵極，SN輸出端接外部續(xù)流管的柵極；
[0022]所述整流管的源極連接電源電壓，所述續(xù)流管的源極接地端。
[0023]上述的DC-DC電路，其中，所述整流管和續(xù)流管的漏極連接的節(jié)點(diǎn)有一電感，該電感的另一端連接輸出電壓。
[0024]上述的DC-DC電路，其中，所述電路還包括兩個(gè)串聯(lián)的分壓電阻，以及與該兩個(gè)分壓電阻并聯(lián)的外接電容，其中一電阻接地端，兩個(gè)所述分壓電阻之間的節(jié)點(diǎn)提供所述反饋電壓。
[0025]上述的軟啟動(dòng)電路，其中，所述軟啟動(dòng)電路包括比較器電路、與非門電路和開關(guān)阻容電路，
[0026]所述比較器電路包括鏡像電流管單元及一差分輸入極；
[0027]所述與非門電路包括一選擇電路，該選擇電路包括至少一對(duì)并聯(lián)的選擇晶體管(M10, M11)，其中一選擇晶體管(MlO)的柵極連接比較器電路的輸出端，該并聯(lián)的另一差分晶體管(MlI)的漏極連接所述振蕩器的0SC2輸出；[0028]所述開關(guān)阻容電路包括一模擬開關(guān)電路，該模擬開關(guān)電路包括至少一對(duì)并聯(lián)的模擬開關(guān)管(M14，M15)，每個(gè)兩個(gè)開關(guān)管的源極和襯底連接所述參考電壓，其中一開關(guān)管(M14)的柵極連接比較器電路的輸出端，另一開關(guān)管(M15)的柵極連接所述與非門電路的輸出端；
[0029]所述開關(guān)阻容電路提供一反饋電流至差分輸入極的輸入端，并通過(guò)所述模擬開關(guān)電路來(lái)控制輸出所述基準(zhǔn)源電壓。
[0030]上述的軟啟動(dòng)電路，其中，所述鏡像電流管單元包括多個(gè)鏡像電流管，所述差分輸入極包括至少一對(duì)并聯(lián)的差分晶體管(M3，M4)；
[0031]每個(gè)所述差分晶體管(M3，M4)的源極皆連接其中一鏡像晶體管的漏極。
[0032]上述的軟啟動(dòng)電路，其中，每個(gè)所述鏡像電流管的源極連接電源電壓。
[0033]上述的軟啟動(dòng)電路，其中，所述比較器電路還提供一偏置電流源，該偏置電流源提供一偏置電流至其中一所述鏡像電流管(Ml)的漏極，且該鏡像電流管(Ml)的柵極和漏極相連接。
[0034]上述的軟啟動(dòng)電路，其中，所述選擇電路的其中一選擇晶體管串聯(lián)有多個(gè)晶體管，且該選擇晶體管(Mll)的柵極和與其中一個(gè)該選擇晶體管串聯(lián)的晶體管(M13)的柵極相連；
[0035]所述選擇電路通過(guò)所述串聯(lián)的晶體管連接電源電壓和接地端。
[0036]上述的軟啟動(dòng)電路，其中，開關(guān)阻容電路還包括一電阻(R3)和電容(Cl)，所述電阻的一端連接所述模擬開關(guān)的其中一開關(guān)管(M15)的漏極，且該電阻的另一端與所述電容之間輸出所述基準(zhǔn)源電壓。
[0037]由于本發(fā)明采用了以上技術(shù)方案，通過(guò)誤差放大器來(lái)控制脈寬調(diào)制比較器的輸出，可最終輸出一穩(wěn)定的輸出電壓，同時(shí)在軟啟動(dòng)電路中，通過(guò)開關(guān)阻容電路來(lái)控制軟啟動(dòng)輸出的基準(zhǔn)源電壓，使得基準(zhǔn)源電壓緩慢上升最終穩(wěn)定為參考電壓，并使得DC-DC輸出電壓跟隨軟啟動(dòng)輸出的基準(zhǔn)源電壓緩慢上升，避免了在啟動(dòng)過(guò)程中產(chǎn)生過(guò)沖電壓，實(shí)現(xiàn)軟啟動(dòng)功能，更好的保護(hù)電路。
【專利附圖】

【附圖說(shuō)明】
[0038]通過(guò)閱讀參照以下附圖對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明及其特征、夕卜形和優(yōu)點(diǎn)將會(huì)變得更明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未刻意按照比例繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。
[0039]圖1為現(xiàn)有技術(shù)中使用阻容方式實(shí)現(xiàn)的軟啟動(dòng)電路；
[0040]圖2為現(xiàn)有技術(shù)中利用數(shù)字控制數(shù)模轉(zhuǎn)換器實(shí)現(xiàn)軟開關(guān)功能的電路圖；
[0041]圖3為本發(fā)明提供的一種DC-DC電路結(jié)構(gòu)圖；
[0042]圖4為本發(fā)明提供的一種軟啟動(dòng)電路圖。
【具體實(shí)施方式】
[0043]下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步的說(shuō)明:
[0044]圖3為本發(fā)明提供的一種DC-DC電路示意圖，如圖所示，一種DC-DC電路，包括帶隙基準(zhǔn)源電路、振蕩器、軟啟動(dòng)電路、誤差放大器、脈寬調(diào)制比較器和開關(guān)邏輯控制器；[0045]帶隙基準(zhǔn)源電路連接振蕩器，并提供一參考電壓VBG至軟啟動(dòng)電路；
[0046]振蕩器輸出兩路方波輸出，一路為占空比為50%的方波輸出OSCl連接脈寬調(diào)制比較器(Pulse Width Modulation，即圖示PWM比較器)的輸入端，另一路為占空比為5%脈沖方波輸出0SC2連接軟啟動(dòng)電路；
[0047]軟啟動(dòng)電路提供一基準(zhǔn)源電壓VREF至誤差放大器的其中一輸入端，誤差放大器的輸出端連接脈寬調(diào)制比較器的其中一輸入端；
[0048]脈寬調(diào)制比較器的輸出端連接開關(guān)邏輯控制器的輸入端，脈寬調(diào)制比較器的輸出端與振蕩器的輸出端OSCl連接到開關(guān)邏輯控制器的輸入端；
[0049]開關(guān)邏輯控制器的SP輸出端連接外部開關(guān)整流管MPl的柵極，SN輸出端連接外部續(xù)流管MNl的柵極，整流管MPl和續(xù)流管MNl的漏極相連接，整流管MPl的源極連接電源電壓VDD，續(xù)流管麗I的源極接地端GND ；
[0050]進(jìn)一步的，參照?qǐng)D3所示，整流管MPl和續(xù)流管麗I的漏極連接有一電感LI，該電感LI的另一端輸出電壓VOUT ；
[0051]此外，還包括兩個(gè)分壓電阻(Rl，R2)，以及與該兩個(gè)分壓電阻并聯(lián)的電容CO，電阻Rl的一端位于電感LI與輸出電壓VOUT之間的節(jié)點(diǎn)，電容CO與R2接地；
[0052]電阻Rl和電阻R2連接的節(jié)點(diǎn)提供反饋電壓VFB至誤差放大器的其中輸入端。
[0053]本發(fā)明還提供了一種應(yīng)用于DC-DC的軟啟動(dòng)電路圖,如圖4所示,該軟啟動(dòng)電路包括比較器電路與非門電路和開關(guān)阻容電路；
[0054]比較器電路包括多個(gè)鏡像電流管(M1、M2、M7)組成的鏡像電流管單元，以及至少一對(duì)并聯(lián)的晶體管(M3、M4)組成的差分輸入極，鏡像電流管M1、M2、M7的柵極相互連接，且每個(gè)鏡像電流管的源極皆連接電源電壓VDD ；
[0055]晶體管M3、M4源極連接鏡像電流管M2的漏極，同時(shí)，晶體管M4的柵極連接至基準(zhǔn)電壓VBG，晶體管M5、晶體管M6、晶體管M8的源極連接接地端GND ；
[0056]晶體管M3和晶體管M5、晶體管M4和晶體管M6以及晶體管M7和晶體管M8的漏極分別相連；
[0057]晶體管M5和晶體管M6柵極連接的節(jié)點(diǎn)與晶體管M3的漏極相連接，晶體管M4和晶體管M6漏極與晶體管M8的柵極相連接。
[0058]同時(shí)，該比較器電路還包括提供有一偏置電流源，該偏置電流源提供一偏置電流IBIAS至鏡像電流管Ml的漏極，且該鏡像電流管Ml的柵極和漏極相連。
[0059]如圖4所示,該軟啟動(dòng)電路還包括一與非門電路,與非門電路包括由至少一對(duì)并聯(lián)的選擇晶體管(M10，Mil)組成的選擇電路；
[0060]該選擇電路的其中一個(gè)選擇晶體管Mll串聯(lián)有多個(gè)晶體管(M9、M12、M13)，晶體管M9的源極連接電源電壓VDD，且該晶體管M9的柵極和漏極相連，晶體管Mll和晶體管M13的柵極連接振蕩器的0SC2路輸出；
[0061]選擇晶體管MlO的柵極連接晶體管M12的柵極，并與比較器電路的輸出端相連接；
[0062]晶體管M9的漏極連接晶體管10和晶體管Mll的源極，晶體管Mll的漏極連接晶體管M12的漏極，晶體管12的源極連接晶體管M13的漏極，晶體管M13的源極接地端GND。
[0063]如圖4所示，開關(guān)阻容電路包括由至少一對(duì)并聯(lián)的模擬開關(guān)管(M14、M15)組成的模擬開關(guān)電路，該模擬開關(guān)電路用于控制基準(zhǔn)源電壓VREF的輸出，開關(guān)管M14和開關(guān)管M15的源極和襯底皆連接參考電壓VBG ;開關(guān)管M14的柵極連接比較器電路的輸出端，開關(guān)管M15的柵極連接與非門電路中的晶體管Mll和M12漏極連接的節(jié)點(diǎn)；
[0064]同時(shí)該開關(guān)阻容電路還包括一串聯(lián)的電阻R3和電容Cl，電阻R3和電容Cl之間提供基準(zhǔn)源電壓VREF，晶體管M3的柵極連接至電阻R3與電容Cl之間的節(jié)點(diǎn)，電容Cl接地端GND。
[0065]具體的，參照?qǐng)D4所示，振蕩器的0SC2路輸出會(huì)以一定的占空比控制流入開關(guān)阻容電路的電荷量，通過(guò)與非門電路的選擇電路使得開關(guān)管M15導(dǎo)通，并關(guān)閉開關(guān)管M14，以實(shí)現(xiàn)控制對(duì)電容Cl的充電，致使基準(zhǔn)源電壓VREF的電壓呈線性增長(zhǎng)，而避免基準(zhǔn)源電壓VREF電壓陡升造成電路損壞；
[0066]經(jīng)過(guò)對(duì)電容Cl 一段時(shí)間的充電后，開關(guān)阻容電路輸出的基準(zhǔn)源電壓VREF逐漸上升并接近帶隙基準(zhǔn)源電路產(chǎn)生的基準(zhǔn)電壓VBG，此時(shí)，電壓比較器電路產(chǎn)生邏輯低電平，關(guān)閉振蕩器的0SC2路輸出對(duì)開關(guān)管M15的控制功能，關(guān)閉開關(guān)管M15，打開開關(guān)管M14，由開關(guān)管M14直接導(dǎo)通。之后，基準(zhǔn)源電壓VREF逐漸穩(wěn)定接近為帶隙參考電壓VBG。
[0067]進(jìn)一步的，參照?qǐng)D3所示，軟啟動(dòng)電路輸出一與帶隙參考電壓VBG非常接近的基準(zhǔn)源電壓VREF至誤差放大器的輸入端，同時(shí)誤差放大器的輸入端的另一輸入端有一反饋電壓，用于提供一輸出電壓的反饋電壓至誤差放大器，誤差放大器會(huì)對(duì)反饋電壓和軟啟動(dòng)電路輸出的基準(zhǔn)源電壓VREF之間的差值進(jìn)行一定倍數(shù)的放大，以控制脈寬調(diào)制比較器的輸出電壓，進(jìn)而最終輸出一穩(wěn)定的電壓V0UT。
[0068]綜上所述，由于本法采用了以上技術(shù)方案，可保證軟啟動(dòng)電路輸出的基準(zhǔn)源電壓VREF緩慢上升，最終使得基準(zhǔn)源電壓VREF與參考電壓VBG非常接近，然后通過(guò)誤差放大器的不斷調(diào)整，并最終使得DC-DC輸出端VOUT的電壓跟隨基準(zhǔn)源電壓VREF緩慢上升，避免了啟動(dòng)過(guò)程中的過(guò)沖電壓，實(shí)現(xiàn)了軟啟動(dòng)的功能，進(jìn)而避免器件在上電過(guò)程中，由于電壓上升較快，進(jìn)而對(duì)電路和器件造成損壞。
[0069]以上對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實(shí)施方式，其中未盡詳細(xì)描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實(shí)施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例，這并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
【權(quán)利要求】
1.一種DC-DC電路，所述DC-DC電路應(yīng)用于CMOS的啟動(dòng)電路中，所述電路提供一輸出電壓，其特征在于，包括:帶隙基準(zhǔn)源電路、振蕩器、軟啟動(dòng)電路、誤差放大器和脈寬調(diào)制比較器； 所述帶隙基準(zhǔn)源電路連接所述振蕩器，并提供一參考電壓至所述軟啟動(dòng)電路； 所述軟啟動(dòng)電路提供一基準(zhǔn)源電壓連接所述誤差放大器的一輸入端，所述誤差放大器的輸出端連接脈寬調(diào)制比較器的其中一輸入端； 所述振蕩器分兩路方波輸出，一路輸出OCSl至脈寬調(diào)制比較器的一輸入端，另一路輸出0SC2至軟啟動(dòng)電路； 其中，所述電路提供一反饋電壓至所述誤差放大器的其中一輸入端，以控制輸出一穩(wěn)定的輸出電壓。
2.根據(jù)權(quán)利要求1所述的DC-DC電路，其特征在于，所述振蕩器輸出兩路方波輸出，一路為占空比為50%的方波輸出OSCl連接所述脈寬調(diào)制比較器的輸入端，另一路為占空比為5%脈沖方波輸出0SC2連接軟啟動(dòng)電路。
3.根據(jù)權(quán)利要求1所述的DC-DC電路，其特征在于，所述脈寬調(diào)制比較器的輸出端連接一開關(guān)邏輯器的輸入端。
4.根據(jù)權(quán)利要求3所述的DC-DC電路，其特征在于，所述開關(guān)邏輯控制器的SP輸出端接外部開關(guān)整流管的柵極，SN輸出端接外部續(xù)流管的柵極； 所述整流管的源極連接電源電壓，所述續(xù)流管的源極接地端。
5.根據(jù)權(quán)利要求4所述的DC-DC電路，其特征在于，所述整流管和續(xù)流管的漏極連接的節(jié)點(diǎn)有一電感，該電感的另一端連接輸出電壓。
6.根據(jù)權(quán)利要求3所述的DC-DC電路，其特征在于，所述電路還包括兩個(gè)串聯(lián)的分壓電阻，以及與該兩個(gè)分壓電阻并聯(lián)的外接電容，其中一電阻接地端，兩個(gè)所述分壓電阻之間的節(jié)點(diǎn)提供所述反饋電壓至所誤差放大器。
7.—種如權(quán)利要求1所述的軟啟動(dòng)電路，其特征在于，所述軟啟動(dòng)電路包括相互并聯(lián)的比較器電路、與非門電路和開關(guān)阻容電路， 所述比較器電路包括鏡像電流管單元及一差分輸入極 所述與非門電路包括一選擇電路，該選擇電路包括至少一對(duì)并聯(lián)的選擇晶體管(M10，M11)，其中一選擇晶體管(MlO)的柵極連接比較器電路的輸出端，該并聯(lián)的另一差分晶體管(Mll)的漏極連接所述振蕩器的0SC2輸出； 所述開關(guān)阻容電路包括一模擬開關(guān)電路，該模擬開關(guān)電路包括至少一對(duì)并聯(lián)的模擬開關(guān)管(M14，M15)，每個(gè)兩個(gè)開關(guān)管的源極和襯底連接所述參考電壓，其中一開關(guān)管(M14)的柵極連接比較器電路的輸出端，另一開關(guān)管(M15)的柵極連接所述與非門電路的輸出端； 所述開關(guān)阻容電路提供一反饋電流至差分輸入極的輸入端，并通過(guò)所述模擬開關(guān)電路來(lái)控制輸出所述基準(zhǔn)源電壓。
8.如權(quán)利要求7所述的軟啟動(dòng)電路，其特征在于，所述鏡像電流管單元包括多個(gè)鏡像電流管，所述差分輸入極包括至少一對(duì)并聯(lián)的差分晶體管(M3，M4)； 每個(gè)所述差分晶體管(M3，M4)的源極皆連接其中一鏡像晶體管的漏極。
9.如權(quán)利要求8所述的軟啟動(dòng)電路，其特征在于，每個(gè)所述鏡像電流管的源極連接電源電壓。
10.如權(quán)利要求7所述的軟啟動(dòng)電路，其特征在于，所述比較器電路還提供一偏置電流源，該偏置電流源提供一偏置電流至其中一所述鏡像電流管(Ml)的漏極，且該鏡像電流管(MD的柵極和漏極相連接。
11.如權(quán)利要求7所述的軟啟動(dòng)電路，其特征在于，所述選擇電路的其中一選擇晶體管串聯(lián)有多個(gè)晶體管，且該選擇晶體管(Mll)的柵極和與其中一個(gè)該選擇晶體管串聯(lián)的晶體管(M13)的柵極相連； 所述選擇電路通過(guò)所述串聯(lián)的晶體管連接電源電壓和接地端。
12.如權(quán)利要求7所述的軟啟動(dòng)電路，其特征在于，所述開關(guān)阻容電路還包括一電阻(R3)和電容(Cl)，所述電阻的一端連接所述模擬開關(guān)的其中一開關(guān)管(M15)的漏極，且該電阻的另一端與所述電容之間輸出所述基準(zhǔn)源電壓。
【文檔編號(hào)】H02M3/155GK103647440SQ201310554631
【公開日】2014年3月19日 申請(qǐng)日期:2013年11月8日 優(yōu)先權(quán)日:2013年11月8日
【發(fā)明者】蔡俊, 張寧, 王志利 申請(qǐng)人:上海華力微電子有限公司