一種減小單電感雙輸出變換器輸出電壓穩(wěn)態(tài)誤差的方法及其電路的制作方法
【專利摘要】一種減小單電感雙輸出變換器輸出電壓穩(wěn)態(tài)誤差的方法，當(dāng)主環(huán)誤差放大器采用無大電容補(bǔ)償時(shí)，在主環(huán)中增設(shè)一個(gè)電流采樣保持電路，其輸出的直流電平Vdc與斜坡電壓Vramp1疊加求和后產(chǎn)生新的斜坡電壓Vramp2再與采樣的電感電流信號疊加求和后作為比較器同相輸入端的輸入電壓Vsense，同時(shí)將誤差放大器的輸出Vc疊加上一個(gè)直流電平Vdc0得到比較器的反相端輸入信號Ve，Ve也是電流采樣保持電路的另一個(gè)輸入信號，此時(shí)比較器輸出的主級開關(guān)控制信號，能夠給變換器電感足夠的充電時(shí)間，從而減小變換器輸出電壓的穩(wěn)態(tài)誤差。
【專利說明】一種減小單電感雙輸出變換器輸出電壓穩(wěn)態(tài)誤差的方法及其電路【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及單電感雙輸出(SIDO)降壓型開關(guān)電源變換器，尤其涉及一種減小單電感雙輸出變換器輸出電壓穩(wěn)態(tài)誤差的方法及其電路。
【背景技術(shù)】
[0002]在SIDO電路中，通常希望電路在對負(fù)載突變做出快速響應(yīng)的同時(shí)，盡可能減小輸出電壓的穩(wěn)態(tài)誤差。在傳統(tǒng)的SIDO降壓型開關(guān)電源變換器的主級控制環(huán)路當(dāng)中，由于誤差放大器采用了含有大電容的PI補(bǔ)償，如圖1所示，電路的瞬態(tài)響應(yīng)很慢。采用無大電容補(bǔ)償?shù)牡驮鲆嬲`差放大器，可以帶來兩點(diǎn)好處:一是瞬態(tài)響應(yīng)快；二是減少了一個(gè)大電容，芯片面積會大大減少。但考慮到系統(tǒng)的穩(wěn)定性，必須降低誤差放大器的增益。低增益的誤差放大器會使輸出電壓的穩(wěn)態(tài)誤差變得較大，主要原因有以下兩點(diǎn):一是當(dāng)負(fù)載電流增加，主環(huán)增益較小，對輸出電壓的下降無法靈敏地檢測出來；二是當(dāng)負(fù)載電流增加，主環(huán)比較器的同相輸入端信號Vsense增加，導(dǎo)致主級開關(guān)控制信號占空比減小，由于誤差放大器增益較低，無法產(chǎn)生足夠的輸出電壓來調(diào)節(jié)占空比，這樣就造成了比較大的電路輸出電壓穩(wěn)態(tài)誤差。

【發(fā)明內(nèi)容】

[0003]本發(fā)明針對在SIDO主級控制回路中采用了無大電容補(bǔ)償?shù)牡驮鲆嬲`差放大器而造成大的輸出電 壓穩(wěn)態(tài)誤差這一缺陷，為了減小穩(wěn)態(tài)誤差，提供了一種減小單電感雙輸出變換器輸出電壓穩(wěn)態(tài)誤差的方法及其電路，在主環(huán)中增加了減小穩(wěn)態(tài)誤差的控制電路，大大提高了輸出電壓的精度。
[0004]本發(fā)明米用的具體技術(shù)方案如下:一種減小單電感雙輸出變換器輸出電壓穩(wěn)態(tài)誤差的方法，單電感雙輸出變換器的控制電路中，主環(huán)采用峰值電流環(huán)模式，決定變換器兩路負(fù)載電流之和，即流過變換器電感L的總電流平均值Iy次環(huán)采用電壓模式，決定電感電流
Il在兩路輸出中的分配，主環(huán)設(shè)有誤差放大器、比較器、觸發(fā)器和驅(qū)動和死區(qū)控制電路，誤差放大器同相端輸入?yún)⒖茧妷篤kefi，反相端輸入0.4X (Vol+Vo2)，V01, V02分別是變換器的兩路輸出電壓，誤差放大器的輸出V。連接比較器的反相輸入端,斜坡電壓Vrampl與米樣的電感電流IA信號疊加求和后連接比較器的同相輸入端，比較器的輸出和時(shí)鐘信號分別輸入觸發(fā)器，觸發(fā)器的輸出連接驅(qū)動和死區(qū)控制電路的輸入，驅(qū)動和死區(qū)控制電路輸出信號PG控制主級開關(guān)的通斷，其特征在于:當(dāng)主環(huán)誤差放大器采用無大電容補(bǔ)償?shù)牡驮鲆嬲`差放大器時(shí)，在主環(huán)中增設(shè)一個(gè)電流采樣保持電路，該電流采樣保持電路的一個(gè)輸入信號為采樣的電感電流IJs信號，電流采樣保持電路輸出的直流電平Vd。與斜坡電壓Vmp1疊加求和后產(chǎn)生新的斜坡電壓Vramp2再與采樣的電感電流IJs信號疊加求和后作為比較器同相輸入端的輸入電壓Vsense,同時(shí)將誤差放大器的輸出V。疊加上一個(gè)直流電平Vtkci得到比較器的反相端輸入信號I，該信號I也是電流采樣保持電路的另一個(gè)輸入信號，所疊加直流電平Vtkci應(yīng)滿足比較器反相端輸入信號值Ve等于變換器滿負(fù)載時(shí)比較器同相端輸入信號Vsense的最大值\，Vp的值隨負(fù)載變化，變換器滿負(fù)載時(shí)達(dá)到最大，Vsense=Vp-Vc,此時(shí)比較器輸出的信號經(jīng)過D觸發(fā)器和驅(qū)動和死區(qū)控制電路輸出的主級開關(guān)控制信號PG，能夠給變換器電感足夠的充電時(shí)間，從而減小變換器輸出電壓的穩(wěn)態(tài)誤差；
[0005]上述方法中所增設(shè)的電流采樣保持電路包括控制信號V1和V2產(chǎn)生電路、D觸發(fā)器使能信號EN產(chǎn)生電路、電感電流采樣保持選通信號S1和S2產(chǎn)生電路、直流電平Vd。產(chǎn)生電路和在斜坡電壓Vmp1上疊加直流電壓Vd。疊加求和后產(chǎn)生新的斜坡電壓Vramp2的電路；
[0006]控制信號V1和V2產(chǎn)生電路包括四個(gè)D觸發(fā)器DO、Dl、D2、D3，兩個(gè)與非門NANDl、NAND2，觸發(fā)器DO的輸入端D與輸出端&短接并連接與非門NANDl的一個(gè)輸入端，與非門NANDl的另一個(gè)輸入端連接時(shí)鐘信號CLK，與非門NANDl的輸出端連接觸發(fā)器DO的時(shí)鐘端，觸發(fā)器DO的輸出端Q分別連接觸發(fā)器Dl、D2的使能端，觸發(fā)器Dl的輸入端D與輸出〗u D短接并連接觸發(fā)器D2的時(shí)鐘端，觸發(fā)器Dl的輸出端Q空接，與非門NAND2的一個(gè)輸入端連接觸發(fā)器D2的輸入端D和輸出端&，與非門NAND2的另一個(gè)輸入端連接時(shí)鐘信號CLK，與非門NAND2的輸出端連接觸發(fā)器Dl的時(shí)鐘端，觸發(fā)器D2的輸出端Q連接觸發(fā)器D3的使能端并作為控制信號V2的輸出端，觸發(fā)器D3的時(shí)鐘端連接時(shí)鐘信號CLK，觸發(fā)器D3的輸入端D與輸出端&短接，觸發(fā)器D3的輸出端Q為控制信號V1的輸出端；
[0007]D觸發(fā)器使能信號EN產(chǎn)生電路包括兩個(gè)比較器C0MP1、C0MP2和一個(gè)同或門，比較器C0MP1、C0MP2的同相端分別連接電壓信號Vh和\，比較器C0MP1、C0MP2的反相端互連并連接變換器的兩路輸出電壓差Vtll-Vtl2, Vh和\均選取為(Vtjl-VJ X (I ±2%)，比較器COMPl和C0MP2的輸出分別連接 同或門的兩個(gè)輸入端，同或門的輸出端產(chǎn)生使能信號EN連接至控制信號V1和V2產(chǎn)生電路中觸發(fā)器DO的使能端；
[0008]電感電流采樣保持選通信號S1和S2產(chǎn)生電路包括兩個(gè)或門0R1、0R2，與門AND，非門N0T，或門ORl的兩個(gè)輸入端分別連接主級開關(guān)控制信號PG及控制信號V2，或門ORl的輸出連接與門AND的一個(gè)輸入端，與門AND的另一個(gè)輸入端連接控制信號V1，與門AND的輸出連接或門0R2的一個(gè)輸入端，或門0R2的另一個(gè)輸入端連接使能信號EN，或門0R2的輸出連接非門NOT的輸入端并作為選通信號S1輸出端，非門NOT的輸出端為選通信號S2輸出端；
[0009]直流電平Vic產(chǎn)生電路包括控制開關(guān)K1、K2、K3，電容Q、C2，運(yùn)算放大器、緩沖器，控制開關(guān)K1的一端連接電感電流IJs信號，控制開關(guān)K1的另一端連接電容C1的一端并通過控制開關(guān)K2接地，電容C1的另一端與運(yùn)算放大器的反相端、電容C2的一端以及控制開關(guān)K3的一端連接，電容C2和控制開關(guān)K3的另一端與運(yùn)算放大器的輸出端及緩沖器的輸入端連接在一起，運(yùn)算放大器的同相端接地，控制開關(guān)1、K2, K3的控制端分別連選通信號Sp S2, S1,接緩沖器的輸出與信號\及斜坡電壓Vmp1三者疊加求和后產(chǎn)生直流電平Vd。輸出；
[0010]在斜坡電壓Vmip1上疊加直流電壓Vd。疊加求和后產(chǎn)生新的斜坡電壓Vranip2的電路包括電流源1、NMOS管Mn1、Mn2，PMOS管Mp1、Mp2，控制開關(guān)K4、K5及電容C3，電流源I的正端連接電源Vdd，電流源I的負(fù)端與NMOS管Mni的漏極和柵極以及NMOS管Mn2的柵極連接，NMOS管MN1、MN2的源極接地，NMOS管Mn2的漏極與PMOS管Mpi的漏極和柵極以及PMOS管Mp2的柵極連接，PMOS管MP1、MP2的源極連接電源Vdd，PM0S管Mp2的漏極連接開關(guān)K4的一端，開關(guān)K4的另一端與開關(guān)K5的一端和電容C3的一端連接并作為新的斜坡電壓信號Vramp2的輸出端，開關(guān)K5的另一端和電容C3的另一端連接并連接直流電平Vd。，開關(guān)K5、K4的控制端分別連接時(shí)鐘控制信號CLK及CLK的反信4 ZTk。
[0011]本發(fā)明的優(yōu)點(diǎn)及顯著效果:
[0012]本發(fā)明針對在SIDO主級控制回路中采用了無大電容補(bǔ)償?shù)牡驮鲆嬲`差放大器而造成大的輸出電壓穩(wěn)態(tài)誤差這一缺陷，增設(shè)了電感電流采樣保持電路，補(bǔ)償了輸出電壓的直流偏差，減小了輸出電壓的穩(wěn)態(tài)誤差，提高了輸出電壓的精度。
【專利附圖】

【附圖說明】
[0013]圖1為傳統(tǒng)SIDO電路原理圖；
[0014]圖2為改進(jìn)后的整個(gè)SIDO電路原理圖；
[0015]圖3a為未疊加直流電壓Vde的斜坡電壓Vmp1波形和疊加Vde之后的斜坡電壓Vranip2波形；
[0016]圖3b中定義了比較器反相端輸入信號Ve值為滿負(fù)載時(shí)比較器同相輸入端信號
Vsense的峰值Vp ；
[0017]圖4為電流采樣保持電路模塊內(nèi)部具體電路以及斜坡信號Vramp2的產(chǎn)生電路；
[0018]圖5為電流采樣保持電路模塊中各信號的波形圖。
【具體實(shí)施方式】
[0019]圖1為傳統(tǒng)SIDO電路原理圖。電路的控制環(huán)路分為主環(huán)和次環(huán)。主環(huán)采用峰值電流模式，決定兩路負(fù)載電流之和(即流過電感的總電流)，次環(huán)采用電壓模式，決定電感電流在兩路中的分配。為了避免在占空比大于50%時(shí)出現(xiàn)的次諧波振蕩現(xiàn)象，檢測到的電感電流對應(yīng)的電壓需要與一個(gè)斜坡電壓Vrampl相疊加。主環(huán)米用有大電容補(bǔ)償?shù)恼`差放大器，電路瞬態(tài)響應(yīng)速度慢，同時(shí)大電容占用較大的芯片面積。如果誤差放大器采用無大電容補(bǔ)償?shù)牡驮鲆嬲`差放大器(將圖1中誤差放大器輸出端的虛線框電容CP1、Rp1去除)，雖然可以帶來兩點(diǎn)好處:一是瞬態(tài)響應(yīng)快；二是減少了一個(gè)大電容，芯片面積會大大減少。但考慮到系統(tǒng)的穩(wěn)定性，必須降低誤差放大器的增益。而低增益的誤差放大器會使輸出電壓的穩(wěn)態(tài)誤差變得較大。
[0020]圖2為本發(fā)明改進(jìn)后整個(gè)SIDO電路工作的原理框圖。本發(fā)明在斜坡電壓Vmp1上疊加一個(gè)隨負(fù)載改變的直流電平vd。，得到新的斜坡電壓Vmp2，Vramp2與電流檢測器的輸出電壓求和得到Vsmse,作為比較器的同相輸入端信號。在誤差放大器的輸出信號V。上疊加一個(gè)合適的直流電平V-，使得比較器反相端輸入信號值Ve等于滿負(fù)載時(shí)比較器同相端輸入信號Vsmse的最大值Vp，Vp的值隨負(fù)載變化，滿負(fù)載時(shí)達(dá)到最大。通過比較器產(chǎn)生主級開關(guān)控制信號，經(jīng)過驅(qū)動和死區(qū)控制電路調(diào)節(jié)電路給電感的充電時(shí)間，從而減小輸出電壓的穩(wěn)態(tài)誤差。主環(huán)的工作原理:主環(huán)誤差放大器同相端輸入信號為參考電SVkefi，反相端輸入信號為0.4X (Vo1+Vo2),輸出電壓V。疊加上一個(gè)直流電壓Vtkci得到比較器的反相端輸入信號Ve，這個(gè)直流電平Vtkci為電路滿負(fù)載時(shí)比較器同相端輸入信號Vsense的峰值Vp和V。的差值。通過比較器產(chǎn)生主級開關(guān)控制信號，經(jīng)過驅(qū)動與死區(qū)控制電路控制主級開關(guān)的通斷，從而調(diào)節(jié)電路給電感的充放電時(shí)間。
[0021]當(dāng)負(fù)載發(fā)生突變時(shí)，不妨假設(shè)當(dāng)?shù)谝宦坟?fù)載增加，此時(shí)，第一路輸出電壓會出現(xiàn)一個(gè)向下的過沖，電感電流平均值增加。因此，比較器同相端輸入信號Vsmse也增加，Vsense的最大值Vp與Ne之差變小。通過電感電流采樣保持電路，將此時(shí)的電感電流峰值采樣出來與斜坡電壓Vrampl峰值相加后與Ve做減法，得出Vd。。最后，在斜坡電壓Vrampl上疊加上vd。，得到Vmp2 號。
[0022]圖3a為未疊加直流電壓Vdc的斜坡電壓VMpl波形和疊加Vdc之后的斜坡電壓Vranip2波形。圖3b中定義了主環(huán)比較器反相端輸入信號Ve值為滿負(fù)載時(shí)比較器同相輸入端信號Vsense的峰值Vp，Vdc0為主環(huán)誤差放大器輸出電壓V。和V6的差值。
[0023]圖4電流采樣保持電路的內(nèi)部電路結(jié)構(gòu)，包括控制信號V1和V2產(chǎn)生電路、D觸發(fā)器使能信號EN產(chǎn)生電路、電感電流采樣保持選通信號S1和S2產(chǎn)生電路、直流電平Vd。產(chǎn)生電路和在斜坡電壓Vranipl上疊加直流電壓Vd。疊加求和后產(chǎn)生新的斜坡電壓Vranip2的電路。 [0024]D觸發(fā)器使能信號EN產(chǎn)生電路:比較器I的同相端接VH，比較器2同相端接'，兩者反相端都接Vtjl-Vtj2,由于輸出電壓過沖一般小于5%，所以Vh和八可以選取為(V01-V02) X (I ±2%)，設(shè)兩個(gè)比較器的輸出邏輯電平分別為A和B。電路穩(wěn)定時(shí)，比較器的輸出電平A和B分別為“ I ”和“0”，當(dāng)負(fù)載發(fā)生變化時(shí)，A和B兩個(gè)信號當(dāng)中有一個(gè)信號將會
發(fā)生跳變，五況=184 I萬，其中，1、云分別為A、B的反信號。此時(shí)EN會從“0”變?yōu)?br> “1”，變?yōu)橛行鼓苄盘?，D觸發(fā)器工作。
[0025]控制信號V1和V2的產(chǎn)生電路:D觸發(fā)器0的使能信號接EN信號，輸出端&接到輸入端D，同時(shí)把和CLK的與信號接到時(shí)鐘信號端CLK，輸出端Q接到D觸發(fā)器1、2的使能端，D觸發(fā)器I的輸出端豆接到輸入端D，并作為D觸發(fā)器2的CLK信號，D觸發(fā)器2的輸出端&連接到輸入端D，同時(shí)與上CLK后接到D觸發(fā)器I的CLK輸入端，D觸發(fā)器2的輸出端Q連到D觸發(fā)器3的使能端,并作為輸出信號V1輸出，D觸發(fā)器3的輸出端g接到輸入端D,輸出端Q作為輸出信號V2輸出。D觸發(fā)器0-3主要實(shí)現(xiàn)的功能如下:如圖4所示，D觸發(fā)器0主要實(shí)現(xiàn)EN的鎖存功能，D觸發(fā)器1、2主要實(shí)現(xiàn)計(jì)數(shù)功能，計(jì)2個(gè)周期的PG信號之后，輸出高電平。D觸發(fā)器3在V1的基礎(chǔ)上再計(jì)一個(gè)PG周期，輸出V2信號。其中，PG信號為主級開關(guān)控制信號。
[0026]電感電流采樣保持選通信號S1和S2產(chǎn)生電路:PG與V2求或，然后再與V1，之后和EN相或，得到S1信號，經(jīng)過非門，得到S2信號。
[0027]電感電流采樣保持電路如圖4所示，運(yùn)放同相端接地，反相端接電容C1，然后通過開關(guān)K1接電感采樣電流IJ?S，通過開關(guān)K2接地，運(yùn)放輸出端通過電容C2和開關(guān)K3兩條通路接到運(yùn)放的反相端。運(yùn)放輸出端經(jīng)過緩沖器，與 ' 和Vmp1求和，得到直流電壓信號Vd。。其主要工作原理如下:首先，K1和K3接通，K2斷開，運(yùn)放輸出端電壓為0，因此C1兩端電壓




C1
就近似等于；然后，K1和K3斷開，K2接通，輸出電壓就從0變?yōu)閁max ，我們?nèi)?br> C1=C2，則運(yùn)放輸出端電壓最后穩(wěn)定在IJ?S的最大值其中，KpK2和K3是同類型的開關(guān)，當(dāng)控制信號高電平時(shí)，開關(guān)閉合。
[0028]在斜坡電壓I一上疊加直流電壓Vd。的實(shí)現(xiàn)電路圖中包括電流源I，NMOS電流鏡，PMOS電流鏡，電容C3,時(shí)鐘控制開關(guān)K4和K5以及參考電壓Vd。。電流I通過NMOS電流鏡和PMOS電流鏡鏡像使得Mp2漏端電流為I，開關(guān)K4閉合，K5斷開，電流I對電容C3充電，電容上的電壓從Vd。以*的斜率上升，達(dá)到設(shè)定電壓，此時(shí)時(shí)鐘控制開關(guān)K4斷開、K5閉合，輸出
電壓Vmp2立刻下降為Vd。，下一個(gè)時(shí)鐘周期重復(fù)以上過程。其中，K4和K5是同類型的開關(guān)，當(dāng)控制信號高電平時(shí)，開關(guān)閉合。
[0029]圖5為電流采樣保持電路模塊中個(gè)信號的波形圖，其中包括D觸發(fā)器I和2的使能信號EN，V1和V2信號，主級開關(guān)控制信號PG，PG和V2的或信號，V1和PG、V2的或信號相與以及電感電流込。
[0030]本專利的特點(diǎn)及內(nèi)容已揭示如上，然而本領(lǐng)域的技術(shù)人員可能基于本發(fā)明的說明而做種種不背離發(fā)明精神的替換及修改。因此，本發(fā)明的保護(hù)范圍應(yīng)不局限于上述的實(shí)施方案，而應(yīng)包含各種不背離本發(fā)明的替換和修改，并為權(quán)利要求書所涵蓋。
【權(quán)利要求】
1.一種減小單電感雙輸出變換器輸出電壓穩(wěn)態(tài)誤差的方法，單電感雙輸出變換器的控制電路中，主環(huán)采用峰值電流環(huán)模式，決定變換器兩路負(fù)載電流之和，即流過變換器電感L的總電流平均值Iy次環(huán)采用電壓模式，決定電感電流L在兩路輸出中的分配，主環(huán)設(shè)有誤差放大器、比較器、觸發(fā)器和驅(qū)動和死區(qū)控制電路，誤差放大器同相端輸入?yún)⒖茧妷篤KEF1，反相端輸入0.4X (V0l+V02)，U02分別是變換器的兩路輸出電壓，誤差放大器的輸出V。連接比較器的反相輸入端，斜坡電壓Vrampl與采樣的電感電流IJs信號疊加求和后連接比較器的同相輸入端，比較器的輸出和時(shí)鐘信號分別輸入觸發(fā)器，觸發(fā)器的輸出連接驅(qū)動和死區(qū)控制電路的輸入，驅(qū)動和死區(qū)控制電路輸出信號PG控制主級開關(guān)的通斷，其特征在于:當(dāng)主環(huán)誤差放大器采用無大電容補(bǔ)償?shù)牡驮鲆嬲`差放大器時(shí)，在主環(huán)中增設(shè)一個(gè)電流采樣保持電路，該電流采樣保持電路的一個(gè)輸入信號為采樣的電感電流IJs信號，電流采樣保持電路輸出的直流電平Vd。與斜坡電壓Vrampl疊加求和后產(chǎn)生新的斜坡電壓Vmp2再與采樣的電感電流IljRs信號疊加求和后作為比較器同相輸入端的輸入電壓Vs6ns6,同時(shí)將誤差放大器的輸出V。疊加上一個(gè)直流電平Vdetl得到比較器的反相端輸入信號Ve，該信號Ve也是電流采樣保持電路的另一個(gè)輸入信號，所疊加直流電平Vtkci應(yīng)滿足比較器反相端輸入信號值Ve等于變換器滿負(fù)載時(shí)比較器同相端輸入信號Vsmsej的最大值Vp, Vp的值隨負(fù)載變化,變換器滿負(fù)載時(shí)達(dá)到最大，vs6ns6=vp-v。，此時(shí)比較器輸出的信號經(jīng)過D觸發(fā)器和驅(qū)動和死區(qū)控制電路輸出的主級開關(guān)控制信號PG，能夠給變換器電感足夠的充電時(shí)間，從而減小變換器輸出電壓的穩(wěn)態(tài)誤差。
2.根據(jù)權(quán)利要求1所述方法中所增設(shè)的電流采樣保持電路，其特征在于:包括控制信號V1和V2產(chǎn)生電路、D觸發(fā)器使能信號EN產(chǎn)生電路、電感電流采樣保持選通信號S1和S2產(chǎn)生電路、直流電平Vd。產(chǎn)生電路和在斜坡電壓Vmp1上疊加直流電壓Vd。疊加求和后產(chǎn)生新的斜坡電壓Vmip2的電路； 控制信號％和％產(chǎn)生電路包括四個(gè)D觸發(fā)器D0、D1、D2、D3，兩個(gè)與非門NAND1、NAND2，觸發(fā)器DO的輸入端D與輸出端&短接并連接與非門NANDl的一個(gè)輸入端，與非門NANDl的另一個(gè)輸入端連接時(shí)鐘信號CLK，與非門NANDl的輸出端連接觸發(fā)器DO的時(shí)鐘端，觸發(fā)器DO的輸出端Q分別連接觸發(fā)器Dl、D2的使能端，觸發(fā)器Dl的輸入端D與輸出端^短接并連接觸發(fā)器D2的時(shí)鐘端，觸發(fā)器Dl的輸出端Q空接，與非門NAND2的一個(gè)輸入端連接觸發(fā)器D2的輸入端D和輸出端&，與非門NAND2的另一個(gè)輸入端連接時(shí)鐘信號CLK，與非門NAND2的輸出端連接觸發(fā)器Dl的時(shí)鐘端，觸發(fā)器D2的輸出端Q連接觸發(fā)器D3的使能端并作為控制信號V2的輸出端，觸發(fā)器D3的時(shí)鐘端連接時(shí)鐘信號CLK，觸發(fā)器D3的輸入端D與輸出端g短接，觸發(fā)器D3的輸出端Q為控制信號V1的輸出端； D觸發(fā)器使能信號EN產(chǎn)生電路包括兩個(gè)比較器COMP1、COMP2和一個(gè)同或門，比較器COMPU COMP2的同相端分別連接電壓信號Vh和\，比較器COMPl、C0MP2的反相端互連并連接變換器的兩路輸出電壓差Vtll-Vtl2, Vh和\均選取為(Vtjl-VJ X (I ±2%)，比較器COMPl和C0MP2的輸出分別連接同或門的兩個(gè)輸入端，同或門的輸出端產(chǎn)生使能信號EN連接至控制信號V1和V2產(chǎn)生電路中觸發(fā)器DO的使能端； 電感電流采樣保持選通信號S1和S2產(chǎn)生電路包括兩個(gè)或門0R1、0R2，與門AND，非門N0T，或門ORl的兩個(gè)輸入端分別連接主級開關(guān)控制信號PG及控制信號V2，或門ORl的輸出連接與門AND的一個(gè)輸入端，與門AND的另一個(gè)輸入端連接控制信號V1，與門AND的輸出連接或門0R2的一個(gè)輸入端，或門0R2的另一個(gè)輸入端連接使能信號EN，或門0R2的輸出連接非門NOT的輸入端并作為選通信號S1輸出端，非門NOT的輸出端為選通信號S2輸出端； 直流電平1產(chǎn)生電路包括控制開關(guān)1(1、1(2、1(3，電容(:1、(:2，運(yùn)算放大器、緩沖器，控制開關(guān)1^的一端連接電感電流IJs信號，控制開關(guān)K1的另一端連接電容C1的一端并通過控制開關(guān)K2接地，電容C1的另一端與運(yùn)算放大器的反相端、電容C2的一端以及控制開關(guān)K3的一端連接，電容C2和控制開關(guān)K3的另一端與運(yùn)算放大器的輸出端及緩沖器的輸入端連接在一起，運(yùn)算放大器的同相端接地，控制開關(guān)1、K2, K3的控制端分別連選通信號Sp S2, S1，接緩沖器的輸出與信號V6及斜坡電壓Vraiipl三者疊加求和后產(chǎn)生直流電平vd。輸出； 在斜坡電壓Vrampl上疊加直流電壓Vd。后產(chǎn)生新的斜坡電壓Vramp2的電路包括電流源1、NMOS管MN1、Mn2, PMOS管MP1、Mp2，控制開關(guān)K4、K5及電容C3，電流源I的正端連接電源Vdd，電流源I的負(fù)端與NMOS管Mni的漏極和柵極以及NMOS管Mn2的柵極連接，NMOS管MN1、MN2的源極接地，NMOS管Mn2的漏極與PMOS管Mpi的漏極和柵極以及PMOS管Mp2的柵極連接，PMOS管Mn、Mp2的源極連接電源Vdd，PMOS管Mp2的漏極連接開關(guān)K4的一端，開關(guān)K4的另一端與開關(guān)K5的一端和電容C3的一端連接并作為新的斜坡電壓信號Vramp2的輸出端,開關(guān)K5的另一端和電容C3的另一端連接并連接直流電平Vd。，開關(guān)K5、K4的控制端分別連接時(shí)鐘控制信號CLK及CLK的 反信號
【文檔編號】H02M3/157GK103618455SQ201310666465
【公開日】2014年3月5日 申請日期:2013年12月10日 優(yōu)先權(quán)日:2013年12月10日
【發(fā)明者】陸生禮, 肖哲飛, 于花, 張力文, 錢欽松, 孫偉鋒, 時(shí)龍興 申請人:東南大學(xué)