一種用于高壓dc-dc電路中的使能啟動(dòng)電路的制作方法
【專利摘要】本發(fā)明公開一種用于高壓DC-DC電路中的使能啟動(dòng)電路，本發(fā)明利用第一NMOS管的閾值電壓作為第一閾值，當(dāng)使能比較器的EN腳的電壓低于第一NMOS管的閾值電壓時(shí)，關(guān)閉整個(gè)系統(tǒng)，這樣系統(tǒng)的關(guān)斷電流就為零，當(dāng)EN腳的電壓高于的閾值第一NMOS管電壓時(shí)，啟動(dòng)一個(gè)環(huán)路，該環(huán)路可以提供一個(gè)啟動(dòng)電源供給帶隙基準(zhǔn)電路，帶隙基準(zhǔn)電路啟動(dòng)之后就可以提供一個(gè)精準(zhǔn)的參考電壓給使能比較器，這樣使能比較器就可以監(jiān)測EN腳的電壓，當(dāng)EN腳的電壓大于該使能閾值電壓時(shí)，就啟動(dòng)后續(xù)的整個(gè)DC-DC系統(tǒng)，實(shí)現(xiàn)精準(zhǔn)使能閾值的功能；同時(shí)上述環(huán)路可以控制施加到第一NMOS管柵極的電壓，因而可以控制其偏置電流，進(jìn)而控制使能啟動(dòng)電路的工作電流，使之恒定，且不隨輸入電壓EN腳電壓的變化而變化。
【專利說明】—種用于高壓DC-DC電路中的使能啟動(dòng)電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種用于高壓DC-DC電路中的使能啟動(dòng)電路，用于高壓DC-DC轉(zhuǎn)換器類集成電路中，實(shí)現(xiàn)零關(guān)斷電流和精準(zhǔn)的使能閾值以及恒定的工作電流，并且工作電流不隨輸入電壓(VIN)以及使能端(EN)電壓變化。
【背景技術(shù)】
[0002]現(xiàn)有的高壓DC-DC轉(zhuǎn)換器類集成電路中，高壓MOSFET的最大柵源之間電壓Vgs通常只能耐受5V電壓而最大漏源之間電壓Vds可以耐受5V至40V(或者更高)的高壓。由于沒有外部輸入的5V電壓，為了實(shí)現(xiàn)精準(zhǔn)使能閾值所采用的使能和啟動(dòng)電路，通常在關(guān)斷狀態(tài)都需要消耗一定的靜態(tài)電流，如ADP2301，在EN = 0時(shí)，基準(zhǔn)電壓和使能比較器是工作的.或者為了實(shí)現(xiàn)零關(guān)斷電流而無法實(shí)現(xiàn)精準(zhǔn)使能閾值，如LM2734，僅僅利用MOSFET的閾值電壓(無法做到精準(zhǔn))實(shí)現(xiàn)關(guān)斷。另外一種做法足使用高壓JFET(如MP1484)在芯片內(nèi)部產(chǎn)生5V電壓，這樣既可以實(shí)現(xiàn)零關(guān)斷電流也可以實(shí)現(xiàn)精準(zhǔn)使能，但是需要使用高壓JFET，這會(huì)增加生產(chǎn)的工藝步驟，增加生產(chǎn)成本。

【發(fā)明內(nèi)容】

[0003]由于現(xiàn)有技術(shù)存在的上述問題，本發(fā)明的目的是提出一種高壓DC-DC電路中的使能啟動(dòng)電路，其可解決以上問題。
[0004]為實(shí)現(xiàn)上述目的，本發(fā)明可通過以下技術(shù)方案予以實(shí)現(xiàn):
[0005]一比較器的正向輸入端通過第一電阻Rl施加到第一 NMOS管的柵極，該NMOS管的漏極依次通過源極相連接的第一 PMOS管和第二 PMOS管后連接到帶隙基準(zhǔn)電路的輸入端，該帶隙基準(zhǔn)電路輸出一參考電壓到所述比較器的反向輸入端；
[0006]所述第一電阻連接第二 NMOS管的漏極，該第二 NMOS管的源極通過第二電阻連接到帶隙基準(zhǔn)電路的第三端，該第一 NMOS管的源極通過第三電阻連接所述帶隙基準(zhǔn)電路的第三端，所述第二 PMOS管的漏極依次連接第三PMOS管的源極、第三NMOS管、第四NMOS管、第五NMOS管后，該第五NMOS管的源極連接所述該帶隙基準(zhǔn)電路的第三端，其中第三PMOS管的漏極與第三NMOS管的漏極相連接，該第三NMOS管的源極與該第四NMOS管的漏極相連接，該第四NMOS管的源極與該第五PMOS管的漏極相連接；
[0007]所述第二 PMOS管的漏極連接第四PMOS管的源極，該第四PMOS管的漏極連接到所述第二 NMOS管的柵極，且該第四PMOS管的漏極通過一恒流源連接到所述帶隙基準(zhǔn)電路的第三端，該第四PMOS管的柵極與所述第三PMOS管的柵極相連接；
[0008]以上所述第一 PMOS管、第三PMOS管、第三NMOS管、第四NMOS管、第五NMOS管的柵極和漏極相連接。
[0009]作為本發(fā)明的進(jìn)一步特征，所述第一PMOS管的源極和其柵極間，以及所述PMOS管的源極和其柵極間分別設(shè)有第四電阻，且該第一 PMOS管的柵極和第二 PMOS管的柵極相連接。[0010]作為本發(fā)明的進(jìn)一步特征，所述比較器的正向輸入端依次通過源極和漏極相連接的第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管后，通過該第九NMOS管的源極連接到所述帶隙基準(zhǔn)電路的第三端，且該第六、第七、第八、第九的NMOS管的漏極和柵極相連接
[0011]由于采用以上技術(shù)方案，本發(fā)明的用于高壓DC-DC電路中的使能啟動(dòng)電路，利用第一 NMOS管的閾值電壓作為第一閾值，當(dāng)使能比較器的EN腳的電壓低于第一 NMOS管的閾值電壓時(shí)，關(guān)閉整個(gè)系統(tǒng)，這樣系統(tǒng)的關(guān)斷電流就為零，當(dāng)EN腳的電壓高于的閾值第一NMOS管電壓時(shí)，啟動(dòng)一個(gè)環(huán)路，該環(huán)路可以提供一個(gè)啟動(dòng)電源供給帶隙基準(zhǔn)電路，帶隙基準(zhǔn)電路啟動(dòng)之后就可以提供一個(gè)精準(zhǔn)的參考電壓Vbg給使能比較器，這樣使能比較器就可以監(jiān)測EN腳的電壓，當(dāng)EN腳的電壓大于該使能閾值電壓時(shí)，就啟動(dòng)后續(xù)的整個(gè)DC-DC系統(tǒng)，實(shí)現(xiàn)精準(zhǔn)使能閾值的功能；同時(shí)上述環(huán)路可以控制施加到第一 NMOS管柵極的電壓，因而可以控制其偏置電流，進(jìn)而控制使能啟動(dòng)電路的工作電流，使之恒定，且不隨輸入電壓EN腳電壓的變化而變化。本發(fā)明既可以實(shí)現(xiàn)零關(guān)斷電流，也可以實(shí)現(xiàn)精準(zhǔn)的使能閾值，同時(shí)能夠控制工作電流使之恒定，不隨輸入電壓以及使能端電壓變化，與此同時(shí)，不需要使用高壓JFET，使用標(biāo)準(zhǔn)工藝流程和器件即可實(shí)現(xiàn)，降低了生產(chǎn)成本。
【專利附圖】

【附圖說明】
[0012]下面根據(jù)附圖和具體實(shí)施例對本發(fā)明作進(jìn)一步說明:
[0013]圖1為本發(fā)明的電路圖
【具體實(shí)施方式】
[0014]如圖1所示，本發(fā)明的用于高壓DC-DC電路中的使能啟動(dòng)電路，一比較器的正向輸入端EN通過第一電阻Rl施加到第一 NMOS管NI的柵極，該NMOS管NI的漏極依次通過源極相連接的第一 PMOS管Pl和第二 PMOS管P2后連接到帶隙基準(zhǔn)電路BG的輸入端，該帶隙基準(zhǔn)電路BG輸出一參考電壓vbg到比較器的反向輸入端；第一電阻Rl連接第二 NMOS管N2的漏極，該第二 NMOS管N2的源極通過第二電阻R2連接到帶隙基準(zhǔn)電路BG的第三端，該第一 NMOS管NI的源極通過第三電阻R3連接帶隙基準(zhǔn)電路BG的第三端，第二 PMOS管P2的漏極依次連接第三PMOS管P3的源極、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5后，該第五NMOS管N5的源極連接該帶隙基準(zhǔn)電路BG的第三端，其中第三PMOS管P3的漏極與第三NMOS管N3的漏極相連接，該第三NMOS管N3的源極與該第四NMOS管N4的漏極相連接，該第四NMOS管N4的源極與該第五PMOS管P5的漏極相連接；第二 PMOS管P2的漏極連接第四PMOS管P4的源極，該第四PMOS管P4的漏極連接到第二 NMOS管N2的柵極，且該第四PMOS管P4的漏極通過一恒流源連接到帶隙基準(zhǔn)電路BG的第三端，該第四PMOS管P4的柵極與第三PMOS管P3的柵極相連接；以上所述第一 PMOS管P1、第三PMOS管P3、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5的柵極和漏極相連接。
[0015]本實(shí)施例中，第一 PMOS管Pl的源極和其柵極間，以及所述第二 PMOS管P2的源極和其柵極間分別設(shè)有第四電阻R4，且該第一 PMOS管Pl的柵極和第二 PMOS管P2的柵極相連接；比較器的正向輸入端EN依次通過源極和漏極相連接的第六NMOS管N6、第七NMOS管N7、第八NMOS管N8和第九NMOS管N9后，通過該第九NMOS管N9的源極連接到帶隙基準(zhǔn)電路BG的第三端，且該第六、第七、第八、第九的NMOS管的漏極和柵極相連接。
[0016]本發(fā)明在實(shí)施時(shí)，EN腳電壓通過電阻Rl施加到NI的柵極，當(dāng)EN腳電壓低于NI的閾值電壓時(shí)，NI中沒有電流通過，因而Pl和P2都處于關(guān)斷狀態(tài)，BG_VDD為0，帶隙基準(zhǔn)電路(BG)處于無電源狀態(tài)，因而沒有靜態(tài)電流，后續(xù)的整個(gè)系統(tǒng)也處于關(guān)斷狀態(tài)，因而沒有靜態(tài)電流，實(shí)現(xiàn)零關(guān)斷電流。
[0017]當(dāng)EN腳電壓逐漸升高，大于NI的閾值電壓時(shí)，NI導(dǎo)通，電流通過NI，電流的大小為(Vg(NI)-Vth(NI))/R3，此電流將Pl導(dǎo)通。P2的電流是Pl的鏡像，該電流先是通過P3/N7/N8/N9，BG_VDD上獲得一定的電壓，因而帶隙基準(zhǔn)電路BG開始啟動(dòng)。帶隙基準(zhǔn)電路BG啟動(dòng)后會(huì)分流掉一部分流進(jìn)P3的電流。P3的電流會(huì)鏡像到P4，當(dāng)EN腳的電壓不太高的時(shí)候，P4的電流小于其漏端的電流源，因而N2的柵極電壓較低，N2處于關(guān)閉狀態(tài)。當(dāng)EN腳的電壓再繼續(xù)上升時(shí)，P4的電流也會(huì)跟隨上升，直至和其漏端的電流源相等，此時(shí)N2開始導(dǎo)通，并將NI的柵極電壓向下拉，以維持環(huán)路的平衡。
[0018]在這之后，再繼續(xù)升高EN腳的電壓，則不會(huì)使得NI?P4中的電流升高，NI的柵極電壓保持恒定，因此實(shí)現(xiàn)了恒定的工作電流。
[0019]帶隙基準(zhǔn)電路BG啟動(dòng)之后，Vbg輸出一個(gè)精準(zhǔn)的參考電壓，供給后面的EN比較器，EN比較器監(jiān)測EN腳的電壓，當(dāng)EN腳的電壓高于閾值時(shí)，則啟動(dòng)后續(xù)的整個(gè)系統(tǒng)，因而實(shí)現(xiàn)了精準(zhǔn)的使能閾值功能。
[0020]Pl和P2的柵極所接的電阻的作用是使得在NI關(guān)斷時(shí)，Pl和P2也處于可靠關(guān)斷狀態(tài)。
[0021]N3，N4，N5，N6的作用是當(dāng)EN電壓升的過高時(shí)，鉗位EN腳的電壓，這樣在實(shí)際的應(yīng)用中，客戶可以通過一個(gè)電阻直接將EN腳接到第一 PMOS管和第二 PMOS管的源極VIN(高壓)腳，幫助客戶簡化系統(tǒng)設(shè)計(jì)。
[0022]P3，N7，N8, N9的作用是鉗位BG_VDD的電壓，使得其電壓大致處于4*Vgs (Vgs指的是N3/N4/N5/P3的柵源電壓。MOS管的柵源電壓可由其電流和閾值電壓大致確定，約為
0.7-1V)的電壓，確保帶隙基準(zhǔn)有足夠的電源電壓可以啟動(dòng)，同時(shí)也防止BG_VDD的電壓過聞。
[0023]但是，上述的【具體實(shí)施方式】只是示例性的，是為了更好的使本領(lǐng)域技術(shù)人員能夠理解本專利，不能理解為是對本專利包括范圍的限制；只要是根據(jù)本專利所揭示精神的所作的任何等同變更或修飾，均落入本專利包括的范圍。
【權(quán)利要求】
1.一種用于高壓DC-DC電路中的使能啟動(dòng)電路,其特征在于:一比較器的正向輸入端通過第一電阻Rl施加到第一 NMOS管的柵極，該NMOS管的漏極依次通過源極相連接的第一PMOS管和第二 PMOS管后連接到帶隙基準(zhǔn)電路的輸入端，該帶隙基準(zhǔn)電路輸出一參考電壓到所述比較器的反向輸入端； 所述第一電阻連接第二 NMOS管的漏極，該第二 NMOS管的源極通過第二電阻連接到帶隙基準(zhǔn)電路的第三端，該第一 NMOS管的源極通過第三電阻連接所述帶隙基準(zhǔn)電路的第三端，所述第二 PMOS管的漏極依次連接第三PMOS管的源極、第三NMOS管、第四NMOS管、第五NMOS管后，該第五NMOS管的源極連接所述該帶隙基準(zhǔn)電路的第三端，其中第三PMOS管的漏極與第三NMOS管的漏極相連接，該第三NMOS管的源極與該第四NMOS管的漏極相連接，該第四NMOS管的源極與該第五PMOS管的漏極相連接； 所述第二 PMOS管的漏極連接第四PMOS管的源極，該第四PMOS管的漏極連接到所述第二 NMOS管的柵極，且該第四PMOS管的漏極通過一恒流源連接到所述帶隙基準(zhǔn)電路的第三端，該第四PMOS管的柵極與所述第三PMOS管的柵極相連接； 以上所述第一 PMOS管、第三PMOS管、第三NMOS管、第四NMOS管、第五NMOS管的柵極和漏極相連接。
2.根據(jù)權(quán)利要求1所述的使能啟動(dòng)電路，其特征在于:所述第一PMOS管的源極和其柵極間，以及所述PMOS管的源極和其柵極間分別設(shè)有第四電阻，且該第一 PMOS管的柵極和第二 PMOS管的柵極相連接。
3.根據(jù)權(quán)利要求1或2所述的使能啟動(dòng)電路，其特征在于:所述比較器的正向輸入端依次通過源極和漏極相連接的第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管后，通過該第九NMOS管的源極連接到所述帶隙基準(zhǔn)電路的第三端，且該第六、第七、第八、第九的NMOS管的漏極和柵極相連接。
【文檔編號(hào)】H02M1/36GK103762838SQ201410014358
【公開日】2014年4月30日 申請日期:2014年1月13日 優(yōu)先權(quán)日:2014年1月13日
【發(fā)明者】秦松 申請人:帝奧微電子有限公司