国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      反激變換器及供電系統(tǒng)的制作方法

      文檔序號(hào):7379550閱讀:192來(lái)源:國(guó)知局
      反激變換器及供電系統(tǒng)的制作方法
      【專(zhuān)利摘要】本發(fā)明實(shí)施例提供一種反激變換器及供電系統(tǒng)。所述反激變換器包括:原邊電路和副邊電路,所述副邊電路至少包括兩路輸出電路,其中每路輸出電路包括第一副邊繞組、第二副邊繞組、副邊繞組輸出漏感、串聯(lián)電感、整流管、輸出電容以及電阻,所述每路輸出電路中第一副邊繞組、第二副邊繞組、副邊繞組輸出漏感、串聯(lián)電感、整流管與輸出電容串聯(lián),所述輸出電容與所述電阻并聯(lián),所述電阻一端連接輸出電壓,所述電阻另一端接地,所述每路輸出電路之間的串聯(lián)電感為磁集成結(jié)構(gòu)。本發(fā)明實(shí)施例通過(guò)將每路輸出電路之間的串聯(lián)電感設(shè)置為磁集成結(jié)構(gòu),以實(shí)現(xiàn)抑制反激變換器的輸出交叉調(diào)整,減小了電感匹配的難度,降低了電感設(shè)計(jì)和制造的難度。
      【專(zhuān)利說(shuō)明】反激變換器及供電系統(tǒng)
      【技術(shù)領(lǐng)域】
      [0001]本發(fā)明實(shí)施例涉及電力電子技術(shù)技術(shù),尤其涉及一種反激變換器及供電系統(tǒng)。
      【背景技術(shù)】
      [0002]在小功率應(yīng)用場(chǎng)合,反激變換器在業(yè)界被廣泛使用,由于反激變換器具有輸入電壓范圍寬,使用元件少,成本低,輸出與輸入隔離等特性,常用于需要多路輸出的應(yīng)用中。
      [0003]反激變換器以隔離變壓器原副邊為分界,可分為原邊電路和副邊電路兩部分。原邊電路主要包括變壓器原邊電感、功率開(kāi)關(guān)管和原邊漏感能量處理電路。副邊電路主要包括副邊電感、整流電路和濾波電路。其中,反激變換器的原邊電路中的原邊漏感對(duì)電路影響較大,而副邊電路在多路輸出應(yīng)用時(shí),存在輸出繞組間交叉調(diào)整的問(wèn)題。
      [0004]現(xiàn)有技術(shù)中,為抑制輸出繞組間交叉調(diào)整問(wèn)題,常用方案有在副邊電路上增加二級(jí)穩(wěn)壓電路(如低壓差線性調(diào)整源(low dropout regulator,簡(jiǎn)稱(chēng)LD0)、直流(directcurrent,簡(jiǎn)稱(chēng)DC)-直流開(kāi)關(guān)變換器)、輸出繞組串聯(lián)電感或者輸出增加假負(fù)載等方式。但上述三種方式,都存在導(dǎo)致電路成本增加、繞制工藝復(fù)雜和損耗增加的問(wèn)題。

      【發(fā)明內(nèi)容】

      [0005]本發(fā)明實(shí)施例提供一種反激變換器及供電系統(tǒng),以解決在多路輸出應(yīng)用時(shí)存在的輸出繞組間交叉調(diào)整的問(wèn)題,以實(shí)現(xiàn)在不需要增加成本和損耗的情況下,抑制反激變換器的輸出交叉調(diào)整以及提升電路效率。
      [0006]第一方面,本發(fā)明實(shí)施例提供一種反激變換器,包括原邊電路和副邊電路,其中,所述副邊電路至少包括兩路輸出電路,其中每路輸出電路包括第一副邊繞組(Ns)、第二副邊繞組(Ls)、副邊繞組輸出漏感(Ls。)、串聯(lián)電感(L)、整流管(Ds)、輸出電容(Cs)以及電阻(&),所述每路輸出電路中第一副邊繞組(Ns)、第二副邊繞組(Ls)、副邊繞組輸出漏感(Ls。)、串聯(lián)電感(L)、整流管(Ds)與輸出電容(Cs)串聯(lián),所述輸出電容(Cs)與所述電阻(?)并聯(lián),所述電阻(?) 一端連接輸出電壓(V。),所述電阻(?)另一端接地,所述每路輸出電路之間的串聯(lián)電感(L)為磁集成結(jié)構(gòu)。
      [0007]根據(jù)第一方面,在第一方面第一種可能的實(shí)現(xiàn)方式中,若存在兩路輸出電路的輸出電壓(Vtl)共地,且所述兩路輸出電路中第一路輸出電路的輸出電壓(V。)高于第二路輸出電路的輸出電壓(V。),則將所述第一路輸出電路的第一副邊繞組(Ns)負(fù)端連接至所述第二路輸出電路的整流管(Ds)的陰極,以使用直流疊加技術(shù)省去所述第一路輸出電路的串聯(lián)電感(L)。
      [0008]根據(jù)第一方面或者第一方面第一種可能的實(shí)現(xiàn)方式,在第一方面第二種可能的實(shí)現(xiàn)方式中,所述原邊電路是有源箝位電路,包括原邊繞組(NP)、原邊電感(LP)、原邊漏感(LP。)、開(kāi)關(guān)管(SP1,SP2)、電容(CP)、整流管(DP1、DP2)以及電阻(R),所述開(kāi)關(guān)管(Sp2)與整流管(Dp2)并聯(lián)后與電容( Cp)串聯(lián)組成有源箝位電路,所述原邊繞組(NP)、原邊電感(Lp)以及原邊漏感(Lp。)串聯(lián)再與所述有源箝位電路并聯(lián)后,一端接入輸入電壓(Vin),一端依次與所述開(kāi)關(guān)管(Sp1)與整流管(Dp1)并聯(lián)后的電路以及電阻(R)串聯(lián)。
      [0009]根據(jù)第一方面或者第一方面第一種可能的實(shí)現(xiàn)方式,在第一方面第三種可能的實(shí)現(xiàn)方式中,所述原邊電路是有源箝位電路,包括原邊繞組(NP)、原邊電感(LP)、原邊漏感(LP。)、開(kāi)關(guān)管(SP1,SP2)、電容(CP)、整流管(DP1、DP2)以及電阻(R),所述開(kāi)關(guān)管(Sp2)與整流管(Dp2)并聯(lián)后與電容(Cp)串聯(lián)組成有源箝位電路,所述開(kāi)關(guān)管(Spi)與整流管(Dpi)并聯(lián)后與電阻(R)串聯(lián),再與所述有源箝位電路并聯(lián)后依次與所述原邊繞組(NP)、原邊電感(LP)、原邊漏感(Lp。)以及輸入電壓(Vin)串聯(lián)。
      [0010]根據(jù)第一方面、第一方面第一種至第三種任意可能的實(shí)現(xiàn)方式,在第一方面第四種可能的實(shí)現(xiàn)方式中,所述開(kāi)關(guān)管和整流管至少是下述一種類(lèi)型:三極管、金屬氧化物場(chǎng)效應(yīng)晶體管MOSFET、或者絕緣柵雙極型晶體管IGBT。
      [0011]第二方面,本發(fā)明實(shí)施例提供一種供電系統(tǒng),包括電源、負(fù)載以及上述第二方面提供的任意一種反激變換器,所述電源輸出的功率經(jīng)所述反激變換器變換后輸出至所述負(fù)載,所述反激變換器包括原邊電路和副邊電路,其中,所述副邊電路至少包括兩路輸出電路,其中每路輸出電路包括第一副邊繞組(Ns)、第二副邊繞組(Ls)、副邊繞組輸出漏感(Ls。)、串聯(lián)電感(L)、整流管(Ds)、輸出電容(Cs)以及電阻(?),所述每路輸出電路中第一副邊繞組(Ns)、第二副邊繞組(Ls)、副邊繞組輸出漏感(Ls。)、串聯(lián)電感(L)、整流管(Ds)與輸出電容(Cs)串聯(lián),所述輸出電容(Cs)與所述電阻(RJ并聯(lián),所述電阻(RJ—端連接輸出電壓(V。),所述電阻(?)另一端接地,所述每路輸出電路之間的串聯(lián)電感(L)為磁集成結(jié)構(gòu)。
      [0012]根據(jù)第二方面,在第二方面第一種可能的實(shí)現(xiàn)方式中,若存在兩路輸出電路的輸出電壓(V。)共地,且所述兩路輸出電路中第一路輸出電路的輸出電壓(V。)高于第二路輸出電路的輸出電壓(V。),則將所述第一路輸出電路的第一副邊繞組(Ns)負(fù)端連接至所述第二路輸出電路的整流管(Ds)的陰極,以使用直流疊加技術(shù)省去所述第一路輸出電路的串聯(lián)電感(L)。
      [0013]根據(jù)第二方面或者第二方面第一種可能的實(shí)現(xiàn)方式,在第二方面第二種可能的實(shí)現(xiàn)方式中,所述原邊電路是有源箝位電路,包括原邊繞組(NP)、原邊電感(LP)、原邊漏感(LP。)、開(kāi)關(guān)管(SP1,SP2)、電容(CP)、整流管(DP1、DP2)以及電阻(R),所述開(kāi)關(guān)管(Sp2)與整流管(Dp2)并聯(lián)后與電容(Cp)串聯(lián)組成有源箝位電路,所述原邊繞組(NP)、原邊電感(Lp)以及原邊漏感(Lp。)串聯(lián)再與所述有源箝位電路并聯(lián)后,一端接入輸入電壓(Vin),一端依次與所述開(kāi)關(guān)管(Spi)與整流管(Dpi)并聯(lián)后的電路以及電阻(R)串聯(lián)。
      [0014]根據(jù)第二方面或者第二方面第一種可能的實(shí)現(xiàn)方式,在第二方面第三種可能的實(shí)現(xiàn)方式中,所述原邊電路是有源箝位電路,包括原邊繞組(NP)、原邊電感(LP)、原邊漏感(LP。)、開(kāi)關(guān)管(SP1,SP2)、電容(CP)、整流管(DP1、DP2)以及電阻(R),所述開(kāi)關(guān)管(Sp2)與整流管(Dp2)并聯(lián)后與電容(Cp)串聯(lián)組成有源箝位電路,所述開(kāi)關(guān)管(Spi)與整流管(Dpi)并聯(lián)后與電阻(R)串聯(lián),再與所述有源箝位電路并聯(lián)后依次與所述原邊繞組(NP)、原邊電感(LP)、原邊漏感(Lp。)以及輸入電壓(Vin)串聯(lián)。
      [0015]根據(jù)第二方面、第二方面第一種至第三種任意可能的實(shí)現(xiàn)方式,在第二方面第四種可能的實(shí)現(xiàn)方式中,所述開(kāi)關(guān)管和整流管至少是下述一種類(lèi)型:三極管、金屬氧化物場(chǎng)效應(yīng)晶體管MOSFET、或者絕緣柵雙極型晶體管IGBT。
      [0016]本發(fā)明實(shí)施例反激變換器及供電系統(tǒng),將每路輸出電路之間的串聯(lián)電感設(shè)置為磁集成結(jié)構(gòu),由于磁集成結(jié)構(gòu)的電感匹配精度要求比獨(dú)立電感低,可以很方便的實(shí)現(xiàn)多繞組間的匹配,無(wú)需苛刻的變壓器漏感控制繞制工藝,減小了電感匹配的難度,降低了電感設(shè)計(jì)和制造的難度,實(shí)現(xiàn)有效抑制反激變換器的輸出交叉調(diào)整。
      【專(zhuān)利附圖】

      【附圖說(shuō)明】
      [0017]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案,下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡(jiǎn)單地介紹,顯而易見(jiàn)地,下面描述中的附圖是本發(fā)明的一些實(shí)施例,對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講,在不付出創(chuàng)造性勞動(dòng)性的前提下,還可以根據(jù)這些附圖獲得其他的附圖。
      [0018]圖1為本發(fā)明實(shí)施例一提供的反激變換器副邊電路的電路圖;
      [0019]圖2為本發(fā)明實(shí)施例二提供的反激變換器副邊電路的電路圖;
      [0020]圖3為本發(fā)明實(shí)施例三提供的反激變換器原邊電路的電路圖;
      [0021]圖4為本發(fā)明實(shí)施例四提供的反激變換器原邊電路的電路圖;
      [0022]圖5為本發(fā)明實(shí)施例六提供的反激變換器的電路圖;
      [0023]圖6為本發(fā)明實(shí)施例七提供的供電系統(tǒng)的結(jié)構(gòu)示意圖。
      【具體實(shí)施方式】
      [0024]為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚,下面將結(jié)合本發(fā)明實(shí)施例中的附圖,對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述,顯然,所描述的實(shí)施例是本發(fā)明一部分實(shí)施例,而不是全部的實(shí)施例?;诒景l(fā)明中的實(shí)施例,本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例,都屬于本發(fā)明保護(hù)的范圍。
      [0025]實(shí)施例一
      [0026]圖1為本發(fā)明實(shí)施例一提供的反激變換器副邊電路的電路圖,如圖1所示,該反激變換器,包括原邊電路和副邊電路,其中,該副邊電路包括四路輸出電路,其中每路輸出電路包括第一副邊繞組Ns、第二副邊繞組Ls、副邊繞組輸出漏感Ls。、串聯(lián)電感L、整流管Ds、輸出電容Cs以及電阻
      [0027]以第一路輸出電路為例,第一路中第一副邊繞組Ns1、第二副邊繞組Ls1、副邊繞組輸出漏感Lsi。、串聯(lián)電感L1、整流管Dsi與輸出電容Csi串聯(lián),該輸出電容Csi與該電阻Ru并聯(lián),該電阻Ru —端連接輸出電壓Vtjl,該電阻Ru另一端接地。四路輸出電路之間的串聯(lián)電感Lp L2、L3和L4構(gòu)成磁集成結(jié)構(gòu)100。
      [0028]相比于現(xiàn)有技術(shù)中,副邊電路通過(guò)串聯(lián)電感來(lái)抑制輸出支路間的交叉調(diào)整現(xiàn)象,但由于交叉調(diào)整關(guān)系嚴(yán)重依賴(lài)于支路間電感與變壓器漏感的匹配程度,因此對(duì)變壓器的生產(chǎn)工藝提出了較高的要求。本發(fā)明實(shí)施例由于使用磁集成方案,電感匹配精度要求比獨(dú)立電感低,因此可以很方便的實(shí)現(xiàn)多繞組間的匹配,無(wú)需苛刻的變壓器漏感控制繞制工藝,可以實(shí)現(xiàn)有效抑制各輸出支路間的交叉調(diào)整問(wèn)題。相比于現(xiàn)有技術(shù),既可以省去二級(jí)穩(wěn)壓電路節(jié)省成本,又可以降低對(duì)變壓器生產(chǎn)工藝要求。
      [0029]實(shí)施例二
      [0030]圖2為本發(fā)明實(shí)施例二提供的反激變換器副邊電路的電路圖,本實(shí)施例提供的反激變換器副邊電路在上一實(shí)施例的基礎(chǔ)上,若存在兩路輸出電路的輸出電壓V。共地,且該兩路輸出電路中第一路輸出電路的輸出電壓V。高于第二路輸出電路的輸出電壓V。,則將該第一路輸出電路的第一副邊繞組Ns負(fù)端連接至該第二路輸出電路的整流管Ds的陰極,以使用直流疊加技術(shù)省去該第一路輸出電路的串聯(lián)電感L。
      [0031]下面以第三路輸出電路和第四路輸出電路為例進(jìn)行解釋說(shuō)明,如圖2所示,第三路輸出電路的輸出電壓Vtj3與第四路輸出電路的輸出電壓Vtj4共地,且Vtj3聞?dòng)赩tj4,則將該第三路輸出電路的第一副邊繞組Ns3負(fù)端連接至該第四路輸出電路的整流管Ds4的陰極,從而使用直流疊加技術(shù)省去該第三路輸出電路的串聯(lián)電感L3。其中串聯(lián)電感L1、L2和L4構(gòu)成構(gòu)成磁集成結(jié)構(gòu)200。
      [0032]本實(shí)施例通過(guò)使用直流疊加技術(shù)可以實(shí)現(xiàn)抑制交叉調(diào)整率,并使電路構(gòu)成更加簡(jiǎn)單,成本更低,體積更小。
      [0033]實(shí)施例三
      [0034]圖3為本發(fā)明實(shí)施例三提供的反激變換器原邊電路的電路圖,該實(shí)施例的反激變換器在實(shí)施例一或者實(shí)施例二的基礎(chǔ)上,該原邊電路是有源箝位電路,包括原邊繞組NP、原邊電感LP、原邊漏感LP。、開(kāi)關(guān)管(SP1,SP2)、電容CP、整流管(DP1、DP2)以及電阻R,該開(kāi)關(guān)管Sp2與整流管Dp2并聯(lián)后與電容Cp串聯(lián)組成有源箝位電路300,該原邊繞組NP、原邊電感Lp以及原邊漏感LP。串聯(lián)再與該有源箝位電路300并聯(lián)后,一端接入輸入電壓Vin,一端依次與該開(kāi)關(guān)管Spi與整流管Dpi并聯(lián)后的電路以及電阻R串聯(lián)。
      [0035]圖3中Sp2和Cp構(gòu)成有源箝位電路,當(dāng)Spi關(guān)斷時(shí),漏感LP。向Spi寄生電容續(xù)流,Sp1電壓隨寄生電容充電而上升,當(dāng)Sp1完全截止后,漏感LP。電流通過(guò)二極管Dp2向Cp充電,稍后Sp2開(kāi)通,Sp2開(kāi)通時(shí),電壓為零,因此實(shí)現(xiàn)零電壓開(kāi)關(guān)(Zero Voltage Switching,簡(jiǎn)稱(chēng)ZVS)開(kāi)通。當(dāng)副邊繞組續(xù)流結(jié)束,電容Cp與原邊電感Lp和原邊漏感LP。諧振,電容Cp中的能量向電感轉(zhuǎn)移,當(dāng)下個(gè)周期來(lái)臨時(shí),Sp2先關(guān)斷,原邊電感Lp和原邊漏感LP。電流通過(guò)Spi體二極管續(xù)流,電感能量向輸入源回饋,此時(shí)Spi開(kāi)通,實(shí)現(xiàn)ZVS開(kāi)通,開(kāi)通損耗很小。有源箝位技術(shù)可以是Spi和Sp2同時(shí)實(shí)現(xiàn)ZVS開(kāi)關(guān),使開(kāi)關(guān)損耗大大下降,極大的提高電路的效率。
      [0036]實(shí)施例四
      [0037]圖4為本發(fā)明實(shí)施例四提供的反激變換器原邊電路的電路圖,如圖4所示,該原邊電路是有源箝位電路,包括原邊繞組Np、原邊電感LP、原邊漏感LP。、開(kāi)關(guān)管(SP1, Sp2)>電容CP、整流管(DP1、DP2)以及電阻R,該開(kāi)關(guān)管Sp2與整流管Dp2并聯(lián)后與電容Cp串聯(lián)組成有源箝位電路,該開(kāi)關(guān)管Spi與整流管Dpi并聯(lián)后與電阻R串聯(lián),再與該有源箝位電路并聯(lián)后依次與該原邊繞組NP、原邊電感LP、原邊漏感LP。以及輸入電壓Vin串聯(lián)。
      [0038]實(shí)施例四提供的的反激變換器原邊電路中電容Cp連接到Vin的負(fù)端,相比圖3連接到Vin的正端,其電路的工作原理相同,然而,圖4中電容Cp比圖3中電容Cp要多承受一個(gè)輸入電壓,因而,圖4中電容Cp的耐壓要求比圖3中電容Cp要高出許多。
      [0039]實(shí)施例五
      [0040]本發(fā)明實(shí)施例五提供的反激變換器在上述任意實(shí)施例的基礎(chǔ)上,該開(kāi)關(guān)管和整流管至少是下述一種類(lèi)型:三極管、P溝道或N溝道的金屬氧化物場(chǎng)效應(yīng)晶體管(Metal OxideSemiconductor Field Effect Transistor,簡(jiǎn)稱(chēng) MOSFET)或者 P 溝道或 N 溝道的絕緣柵雙極型晶體管(Insulated Gate Bipolar Transistor,簡(jiǎn)稱(chēng) IGBT)類(lèi)型。[0041]實(shí)施六
      [0042]圖5為本發(fā)明實(shí)施例六提供的反激變換器的電路圖。如圖5所示,該反激變換器的原邊電路采用圖4所示的原邊電路,副邊電路采用的是采用圖2所示的副邊電路。其具體結(jié)構(gòu)和工作原理與圖2和圖4相同,在此不再贅述。
      [0043]本實(shí)施例提供的反激變換器采用在原邊電路中使用有源箝位技術(shù),實(shí)現(xiàn)開(kāi)關(guān)功率管ZVS開(kāi)關(guān),減小開(kāi)關(guān)損耗,同時(shí)將原邊漏感能量回饋至輸入源,減小原邊漏感能量損耗,有效提升電路效率。本實(shí)施例還通過(guò)在副邊電路中使用磁集成匹配電感,有效抑制各輸出支路間的交叉調(diào)整問(wèn)題。
      [0044]需要說(shuō)明的是,本發(fā)明提供的反激變換器并不限于此,可以采用上述任意實(shí)施例提供的原邊電路和副邊電路進(jìn)行組合,比如原邊電路采用圖3所示的原邊電路,副邊電路采用的是采用圖1所示的副邊電路。
      [0045]實(shí)施例七
      [0046]圖6為本發(fā)明實(shí)施例七提供的供電系統(tǒng)的結(jié)構(gòu)示意圖。如圖6所示,本發(fā)明實(shí)施例提供的供電系統(tǒng)2包括:電源21、負(fù)載22,以及反激變換器I。所述反激變換器I可以采用本發(fā)明任意實(shí)施例所述的反激變換器。請(qǐng)參見(jiàn)圖1-圖6,所述電源21輸出的功率經(jīng)所述反激變換器I變換后輸出至所述負(fù)載22,所述反激變換器I包括原邊電路和副邊電路,其中,所述副邊電路至少包括兩路輸出電路,其中每路輸出電路包括第一副邊繞組(Ns)、第二副邊繞組(Ls)、副邊繞組輸出漏感(Ls。)、串聯(lián)電感(L)、整流管(Ds)、輸出電容(Cs)以及電阻汍),所述每路輸出電路中第一副邊繞組(Ns)、第二副邊繞組(Ls)、副邊繞組輸出漏感(Ls。)、串聯(lián)電感(L)、整流管(Ds)與輸出電容(Cs)串聯(lián),所述輸出電容(Cs)與所述電阻(?)并聯(lián),所述電阻(?) 一端連接輸出電壓(V。),所述電阻(?)另一端接地,所述每路輸出電路之間的串聯(lián)電感(L)為磁集成結(jié)構(gòu)。
      [0047]進(jìn)一步,若存在兩路輸出電路的輸出電壓(V。)共地,且所述兩路輸出電路中第一路輸出電路的輸出電壓(V。)高于第二路輸出電路的輸出電壓(V。),則將所述第一路輸出電路的第一副邊繞組(Ns)負(fù)端連接至所述第二路輸出電路的整流管(Ds)的陰極,以使用直流疊加技術(shù)省去所述第一路輸出電路的串聯(lián)電感(L)。
      [0048]可選的,所述原邊電路是有源箝位電路,包括原邊繞組(Np)、原邊電感(LP)、原邊漏感(LP。)、開(kāi)關(guān)管(SP1,SP2)、電容(CP)、整流管(DP1、DP2)以及電阻(R),所述開(kāi)關(guān)管(Sp2)與整流管(Dp2)并聯(lián)后與電容(Cp)串聯(lián)組成有源箝位電路,所述原邊繞組(NP)、原邊電感(Lp)以及原邊漏感(Lp。)串聯(lián)再與所述有源箝位電路并聯(lián)后,一端接入輸入電壓(Vin),一端依次與所述開(kāi)關(guān)管(Spi)與整流管(Dpi)并聯(lián)后的電路以及電阻(R)串聯(lián)。
      [0049]可選的,所述原邊電路是有源箝位電路,包括原邊繞組(Np)、原邊電感(LP)、原邊漏感(LP。)、開(kāi)關(guān)管(SP1,SP2)、電容(CP)、整流管(DP1、DP2)以及電阻(R),所述開(kāi)關(guān)管(Sp2)與整流管(Dp2)并聯(lián)后與電容(Cp)串聯(lián) 組成有源箝位電路,所述開(kāi)關(guān)管(Spi)與整流管(Dpi)并聯(lián)后與電阻(R)串聯(lián),再與所述有源箝位電路并聯(lián)后依次與所述原邊繞組(NP)、原邊電感(LP)、原邊漏感(LP。)以及輸入電壓(Vin)串聯(lián)。
      [0050]可選的,所述開(kāi)關(guān)管和整流管至少是下述一種類(lèi)型:三極管、金屬氧化物場(chǎng)效應(yīng)晶體管MOSFET、或者絕緣柵雙極型晶體管IGBT。
      [0051]本發(fā)明實(shí)施例提供的供電系統(tǒng)2,通過(guò)反激變換器I將每路輸出電路之間的串聯(lián)電感設(shè)置為磁集成結(jié)構(gòu),由于磁集成結(jié)構(gòu)的電感匹配精度要求比獨(dú)立電感低,可以很方便的實(shí)現(xiàn)多繞組間的匹配,無(wú)需苛刻的變壓器漏感控制繞制工藝,減小了電感匹配的難度,降低了電感設(shè)計(jì)和制造的難度,實(shí)現(xiàn)有效抑制反激變換器的輸出交叉調(diào)整。
      [0052]本領(lǐng)域普通技術(shù)人員可以理解:實(shí)現(xiàn)上述各方法實(shí)施例的全部或部分步驟可以通過(guò)程序指令相關(guān)的硬件來(lái)完成。前述的程序可以存儲(chǔ)于一計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中。該程序在執(zhí)行時(shí),執(zhí)行包括上述各方法實(shí)施例的步驟;而前述的存儲(chǔ)介質(zhì)包括:R0M、RAM、磁碟或者光盤(pán)等各種可以存儲(chǔ)程序代碼的介質(zhì)。
      [0053]最后應(yīng)說(shuō)明的是:以上各實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案,而非對(duì)其限制;盡管參照前述各實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明,本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改,或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換;而這些修改或者替換,并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。
      【權(quán)利要求】
      1.一種反激變換器,包括原邊電路和副邊電路,其特征在于,所述副邊電路至少包括兩路輸出電路,其中每路輸出電路包括第一副邊繞組(Ns)、第二副邊繞組(Ls)、副邊繞組輸出漏感(Ls。)、串聯(lián)電感(L)、整流管(Ds)、輸出電容(Cs)以及電阻(?),所述每路輸出電路中第一副邊繞組(Ns)、第二副邊繞組(Ls)、副邊繞組輸出漏感(Ls。)、串聯(lián)電感(L)、整流管(Ds)與輸出電容(Cs)串聯(lián),所述輸出電容(Cs)與所述電阻(?)并聯(lián),所述電阻(?) 一端連接輸出電壓(V。),所述電阻(?)另一端接地,所述每路輸出電路之間的串聯(lián)電感(L)為磁集成結(jié)構(gòu)。
      2.根據(jù)權(quán)利要求1所述的反激變換器,其特征在于,若存在兩路輸出電路的輸出電壓(V0)共地,且所述兩路輸出電路中第一路輸出電路的輸出電壓(V。)高于第二路輸出電路的輸出電壓(V。),則將所述第一路輸出電路的第一副邊繞組(Ns)負(fù)端連接至所述第二路輸出電路的整流管(Ds)的陰極,以使用直流疊加技術(shù)省去所述第一路輸出電路的串聯(lián)電感(L)。
      3.根據(jù)權(quán)利要求1或2所述的反激變換器,其特征在于,所述原邊電路是有源箝位電路,包括原邊繞組(NP)、原邊電感(LP)、原邊漏感(LP。)、開(kāi)關(guān)管(SP1,SP2)、電容(CP)、整流管(DP1、DP2)以及電阻(R),所述開(kāi)關(guān)管(Sp2)與整流管(Dp2)并聯(lián)后與電容(Cp)串聯(lián)組成有源箝位電路,所述原邊繞組(NP)、原邊電感(Lp)以及原邊漏感(LP。)串聯(lián)再與所述有源箝位電路并聯(lián)后,一端接入輸入電壓(Vin),一端依次與所述開(kāi)關(guān)管(Spi)與整流管(Dpi)并聯(lián)后的電路以及電阻(R)串聯(lián)。
      4.根據(jù)權(quán)利要求1或2所述的反激變換器,其特征在于,所述原邊電路是有源箝位電路,包括原邊繞組(NP)、原邊電感(LP)、原邊漏感(LP。)、開(kāi)關(guān)管(SP1,SP2)、電容(CP)、整流管(DP1、DP2)以及電阻(R),所述開(kāi)關(guān)管(Sp2)與整流管(Dp2)并聯(lián)后與電容(Cp)串聯(lián)組成有源箝位電路,所述開(kāi)關(guān)管(Spi)與整流管(Dpi)并聯(lián)后與電阻(R)串聯(lián),再與所述有源箝位電路并聯(lián)后依次與所述原邊繞組(NP)、原邊電感(LP)、原邊漏感(LP。)以及輸入電壓(Vin)串聯(lián)。
      5.根據(jù)權(quán)利要求1-4任一項(xiàng)所述的反激變換器,其特征在于,所述開(kāi)關(guān)管和整流管至少是下述一種類(lèi)型:三極管、金屬氧化物場(chǎng)效應(yīng)晶體管MOSFET、或者絕緣柵雙極型晶體管IGBT。
      6.一種供電系統(tǒng),包括電源、負(fù)載以及如權(quán)利要求1-5任一項(xiàng)所述的反激變換器,所述電源輸出的功率經(jīng)所述反激變換器變換后輸出至所述負(fù)載,所述反激變換器包括原邊電路和副邊電路,其特征在于,所述副邊電路至少包括兩路輸出電路,其中每路輸出電路包括第一副邊繞組(Ns)、第二副邊繞組(Ls)、副邊繞組輸出漏感(Ls。)、串聯(lián)電感(L)、整流管(Ds)、輸出電容(Cs)以及電阻汍),所述每路輸出電路中第一副邊繞組(Ns)、第二副邊繞組(Ls)、副邊繞組輸出漏感(Ls。)、串聯(lián)電感(L)、整流管(Ds)與輸出電容(Cs)串聯(lián),所述輸出電容(Cs)與所述電阻(?)并聯(lián),所述電阻(?) 一端連接輸出電壓(V。),所述電阻(?)另一端接地,所述每路輸出電路之間的串聯(lián)電感(L)為磁集成結(jié)構(gòu)。
      7.根據(jù)權(quán)利要求6所述的供電系統(tǒng),其特征在于,若存在兩路輸出電路的輸出電壓(V0)共地,且所述兩路輸出電路中第一路輸出電路的輸出電壓(V。)高于第二路輸出電路的輸出電壓(V。),則將所述第一路輸出電路的第一副邊繞組(Ns)負(fù)端連接至所述第二路輸出電路的整流管(Ds)的陰極,以使用直流疊加技術(shù)省去所述第一路輸出電路的串聯(lián)電感(L)。
      8.根據(jù)權(quán)利要求6或7所述的供電系統(tǒng),其特征在于,所述原邊電路是有源箝位電路,包括原邊繞組(NP)、原邊電感(LP)、原邊漏感(LP。)、開(kāi)關(guān)管(SP1,SP2)、電容(CP)、整流管(DP1、DP2)以及電阻(R),所述開(kāi)關(guān)管(Sp2)與整流管(Dp2)并聯(lián)后與電容(Cp)串聯(lián)組成有源箝位電路,所述原邊繞組(NP)、原邊電感(Lp)以及原邊漏感(LP。)串聯(lián)再與所述有源箝位電路并聯(lián)后,一端接入輸入電壓(Vin),一端依次與所述開(kāi)關(guān)管(Spi)與整流管(Dpi)并聯(lián)后的電路以及電阻(R)串聯(lián)。
      9.根據(jù)權(quán)利要求6或7所述的供電系統(tǒng),其特征在于,所述原邊電路是有源箝位電路,包括原邊繞組(NP)、原邊電感(LP)、原邊漏感(LP。)、開(kāi)關(guān)管(SP1,SP2)、電容(CP)、整流管(DP1、DP2)以及電阻(R),所述開(kāi)關(guān)管(Sp2)與整流管(Dp2)并聯(lián)后與電容(Cp)串聯(lián)組成有源箝位電路,所述開(kāi)關(guān)管(Spi)與整流管(Dpi)并聯(lián)后與電阻(R)串聯(lián),再與所述有源箝位電路并聯(lián)后依次與所述原邊繞組(NP)、原邊電感(LP)、原邊漏感(LP。)以及輸入電壓(Vin)串聯(lián)。
      10.根據(jù)權(quán)利要求6-9任一項(xiàng)所述的供電系統(tǒng),其特征在于,所述開(kāi)關(guān)管和整流管至少是下述一種類(lèi)型:三 極管、金屬氧化物場(chǎng)效應(yīng)晶體管MOSFET、或者絕緣柵雙極型晶體管IGBT。
      【文檔編號(hào)】H02M3/335GK103795261SQ201410056453
      【公開(kāi)日】2014年5月14日 申請(qǐng)日期:2014年2月19日 優(yōu)先權(quán)日:2014年2月19日
      【發(fā)明者】胡智倫, 郭文康 申請(qǐng)人:華為技術(shù)有限公司
      網(wǎng)友詢問(wèn)留言 已有0條留言
      • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1