半導(dǎo)體集成電路及其動(dòng)作方法
【專利摘要】一種半導(dǎo)體集成電路及其動(dòng)作方法，降低在電源供給電路執(zhí)行對(duì)主電源的電源電壓和來(lái)自輔助電源的備份電源電壓的選擇時(shí)的電壓下降，減輕輔助電源的功耗。半導(dǎo)體集成電路的電源供給電路具備測(cè)量電路、開(kāi)關(guān)控制電路和開(kāi)關(guān)電路，開(kāi)關(guān)電路包括：第1開(kāi)關(guān)元件，連接于被供給主電源電壓(VM)的第1輸入端子與輸出端子之間；第2開(kāi)關(guān)元件，連接于被供給輔助電源電壓(VB)的第2輸入端子與輸出端子之間。測(cè)量電路通過(guò)第1輸入端子的主電源電壓而動(dòng)作，將(VM)和(VB)進(jìn)行比較。在(VM)是比(VB)低的電壓的情況下，響應(yīng)測(cè)量電路的判定信號(hào)(SD)，開(kāi)關(guān)控制電路將開(kāi)關(guān)電路的第1開(kāi)關(guān)元件和第2開(kāi)關(guān)元件分別控制為截止?fàn)顟B(tài)和導(dǎo)通狀態(tài)。
【專利說(shuō)明】半導(dǎo)體集成電路及其動(dòng)作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及具備電源供給電路的半導(dǎo)體集成電路及其動(dòng)作方法，尤其涉及對(duì)以下情況有效的技術(shù)，即降低在電源供給電路執(zhí)行對(duì)主電源的電源電壓和來(lái)自輔助電源的備份電源電壓的選擇時(shí)的電壓下降，并且減輕輔助電源的功耗。
【背景技術(shù)】
[0002]過(guò)去公知有這樣的技術(shù):為了在用于向電子設(shè)備供給電源的主電源的電源電壓下降時(shí)也能夠維持對(duì)電子設(shè)備的電源供給，將來(lái)自輔助電源的備份電源電壓供給電子設(shè)備。
[0003]在下述專利文獻(xiàn)I中記載了將汽車的電池即主電源的電源電壓通過(guò)第I防止逆流二極管供給電子設(shè)備，將來(lái)自輔助電池即輔助電源的備份電源電壓通過(guò)第2防止逆流二極管供給電子設(shè)備。第I防止逆流二極管的陽(yáng)極被供給汽車的電池即主電源的電源電壓，第2防止逆流二極管的陽(yáng)極被供給來(lái)自輔助電池即輔助電源的備份電源電壓，第I防止逆流二極管的陰極和第2防止逆流二極管的陰極被共同連接，而且還連接電子設(shè)備。
[0004]在下述專利文獻(xiàn)2中記載了將AC適配器即主電源的電源電壓通過(guò)防止逆流二極管和電源開(kāi)關(guān)供給到DC-DC轉(zhuǎn)換器和負(fù)載，將來(lái)自二次電池即輔助電源的備份電源電壓通過(guò)MOS晶體管和電源開(kāi)關(guān)供給到DC-DC轉(zhuǎn)換器和負(fù)載。由于充電電路連接在AC適配器即主電源和輔助電源之間，因而輔助電源的二次電池通過(guò)充電電路被充電。MOS晶體管的柵極與比較器的輸出端子連接，通過(guò)兩個(gè)分壓電阻器將主電源的電源電壓分壓后的電壓被供給比較器的非反轉(zhuǎn)輸出端子。另外，通過(guò)通過(guò)防止逆流二極管和電源開(kāi)關(guān)供給到DC-DC轉(zhuǎn)換器和負(fù)載的供給電源電壓，在由電阻器和穩(wěn)壓二極管構(gòu)成的基準(zhǔn)電壓電路中生成的基準(zhǔn)電壓，供給到比較器的反轉(zhuǎn)輸出端子。因此，在AC適配器被從交流電源切斷時(shí)，防止逆流二極管成為截止?fàn)顟B(tài)，基于兩個(gè)分壓電阻器的分壓電壓成為比基準(zhǔn)電壓電路的基準(zhǔn)電壓低的電平，因而MOS晶體管成為導(dǎo)通狀態(tài)。其結(jié)果是，從二次電池通過(guò)MOS晶體管的漏極源極電流路徑向DC-DC轉(zhuǎn)換器和負(fù)載供給直流電壓。
[0005]【現(xiàn)有技術(shù)文獻(xiàn)】
[0006]【專利文獻(xiàn)】
[0007]【專利文獻(xiàn)I】日本特開(kāi)平11- 252825號(hào)公報(bào)
[0008]【專利文獻(xiàn)2】日本特開(kāi)平5- 276688號(hào)公報(bào)
【發(fā)明內(nèi)容】
[0009]本
【發(fā)明者】在本發(fā)明前進(jìn)行了電源供給電路的研發(fā)，該電源供給電路從半導(dǎo)體集成電路的外部有選擇地向半導(dǎo)體集成電路的內(nèi)部電路供給主電源的電源電壓和來(lái)自輔助電源的備份電源電壓。
[0010]在該電源供給電路的研發(fā)中，本
【發(fā)明者】對(duì)在上述【背景技術(shù)】中說(shuō)明的上述專利文獻(xiàn)I所記載的技術(shù)和上述專利文獻(xiàn)2所記載的技術(shù)進(jìn)行了研究。
[0011]在上述專利文獻(xiàn)I所記載的技術(shù)中，主電源的電源電壓通過(guò)第I防止逆流二極管供給到電子設(shè)備，來(lái)自輔助電源的備份電源電壓通過(guò)第2防止逆流二極管供給到電子設(shè)備。通過(guò)本
【發(fā)明者】先于本發(fā)明而進(jìn)行的研究，在通過(guò)硅的PN結(jié)來(lái)形成第I及第2防止逆流二極管的情況下，當(dāng)在第I及第2防止逆流二極管流過(guò)順時(shí)針?lè)较螂娏鲿r(shí)，在它們的兩端之間產(chǎn)生大致0.7V的較大的順時(shí)針?lè)较螂妷航礦F。因此，在將電壓大致為3.0V的鋰電池用作輔助電源的情況下，向負(fù)載供給下降至2.3( = 3.0-0.7)V的電壓，這種問(wèn)題已在本
【發(fā)明者】先于本發(fā)明而進(jìn)行的研究中得到明確。另外，在本
【發(fā)明者】先于本發(fā)明而進(jìn)行的研究中也對(duì)以下情況進(jìn)行了研究:使用通過(guò)金屬和半導(dǎo)體的接觸而形成的肖特基壁壘，將第I及第2防止逆流二極管與PN結(jié)二極管進(jìn)行比較，采用順時(shí)針?lè)较螂妷航礦f較低的肖特基屏蔽二極管(SBD)。但是，為了實(shí)現(xiàn)較低的順時(shí)針?lè)较螂妷航礦f，形成肖特基壁壘的屏蔽金屬需要采用特殊的金屬材料，因而內(nèi)置了包括第I及第2防止逆流二極管在內(nèi)的電源供給電路的半導(dǎo)體集成電路的制造工藝變復(fù)雜，存在半導(dǎo)體集成電路的制造成本升高的問(wèn)題。另外，肖特基屏蔽二極管在被施加逆向電壓時(shí)的泄露電流(逆向電流)比PN結(jié)二極管大，這種問(wèn)題也在本
【發(fā)明者】先于本發(fā)明而進(jìn)行的研究中得到明確。
[0012]在上述專利文獻(xiàn)2所記載的技術(shù)中，來(lái)自輔助電源的備份電源電壓通過(guò)MOS晶體管供給到DC-DC轉(zhuǎn)換器和負(fù)載。通過(guò)本
【發(fā)明者】先于本發(fā)明而進(jìn)行的研究，通過(guò)將MOS晶體管的元件尺寸設(shè)為較大的值，并設(shè)定足夠大的源極-柵極間電位差，能夠?qū)OS晶體管的漏極源極電流路徑的電壓降設(shè)定為大致約0.2V的較小的電壓。因此，在將電壓大致為3.0V的鋰電池用作輔助電源的情況下，能夠向負(fù)載供給2.8( = 3.0-0.2)V的足夠高的電壓。但是，在上述專利文獻(xiàn)2所記載的技術(shù)中，在AC適配器被從交流電源切斷的情況下，從二次電池通過(guò)MOS晶體管的漏極源極電流路徑持續(xù)向由電阻器和穩(wěn)壓二極管構(gòu)成的基準(zhǔn)電壓電路流過(guò)直流電流，因而作為輔助電源的二次電池的消耗比較大，這種問(wèn)題已在本
【發(fā)明者】先于本發(fā)明而進(jìn)行的研究中得到明確。另外，在上述專利文獻(xiàn)2所記載的技術(shù)中，也需要從二次電池供給比較器的動(dòng)作電源電壓，因而作為輔助電源的二次電池的消耗進(jìn)一步增大，這種問(wèn)題也已在本
【發(fā)明者】先于本發(fā)明而進(jìn)行的研究中得到明確。
[0013]下面說(shuō)明用于解決這種問(wèn)題的技術(shù)方案等，其它的問(wèn)題和新的特征能夠通過(guò)本說(shuō)明書(shū)的記述和附圖得到明確。
[0014]將在本申請(qǐng)中公開(kāi)的代表性的實(shí)施方式的概要簡(jiǎn)單說(shuō)明如下。
[0015]即，代表性的實(shí)施方式是包括電源供給電路(100)的半導(dǎo)體集成電路，該電源供給電路具有第I輸入端子、第2輸入端子和輸出端子(230)，本實(shí)施方式的特征在于:
[0016]對(duì)所述第I輸入端子供給主電源(210)的主電源電壓(VM)，對(duì)所述第2輸入端子供給輔助電源(220)的輔助電源電壓(VB)，從所述輸出端子(230)生成的輸出電源電壓(VOUT)供給到負(fù)載(300)。
[0017]所述電源供給電路(100)具備測(cè)量電路(110)、開(kāi)關(guān)控制電路(120)和開(kāi)關(guān)電路(130)。所述開(kāi)關(guān)電路(130)包括:第I開(kāi)關(guān)元件(M3m)，連接于所述第I輸入端子與所述輸出端子(230)之間；第2開(kāi)關(guān)元件(M3b)，連接于所述第2輸入端子與所述輸出端子(230)之間。所述測(cè)量電路(110)通過(guò)供給所述第I輸入端子的所述主電源電壓(VM)而動(dòng)作，將所述主電源電壓(VM)和所述輔助電源電壓(VB)進(jìn)行比較。所述開(kāi)關(guān)控制電路(120)響應(yīng)所述測(cè)量電路(110)的判定信號(hào)(SD)，控制所述開(kāi)關(guān)電路(130)的所述第I開(kāi)關(guān)元件(M3m)和所述第2開(kāi)關(guān)元件(M3b)。
[0018]在所述主電源電壓(VM)是比所述輔助電源電壓(VB)低的電壓的情況下，響應(yīng)所述測(cè)量電路(110)的判定信號(hào)(SD)，所述開(kāi)關(guān)電路(130)的所述第I開(kāi)關(guān)元件(M3m)和所述第2開(kāi)關(guān)元件(M3b)分別被控制為截止?fàn)顟B(tài)和導(dǎo)通狀態(tài)(參照?qǐng)D1)。
[0019]將通過(guò)在本申請(qǐng)中公開(kāi)的實(shí)施方式中的代表性的實(shí)施方式而得到的效果簡(jiǎn)單說(shuō)明如下。
[0020]S卩，通過(guò)本半導(dǎo)體集成電路(100)，能夠降低在電源供給電路執(zhí)行對(duì)主電源的電源電壓和來(lái)自輔助電源的備份電源電壓的選擇時(shí)的電壓下降，并且減輕輔助電源的功耗。
【專利附圖】
【附圖說(shuō)明】
[0021]圖1是表示具備實(shí)施方式I的電源供給電路100的電子裝置10的結(jié)構(gòu)的圖。
[0022]圖2是表示能夠在圖1所示的實(shí)施方式I的電源供給電路100的開(kāi)關(guān)(SW)電路130的P溝道第IMOS晶體管M3m和P溝道第2M0S晶體管M3b中防止逆流的狀態(tài)的圖。
[0023]圖3是表示能夠?qū)崿F(xiàn)防止逆流的元件的、圖1所示的實(shí)施方式I的電源供給電路100的開(kāi)關(guān)(SW)電路130的另一種結(jié)構(gòu)的圖。
[0024]圖4是表示能夠?qū)崿F(xiàn)防止逆流的元件的、圖1所示的實(shí)施方式I的電源供給電路100的開(kāi)關(guān)(SW)電路130的又另一種結(jié)構(gòu)的圖。
[0025]圖5是表示具備實(shí)施方式I的電源供給電路100的電子裝置10的另一種結(jié)構(gòu)的圖。
[0026]圖6是表示圖1和圖5所示的實(shí)施方式I的電源供給電路100中所包含的測(cè)量電路I1的比較器1101的結(jié)構(gòu)的圖。
[0027]圖7是用于說(shuō)明具備在圖1?圖6中說(shuō)明的實(shí)施方式I的電源供給電路100的電子裝置10的動(dòng)作的波形圖。
[0028]圖8是表示實(shí)施方式2的電源供給電路100的結(jié)構(gòu)的圖。
[0029]圖9是表示實(shí)施方式3的電源供給電路100的結(jié)構(gòu)的圖。
[0030]圖10是表示實(shí)施方式4的電源供給電路100的結(jié)構(gòu)的圖。
[0031]圖11是表示圖10所示的實(shí)施方式4的電平移位電路1104的第I輸入端子及第2輸入端子與第I輸出端子及第2輸出端子之間的信號(hào)傳遞電路的結(jié)構(gòu)的圖。
[0032]圖12是表示實(shí)施方式5的電源供給電路100的結(jié)構(gòu)的圖。
[0033]圖13是表示實(shí)施方式6的電源供給電路100的結(jié)構(gòu)的圖。
[0034]圖14是表示實(shí)施方式7的電源供給電路100的結(jié)構(gòu)的圖。
【具體實(shí)施方式】
[0035]1.實(shí)施方式的概要
[0036]首先，說(shuō)明在本申請(qǐng)中公開(kāi)的代表性的實(shí)施方式的概要。在關(guān)于代表性的實(shí)施方式的概要說(shuō)明中加注括弧來(lái)參照的附圖中的參照標(biāo)號(hào)，僅僅表示包含在帶有該標(biāo)號(hào)的構(gòu)成要素的概念中。
[0037][I]代表性的實(shí)施方式是包括電源供給電路(100)的半導(dǎo)體集成電路，該電源供給電路具有第I輸入端子和第2輸入端子和輸出端子(230)，本實(shí)施方式的特征在于:
[0038]來(lái)自主電源(210)的主電源電壓(VM)能夠供給到所述第I輸入端子，來(lái)自輔助電源(220)的輔助電源電壓(VB)能夠供給到所述第2輸入端子，從所述輸出端子(230)生成的輸出電源電壓(VOUT)能夠供給負(fù)載(300)，
[0039]所述電源供給電路(100)具備測(cè)量電路(110)、開(kāi)關(guān)控制電路(120)和開(kāi)關(guān)電路(130)，
[0040]所述開(kāi)關(guān)電路(130)包括--第I開(kāi)關(guān)元件(M3m)，連接于所述第I輸入端子與所述輸出端子(230)之間；第2開(kāi)關(guān)元件(M3b)，連接于所述第2輸入端子與所述輸出端子(230)之間，
[0041]所述測(cè)量電路(110)通過(guò)供給到所述第I輸入端子的所述主電源電壓(VM)而動(dòng)作，將供給到所述第I輸入端子的所述主電源電壓(VM)和供給到所述第2輸入端子的所述輔助電源電壓(VB)進(jìn)行比較，
[0042]所述開(kāi)關(guān)控制電路(120)響應(yīng)所述測(cè)量電路(110)的判定信號(hào)(SD)，控制所述開(kāi)關(guān)電路(130)的所述第I開(kāi)關(guān)元件(M3m)和所述第2開(kāi)關(guān)元件(M3b)，
[0043]在供給到所述第I輸入端子的所述主電源電壓(VM)是比供給到所述第2輸入端子的所述輔助電源電壓(VB)高的電壓的情況下，響應(yīng)所述測(cè)量電路(110)的判定信號(hào)(SD)，所述開(kāi)關(guān)電路(130)的所述第I開(kāi)關(guān)元件(M3m)和所述第2開(kāi)關(guān)元件(M3b)分別被控制為導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)，
[0044]在供給到所述第I輸入端子的所述主電源電壓(VM)是比供給到所述第2輸入端子的所述輔助電源電壓(VB)低的電壓的情況下，響應(yīng)所述測(cè)量電路(110)的判定信號(hào)(SD)，所述開(kāi)關(guān)電路(130)的所述第I開(kāi)關(guān)元件(M3m)和所述第2開(kāi)關(guān)元件(M3b)分別被控制為截止?fàn)顟B(tài)和導(dǎo)通狀態(tài)(參照?qǐng)D1)。
[0045]通過(guò)所述實(shí)施方式，能夠降低在電源供給電路執(zhí)行對(duì)主電源的電源電壓和來(lái)自輔助電源的備份電源電壓的選擇時(shí)的電壓下降，并且減輕輔助電源的功耗。
[0046]在優(yōu)選的實(shí)施方式中，其特征在于，所述測(cè)量電路(110)包括比較器(1101)，該比較器通過(guò)供給到所述第I輸入端子的所述主電源電壓(VM)而動(dòng)作，將供給到所述第I輸入端子的所述主電源電壓(VM)和供給到所述第2輸入端子的所述輔助電源電壓(VB)進(jìn)行比較，
[0047]所述測(cè)量電路(110)的所述判定信號(hào)(SD)是從所述比較器(1101)的輸出端子生成的(參照?qǐng)D1)。
[0048]在另一個(gè)優(yōu)選的實(shí)施方式中，其特征在于，所述開(kāi)關(guān)電路(130)的連接于所述第I輸入端子與所述輸出端子(230)之間的所述第I開(kāi)關(guān)元件(M3m)，采用防止從所述輸出端子(230)向所述第I輸入端子的逆流的結(jié)構(gòu)，
[0049]所述開(kāi)關(guān)電路(130)的連接于所述第2輸入端子與所述輸出端子(230)之間的所述第2開(kāi)關(guān)元件(M3b)，采用防止從所述輸出端子(230)向所述第2輸入端子的逆流的結(jié)構(gòu)(參照?qǐng)D1、圖2、圖3、圖4)。
[0050]在又另一個(gè)優(yōu)選的實(shí)施方式中，其特征在于，所述開(kāi)關(guān)電路(130)的所述第I開(kāi)關(guān)元件和所述第2開(kāi)關(guān)元件分別包括第IMOS晶體管(M3m)和第2M0S晶體管(M3b)，
[0051]防止從所述輸出端子向所述第I輸入端子的逆流的所述結(jié)構(gòu)以及防止從所述輸出端子向所述第2輸入端子的逆流的所述結(jié)構(gòu)，分別包括所述第IMOS晶體管的漏極與基板之間的寄生二極管、和所述第2M0S晶體管的漏極與基板之間的寄生二極管(參照?qǐng)D2、圖3、圖 4)。
[0052]在又另一個(gè)優(yōu)選的實(shí)施方式中，其特征在于，被供給從所述電源供給電路(100)的所述輸出端子(230)生成的所述輸出電源電壓(VOUT)的所述負(fù)載(300)，包括內(nèi)核電路(310、320、330)，
[0053]在供給到所述第I輸入端子的所述主電源電壓(VM)是比供給到所述第2輸入端子的所述輔助電源電壓(VB)低的電壓的情況下，通過(guò)響應(yīng)所述測(cè)量電路(110)的判定信號(hào)(SD)而從所述電源供給電路(100)供給到所述負(fù)載(300)的負(fù)載控制信號(hào)(LC)，將所述內(nèi)核電路控制為低功耗模式(參照?qǐng)D5)。
[0054]在又另一個(gè)優(yōu)選的實(shí)施方式中，其特征在于，所述開(kāi)關(guān)控制電路(120)包括:第I反相器(B21)，其向輸入端子供給所述測(cè)量電路(110)的判定信號(hào)(SD);第2反相器(B22)，其向輸入端子供給所述第I反相器的輸出信號(hào)，
[0055]所述開(kāi)關(guān)電路(130)的所述第I開(kāi)關(guān)元件的所述第IMOS晶體管(M3m)和所述第2開(kāi)關(guān)元件的所述第2M0S晶體管(M3b)是P溝道MOS晶體管，
[0056]所述開(kāi)關(guān)電路的所述第IMOS晶體管的柵極和所述第2M0S晶體管的柵極，分別通過(guò)所述開(kāi)關(guān)控制電路的所述第I反相器的所述輸出信號(hào)和所述第2反相器的所述輸出信號(hào)進(jìn)行驅(qū)動(dòng)(參照?qǐng)D1、圖5、圖8、圖9、圖10、圖12、圖13、圖14)。
[0057]在又另一個(gè)優(yōu)選的實(shí)施方式中，其特征在于，響應(yīng)供給到所述第I輸入端子的所述主電源電壓降低至比所述比較器的動(dòng)作下限電壓(VMMin)低的電壓的情況，所述開(kāi)關(guān)控制電路將所述開(kāi)關(guān)電路的所述第I開(kāi)關(guān)元件和所述第2開(kāi)關(guān)元件分別被控制為截止?fàn)顟B(tài)和導(dǎo)通狀態(tài)(參照?qǐng)D8、圖9、圖10、圖12、圖13)。
[0058]在又另一個(gè)優(yōu)選的實(shí)施方式中，其特征在于，所述開(kāi)關(guān)控制電路(120)還包括N溝道控制MOS晶體管(M23)，其漏極源極電流路徑連接于所述第I反相器和基準(zhǔn)電位(GND)之間，
[0059]響應(yīng)供給到所述第I輸入端子的所述主電源電壓降低至比所述比較器的所述動(dòng)作下限電壓低的電壓的情況，所述N溝道控制MOS晶體管(M23)被控制為截止?fàn)顟B(tài)，所述開(kāi)關(guān)電路的所述第I開(kāi)關(guān)元件和所述第2開(kāi)關(guān)元件分別被控制為截止?fàn)顟B(tài)和導(dǎo)通狀態(tài)(參照?qǐng)D8、圖12、圖13)。
[0060]在又另一個(gè)優(yōu)選的實(shí)施方式中，其特征在于，所述測(cè)量電路(110)還包括另一個(gè)比較器(1102)，該比較器通過(guò)供給到所述第I輸入端子的所述主電源電壓(VM)而動(dòng)作，并檢測(cè)供給到所述第I輸入端子的所述主電源電壓降低至比所述比較器的動(dòng)作下限電壓(VMMin)低的電壓的情況，
[0061]所述開(kāi)關(guān)控制電路(120)還包括具有第I輸入端子和第2輸入端子和輸出端子的二輸入與門(mén)(二輸入AND門(mén))(A21)，
[0062]所述測(cè)量電路(110)的所述比較器(1101)的輸出信號(hào)和另一個(gè)比較器(1102)的輸出信號(hào)，分別供給到所述開(kāi)關(guān)控制電路(120)的所述二輸入與門(mén)(A21)的所述第I輸入端子和所述第2輸入端子，
[0063]所述開(kāi)關(guān)控制電路(120)的所述二輸入與門(mén)(A21)的所述輸出端子，與所述第I反相器(B21)的所述輸入端子連接(參照?qǐng)D9、圖10、圖12、圖13)。
[0064]在具體的實(shí)施方式中，其特征在于，所述電源供給電路(100)還包括連接于所述測(cè)量電路(110)和所述開(kāi)關(guān)控制電路(120)之間的電平移位電路(1104)，
[0065]將供給到所述電源供給電路(100)的所述第I輸入端子的所述主電源電壓(VM)和從所述電源供給電路(100)的所述輸出端子(230)生成的所述輸出電源電壓~0爪)，作為電源電壓供給到所述電平移位電路(1104)，
[0066]將所述測(cè)量電路(110)的所述比較器(1101)的所述輸出信號(hào)和所述另一個(gè)比較器(1102)的所述輸出信號(hào)，分別供給到所述電平移位電路(1104)的第I輸入端子和第2輸入端子，
[0067]所述電平移位電路(1104)的第I輸出端子和第2輸出端子，分別與所述開(kāi)關(guān)控制電路(120)的所述二輸入與門(mén)(A21)的所述第I輸入端子和所述第2輸入端子連接，
[0068]所述電平移位電路具有如下功能:將分別供給到所述電平移位電路的所述第I輸入端子和所述第2輸入端子的高電平的輸入信號(hào)，轉(zhuǎn)換為在所述電平移位電路的所述第I輸出端子和所述第2輸出端子分別生成的高電平的電平移位輸出信號(hào)，
[0069]分別供給到所述電平移位電路的所述第I輸入端子和所述第2輸入端子的高電平的所述輸入信號(hào)，具有供給到所述第I輸入端子的所述主電源電壓的電壓電平，
[0070]在所述電平移位電路的所述第I輸出端子和所述第2輸出端子分別生成的高電平的所述電平移位輸出信號(hào)，具有從所述電源供給電路(100)的所述輸出端子(230)生成的所述輸出電源電壓(VOUT)的電壓電平(參照?qǐng)D10、圖11、圖13)。
[0071]在另一個(gè)具體的實(shí)施方式中，其特征在于，所述測(cè)量電路(110)還包括:分壓電路(R11、R12、R13)，生成供給到所述第I輸入端子的所述主電源電壓的分壓電壓；基準(zhǔn)電壓生成電路(1103)，生成預(yù)定的比較基準(zhǔn)電壓，
[0072]所述另一個(gè)比較器(1102)通過(guò)將由所述分壓電路生成的所述分壓電壓與由所述基準(zhǔn)電壓生成電路生成的所述預(yù)定的比較基準(zhǔn)電壓進(jìn)行比較，檢測(cè)供給到所述第I輸入端子的所述主電源電壓降低至比所述比較器(1101)的所述動(dòng)作下限電壓(VMMin)低的電壓的情況(參照?qǐng)D9、圖10、圖12、圖13)。
[0073]在另一個(gè)具體的實(shí)施方式中，其特征在于，所述電源供給電路(100)還包括連接于所述測(cè)量電路(110)和所述開(kāi)關(guān)控制電路(120)之間的電平移位電路(1104)，
[0074]將供給到所述電源供給電路(100)的所述第I輸入端子的所述主電源電壓(VM)和從所述電源供給電路(100)的所述輸出端子(230)生成的所述輸出電源電壓~0爪)，作為電源電壓供給到所述電平移位電路(1104)，
[0075]將所述測(cè)量電路(110)的所述比較器(1101)的所述輸出信號(hào)，供給到所述電平移位電路(1104)的第I輸入端子，
[0076]所述電平移位電路(1104)的第I輸出端子，與所述開(kāi)關(guān)控制電路(120)的所述第I反相器(B21)的所述輸入端子連接，
[0077]所述電平移位電路具有如下功能:將供給到所述電平移位電路的所述第I輸入端子的高電平的輸入信號(hào)，轉(zhuǎn)換為在所述電平移位電路的所述第I輸出端子生成的高電平的電平移位輸出信號(hào)，
[0078]供給到所述電平移位電路的所述第I輸入端子的高電平的所述輸入信號(hào)，具有供給到所述第I輸入端子的所述主電源電壓的電壓電平。
[0079]在所述電平移位電路的所述第I輸出端子生成的高電平的所述電平移位輸出信號(hào)，具有從所述電源供給電路(100)的所述輸出端子(230)生成的所述輸出電源電壓(VOUT)的電壓電平(參照?qǐng)D14)。
[0080]在又另一個(gè)具體的實(shí)施方式中，其特征在于，所述負(fù)載(300)是包括內(nèi)核電路(310,320,330)的半導(dǎo)體集成電路，
[0081]包括所述電源供給電路(100)的所述半導(dǎo)體集成電路和包括所述負(fù)載(300)的所述內(nèi)核電路的半導(dǎo)體集成電路是相同的半導(dǎo)體芯片。
[0082]在最具體的實(shí)施方式中，其特征在于，所述負(fù)載(300)是包括內(nèi)核電路(310、320、330)的半導(dǎo)體集成電路，
[0083]包括所述電源供給電路(100)的所述半導(dǎo)體集成電路和包括所述負(fù)載(300)的所述內(nèi)核電路的半導(dǎo)體集成電路分別是不同的半導(dǎo)體芯片。
[0084][2]另一個(gè)方面的代表性的實(shí)施方式是半導(dǎo)體集成電路的動(dòng)作方法，該半導(dǎo)體集成電路包括具有第I輸入端子和第2輸入端子和輸出端子(230)的電源供給電路(100)，本實(shí)施方式的特征在于:
[0085]來(lái)自主電源(210)的主電源電壓(VM)能夠供給到所述第I輸入端子，來(lái)自輔助電源(220)的輔助電源電壓(VB)能夠供給到所述第2輸入端子，從所述輸出端子(230)生成的輸出電源電壓(VOUT)能夠供給負(fù)載(300)，
[0086]所述電源供給電路(100)具備測(cè)量電路(110)、開(kāi)關(guān)控制電路(120)和開(kāi)關(guān)電路
(130)，
[0087]所述開(kāi)關(guān)電路(130)包括--第I開(kāi)關(guān)元件(M3m)，連接于所述第I輸入端子與所述輸出端子(230)之間；第2開(kāi)關(guān)元件(M3b)，連接于所述第2輸入端子與所述輸出端子(230)之間，
[0088]所述測(cè)量電路(110)通過(guò)供給到所述第I輸入端子的所述主電源電壓(VM)而動(dòng)作，將供給到所述第I輸入端子的所述主電源電壓(VM)和供給到所述第2輸入端子的所述輔助電源電壓(VB)進(jìn)行比較，
[0089]所述開(kāi)關(guān)控制電路(120)響應(yīng)所述測(cè)量電路(110)的判定信號(hào)(SD)，控制所述開(kāi)關(guān)電路(130)的所述第I開(kāi)關(guān)元件(M3m)和所述第2開(kāi)關(guān)元件(M3b)，
[0090]在供給到所述第I輸入端子的所述主電源電壓(VM)是比供給到所述第2輸入端子的所述輔助電源電壓(VB)高的電壓的情況下，響應(yīng)所述測(cè)量電路(110)的判定信號(hào)(SD)，所述開(kāi)關(guān)電路(130)的所述第I開(kāi)關(guān)元件(M3m)和所述第2開(kāi)關(guān)元件(M3b)分別被控制為導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)，
[0091]在供給到所述第I輸入端子的所述主電源電壓(VM)是比供給到所述第2輸入端子的所述輔助電源電壓(VB)低的電壓的情況下，響應(yīng)所述測(cè)量電路(110)的判定信號(hào)(SD)，所述開(kāi)關(guān)電路(130)的所述第I開(kāi)關(guān)元件(M3m)和所述第2開(kāi)關(guān)元件(M3b)分別被控制為截止?fàn)顟B(tài)和導(dǎo)通狀態(tài)(參照?qǐng)D1)。
[0092]通過(guò)所述實(shí)施方式，能夠降低在電源供給電路執(zhí)行對(duì)主電源的電源電壓和來(lái)自輔助電源的備份電源電壓的選擇時(shí)的電壓下降，并且減輕輔助電源的功耗。
[0093]2.實(shí)施方式的具體情況
[0094]下面更詳細(xì)地說(shuō)明實(shí)施方式。另外，在用于說(shuō)明實(shí)施發(fā)明用的最佳方式的所有附圖中，對(duì)具有與前述的附圖相同的功能的部件標(biāo)注相同的標(biāo)號(hào)，并省略其重復(fù)說(shuō)明。
[0095][實(shí)施方式I]
[0096]《電子裝置的結(jié)構(gòu)》
[0097]圖1是表示具備實(shí)施方式I的電源供給電路100的電子裝置10的結(jié)構(gòu)的圖。
[0098]如圖1所示，實(shí)施方式I的電子裝置10由主電源(VM) 210、輔助電源(VB) 220、基準(zhǔn)電源(GND) 200、電源供給電路100和負(fù)載電路300構(gòu)成。
[0099]主電源(VM) 210例如是將通過(guò)商用電源和AC適配器和整流平滑電路和DC-DC轉(zhuǎn)換器而生成的主電源電壓VM供給到電源供給電路100的第I輸入端子的電源。
[0100]輔助電源(VB) 220是向電源供給電路100的第2輸入端子供給輔助電源電壓VB的電源，以便在未供給來(lái)自主電源(VM) 210的主電源電壓VM的狀態(tài)下也能夠向負(fù)載電路300供給備份用的輔助電源電壓VB。因此，輔助電源(VB)220具備電池221。該電池221可以是禁止充電的一次電池，也可以是能夠充電的二次電池，也能夠利用與主電源(VM)210不同的其它電源構(gòu)成。
[0101]基準(zhǔn)電源(GND) 200例如是接地電位GND，是電子裝置10的電源供給電路100和負(fù)載電路300的動(dòng)作用共同基準(zhǔn)電位。
[0102]電源供給電路100是具有如下功能的電路:將主電源(VM)210的主電源電壓VM和輔助電源(VB) 220的輔助電源電壓VB這兩者進(jìn)行比較，選擇其中電壓較高的電源電壓，并作為輸出電源電壓VOUT通過(guò)輸出端子230供給負(fù)載電路300。
[0103]《負(fù)載電路》
[0104]負(fù)載電路300是通過(guò)在電源供給電路100的輸出端子230生成的輸出電源電壓VOUT而動(dòng)作的半導(dǎo)體集成電路。
[0105]在作為圖1所示的負(fù)載電路300而構(gòu)成的半導(dǎo)體集成電路的半導(dǎo)體芯片中集成了存儲(chǔ)器(SRAM:Static Random Access Memory) 310和定時(shí)器電路(RTC:Real Time Clock) 320和微處理器(MCU =Micro Controller Unit) 330。另外，負(fù)載電路300能夠?qū)?nèi)部降壓電源電路集成化，將從該內(nèi)部降壓電源電路生成的內(nèi)部降壓電源電壓供給到包括存儲(chǔ)器310和定時(shí)器電路320和微處理器330等在內(nèi)被細(xì)微化的內(nèi)核電路，但在圖1中沒(méi)有圖示。
[0106]《電源供給電路的結(jié)構(gòu)》
[0107]電源供給電路100構(gòu)成為半導(dǎo)體集成電路的半導(dǎo)體芯片的形式，在該半導(dǎo)體芯片中集成了測(cè)量電路110、開(kāi)關(guān)(SW)控制電路120和開(kāi)關(guān)(SW)電路130。
[0108]構(gòu)成圖1所示的電源供給電路100的半導(dǎo)體集成電路的半導(dǎo)體芯片，也能夠形成為與被構(gòu)成為負(fù)載電路300的半導(dǎo)體集成電路的半導(dǎo)體芯片相同的半導(dǎo)體芯片，也能夠形成為與被構(gòu)成為負(fù)載電路300的半導(dǎo)體集成電路的半導(dǎo)體芯片不同的半導(dǎo)體芯片。
[0109]測(cè)量電路110由通過(guò)主電源電壓VM而動(dòng)作的比較器1101構(gòu)成，比較器1101連接于主電源(VM)210和基準(zhǔn)電源(GND) 200之間。向比較器1101的非反轉(zhuǎn)輸入端子⑴供給主電源電壓VM，向比較器1101的反轉(zhuǎn)輸入端子㈠供給輔助電源電壓VB，從比較器1101的輸出端子生成判定信號(hào)SD。
[0110]因此，在主電源(VM) 210的主電源電壓VM是比輔助電源(VB) 220的輔助電源電壓VB高的電壓的情況下，從測(cè)量電路110的比較器1101的輸出端子生成高電平“I”的判定信號(hào)SD。與此相反，在主電源(VM) 210的主電源電壓VM是比輔助電源(VB)220的輔助電源電壓VB低的電壓的情況下，從測(cè)量電路110的比較器1101的輸出端子生成低電平“O”的判定信號(hào)SD。
[0111]在更極端的情況下，在主電源(VM)210的主電源電壓VM是比輔助電源(VB) 220的輔助電源電壓VB低的電壓的接地電位GND的情況下，測(cè)量電路110的比較器1101的動(dòng)作停止，從測(cè)量電路110的比較器1101的輸出端子生成低電平“O”的判定信號(hào)SD。也能夠在比較器1101的輸出端子與基準(zhǔn)電源(GND) 200之間連接高阻值的下拉電阻器，以便從由于極端低電壓的接地電位GND即主電源(VM)210的主電源電壓VM而停止動(dòng)作的測(cè)量電路110的比較器1101的輸出端子可靠地生成低電平“O”的判定信號(hào)SD。
[0112]開(kāi)關(guān)(SW)控制電路120由通過(guò)電源供給電路100的輸出端子230的輸出電源電壓VOUT而動(dòng)作的被串聯(lián)連接的兩個(gè)反相器B21、B22構(gòu)成。將從測(cè)量電路110的比較器1101的輸出端子生成的判定信號(hào)SD供給到第I反相器B21的輸入端子，將第I反相器B21的輸出信號(hào)供給到第2反相器B22的輸入端子。將第2反相器B22的輸入信號(hào)和輸出信號(hào)作為開(kāi)關(guān)控制信號(hào)SC供給開(kāi)關(guān)(SW)電路130。
[0113]開(kāi)關(guān)(SW)電路130由漏極源極電流路徑連接在電源供給電路100的第I輸入端子與輸出端子230之間的P溝道第IMOS晶體管M3m、和漏極源極電流路徑連接在電源供給電路100的第2輸入端子與輸出端子230之間的P溝道第2M0S晶體管M3b構(gòu)成。P溝道第IMOS晶體管M3m的柵極通過(guò)第2反相器B22的輸入信號(hào)進(jìn)行驅(qū)動(dòng)，P溝道第2M0S晶體管M3b的柵極通過(guò)第2反相器B22的輸出信號(hào)進(jìn)行驅(qū)動(dòng)。
[0114]在主電源(VM) 210的主電源電壓VM是比輔助電源(VB) 220的輔助電源電壓VB高的電壓的情況下，響應(yīng)從測(cè)量電路110的比較器1101的輸出端子生成的高電平“I”的判定信號(hào)SD,第2反相器B22的輸入信號(hào)成為低電平“O”,第2反相器B22的輸出信號(hào)成為高電平“I”。因此，在開(kāi)關(guān)(SW)電路130中，P溝道第IMOS晶體管M3m被控制為導(dǎo)通狀態(tài)，P溝道第2M0S晶體管M3b被控制為截止?fàn)顟B(tài)，因而通過(guò)開(kāi)關(guān)(SW)電路130選擇電壓較高的主電源(VM) 210的主電源電壓VM，并從輸出端子230生成輸出電源電壓V0UT。
[0115]在輔助電源(VB) 220的輔助電源電壓VB是比主電源(VM) 210的主電源電壓VM高的電壓的情況下，響應(yīng)從測(cè)量電路110的比較器1101的輸出端子生成的低電平“O”的判定信號(hào)SD,第2反相器B22的輸入信號(hào)成為高電平“I”,第2反相器B22的輸出信號(hào)成為低電平“O”。因此，在開(kāi)關(guān)(SW)電路130中，P溝道第IMOS晶體管M3m被控制為截止?fàn)顟B(tài)，P溝道第2M0S晶體管M3b被控制為導(dǎo)通狀態(tài)，因而通過(guò)開(kāi)關(guān)(SW)電路130選擇電壓較高的輔助電源(VB) 220的輔助電源電壓VB，并從輸出端子230生成輸出電源電壓V0UT。
[0116]《開(kāi)關(guān)電路的防止逆流的結(jié)構(gòu)》
[0117]在開(kāi)關(guān)(SW)電路130中，P溝道第IMOS晶體管M3m和P溝道第2M0S晶體管M3b采用防止逆流的結(jié)構(gòu)。
[0118]如上所述，主電源(VM) 210的主電源電壓VM和輔助電源(VB) 220的輔助電源電壓VB中任意一方及另一方分別成為較高的電壓和較低的電壓，通過(guò)電源供給電路100選擇較高的電壓，并從輸出端子230生成輸出電源電壓V0UT。在該狀況下，逆流電流有可能從電源供給電路100的輸出端子230的電壓較高的輸出電源電壓VOUT流向電源供給電路100的第I輸入端子或者第2輸入端子的較低的電壓。
[0119]例如，在輔助電源(VB) 220是被禁止充電的一次電池的情況下，如果逆流電流流入被禁止充電的一次電池的輔助電源(VB) 220，則產(chǎn)生充電，因而一次電池的輔助電源(VB) 220燃燒或者損壞，壽命明顯縮短。
[0120]為了消除該問(wèn)題，在圖1所示的實(shí)施方式I的電源供給電路100的開(kāi)關(guān)(SW)電路130中，P溝道第IMOS晶體管M3m和P溝道第2M0S晶體管M3b采用防止逆流的結(jié)構(gòu)。
[0121]如圖1所示，P溝道第IMOS晶體管M3m的漏極與電源供給電路100的第I輸入端子的主電源(VM) 210的主電源電壓VM連接，P溝道第IMOS晶體管M3m的源極和基板與電源供給電路100的輸出端子230的電壓較高的輸出電源電壓VOUT連接。P溝道第2M0S晶體管M3b的漏極與電源供給電路100的第2輸入端子的輔助電源(VB) 220的輔助電源電壓VB連接，P溝道第2M0S晶體管M3b的源極和基板與電源供給電路100的輸出端子230的電壓較高的輸出電源電壓VOUT連接。
[0122]圖2是表示能夠在圖1所示的實(shí)施方式I的電源供給電路100的開(kāi)關(guān)(SW)電路130的P溝道第IMOS晶體管M3m和P溝道第2M0S晶體管M3b中防止逆流的狀態(tài)的圖。
[0123]如圖2所示，在開(kāi)關(guān)(SW)電路130中，P溝道第IMOS晶體管M3m的P型漏極D與電源供給電路100的第I輸入端子的主電源(VM) 210的主電源電壓VM連接，P溝道第IMOS晶體管M3m的P型源極S和N型基板Sub與電源供給電路100的輸出端子230的電壓較高的輸出電源電壓VOUT連接。在此，假定開(kāi)關(guān)(SW)電路130的P溝道第IMOS晶體管M3m截止的情況，即假定主電源電壓VM比輔助電源電壓VB低、通過(guò)輔助電源電壓VB驅(qū)動(dòng)負(fù)載300的情況。在該情況下，P溝道第IMOS晶體管M3m的P型漏極D與N型基板Sub之間的寄生二極管M3m_D，阻止逆流電流從電源供給電路100的輸出端子230的電壓較高的輸出電源電壓VOUT流入電源供給電路100的第I輸入端子的電壓較低的主電源(VM) 210的主電源電壓VM。如果產(chǎn)生該逆流電流的流入，在電源供給電路100的輸出端子230的輸出電源電壓VOUT的電壓電平明顯降低，因而負(fù)載電路300的存儲(chǔ)器310和定時(shí)器電路320和微處理器330有可能產(chǎn)生錯(cuò)誤動(dòng)作。并且，輔助電源電壓VB向開(kāi)關(guān)(SW)控制電路120和負(fù)載電路300供給電流，因而輔助電源(VB) 220的電池221的可驅(qū)動(dòng)時(shí)間縮短。
[0124]另外，如圖2所示，在開(kāi)關(guān)(SW)電路130中，P溝道第2M0S晶體管M3b的P型漏極D與電源供給電路100的第2輸入端子的輔助電源(VB) 220的輔助電源電壓VB連接，P溝道第2M0S晶體管M3b的P型源極S和N型基板Sub與電源供給電路100的輸出端子230的電壓較高的輸出電源電壓VOUT連接。在此，假定開(kāi)關(guān)(SW)電路130的P溝道第2M0S晶體管M3b截止的情況，即假定輔助電源電壓VB比主電源電壓VM低、通過(guò)主電源電壓VM驅(qū)動(dòng)負(fù)載300的情況。在該情況下，P溝道第2M0S晶體管M3b的P型漏極D與N型基板Sub之間的寄生二極管M3b_D，阻止逆流電流從電源供給電路100的輸出端子230的電壓較高的輸出電源電壓VOUT流入電源供給電路100的第2輸入端子的電壓較低的輔助電源(VB) 220的輔助電源電壓VB。如果產(chǎn)生該逆流電流的流入，在電源供給電路100的輸出端子230的輸出電源電壓VOUT的電壓電平明顯降低，因而負(fù)載電路300的存儲(chǔ)器310和定時(shí)器電路320和微處理器330有可能產(chǎn)生錯(cuò)誤動(dòng)作。另外，在輔助電源(VB)220的電池221是被禁止充電的一次電池的情況下，如果逆流電流流入被禁止充電的一次電池的輔助電源(VB) 220，則產(chǎn)生充電，一次電池的輔助電源(VB) 220燃燒或者損壞,壽命明顯縮短。
[0125]圖2所示的實(shí)施方式I的開(kāi)關(guān)(SW)電路130按照以上所述阻止逆流電流，因而能夠消除上述問(wèn)題的產(chǎn)生。
[0126]圖3是表示能夠?qū)崿F(xiàn)防止逆流的元件的、圖1所示的實(shí)施方式I的電源供給電路100的開(kāi)關(guān)(SW)電路130的另一種結(jié)構(gòu)的圖。
[0127]圖3所示的電源供給電路100的開(kāi)關(guān)(SW)電路130在以下方面與圖2所示的電源供給電路100的開(kāi)關(guān)(SW)電路130不同。
[0128]S卩，在圖3所示的開(kāi)關(guān)(SW)電路130中，圖2所示的開(kāi)關(guān)(SW)電路130的P溝道第IMOS晶體管M3m和P溝道第2M0S晶體管M3b分別被置換為兩個(gè)串聯(lián)的P溝道第IMOS晶體管M3ml及M3m2、和兩個(gè)串聯(lián)的P溝道第2M0S晶體管M3bl及M3b2。
[0129]因此，在圖3所示的開(kāi)關(guān)(SW)電路130中，兩個(gè)串聯(lián)的寄生二極管M3m_Dl、M3m_D2以背靠背的方式被串聯(lián)連接于電源供給電路100的第I輸入端子與輸出端子230之間。另夕卜，在圖3所示的開(kāi)關(guān)(SW)電路130中，兩個(gè)串聯(lián)的寄生二極管M3b_Dl、M3b_D2以背靠背的方式被串聯(lián)連接于電源供給電路100的第2輸入端子與輸出端子230之間。其結(jié)果是，通過(guò)圖3所示的開(kāi)關(guān)(SW)電路130，兩個(gè)串聯(lián)的寄生二極管M3m_Dl、M3m_D2阻止逆流電流從電源供給電路100的輸出端子230的電壓較高的輸出電源電壓VOUT流入電源供給電路100的第I輸入端子的電壓較低的主電源(VM) 210的主電源電壓VM。另外，兩個(gè)串聯(lián)的寄生二極管M3b_Dl、M3b_D2阻止逆流電流從電源供給電路100的輸出端子230的電壓較高的輸出電源電壓VOUT流入電源供給電路100的第2輸入端子的電壓較低的輔助電源(VB) 220的輔助電源電壓VB。
[0130]圖4是表示能夠?qū)崿F(xiàn)防止逆流的元件的、圖1所示的實(shí)施方式I的電源供給電路100的開(kāi)關(guān)(SW)電路130的又另一種結(jié)構(gòu)的圖。
[0131]圖4所示的電源供給電路100的開(kāi)關(guān)(SW)電路130與圖3所示的電源供給電路100的開(kāi)關(guān)(SW)電路130的不同之處在于，圖4所示的兩個(gè)串聯(lián)的第IMOS晶體管M3ml、M3m2及兩個(gè)串聯(lián)的第2M0S晶體管M3bl、M3b2各自的連接順序，與圖3所示的順序相反。
[0132]在圖4所示的開(kāi)關(guān)(SW)電路130中，兩個(gè)串聯(lián)的寄生二極管M3m_Dl、M3m_D2阻止逆流電流從電源供給電路100的輸出端子230的電壓較高的輸出電源電壓VOUT流入電源供給電路100的第I輸入端子的電壓較低的主電源(VM)210的主電源電壓VM。另外，兩個(gè)串聯(lián)的寄生二極管M3b_Dl、M3b_D2阻止逆流電流從電源供給電路100的輸出端子230的電壓較高的輸出電源電壓VOUT流入電源供給電路100的第2輸入端子的電壓較低的輔助電源(VB) 220的輔助電源電壓VB。
[0133]《動(dòng)作模式》
[0134]在具備使用圖1?圖4說(shuō)明的實(shí)施方式I的電源供給電路100的電子裝置10中，通過(guò)供給電源供給電路100的第I輸入端子的主電源(VM) 210的主電源電壓VM的電壓電平、和供給第2輸入端子的輔助電源(VB) 220的輔助電源電壓VB的電壓電平的大小關(guān)系，決定電子裝置10的動(dòng)作模式。
[0135]《通常動(dòng)作模式》
[0136]S卩，在圖1所示的實(shí)施方式I的電源供給電路100的測(cè)量電路110判定為主電源電壓VM的電壓電平與輔助電源電壓VB的電壓電平滿足關(guān)系VM ^ VB的情況下，電子裝置10被控制為通常動(dòng)作模式。在該情況下，測(cè)量電路110將判定信號(hào)SD設(shè)定為高電平“I”的通常動(dòng)作模式電平。其結(jié)果是，開(kāi)關(guān)(SW)控制電路120響應(yīng)高電平“I”的通常動(dòng)作模式電平的判定信號(hào)SD，將供給開(kāi)關(guān)(SW)電路130的開(kāi)關(guān)控制信號(hào)SC設(shè)定為通常動(dòng)作模式電平。因此，開(kāi)關(guān)(SW)電路130具有如下功能:響應(yīng)被設(shè)定為通常動(dòng)作模式電平的開(kāi)關(guān)控制信號(hào)SC，選擇電壓較高的主電源(VM) 210的主電源電壓VM，并作為輸出電源電壓VOUT通過(guò)輸出端子230供給負(fù)載電路300。
[0137]這樣，在通常動(dòng)作模式時(shí)，由于供給到電源供給電路100的第I輸入端子的主電源(VM) 210的主電源電壓VM是比較高的電壓，因而測(cè)量電路110通過(guò)主電源(VM) 210的主電源電壓VM而動(dòng)作，并測(cè)量電源電壓VM SVB的大小關(guān)系。另外，開(kāi)關(guān)(SW)電路130選擇電壓較高的主電源(VM) 210的主電源電壓VM，并在輸出端子230生成輸出電源電壓V0UT，因而開(kāi)關(guān)(SW)控制電路120通過(guò)在輸出端子230生成的主電源(VM) 210的主電源電壓VM而動(dòng)作。
[0138]因此，在通常動(dòng)作模式時(shí)，主電源(VM)210的主電源電壓VM提供負(fù)載電路30的動(dòng)作電力和電源供給電路100的動(dòng)作電力這兩種電力。在該通常動(dòng)作模式時(shí)，開(kāi)關(guān)(SW)電路130的P溝道第2M0S晶體管M3b被設(shè)定為截止?fàn)顟B(tài)，因而輔助電源(VB) 220的輔助電源電壓VB與負(fù)載電路30被電氣絕緣。
[0139]測(cè)量電路110的比較器1101的非反轉(zhuǎn)輸入端子⑴的輸入阻抗和反轉(zhuǎn)輸入端子(-)的輸入阻抗通常是較高的阻抗。因此，在通常動(dòng)作模式時(shí)，從主電源(VM)210的主電源電壓VM流入比較器1101的非反轉(zhuǎn)輸入端子(+)的功耗、和從輔助電源(VB)220的輔助電源電壓VB流入比較器1101的反轉(zhuǎn)輸入端子㈠的功耗小至可以忽視的程度。因此，在通常動(dòng)作模式時(shí)，輔助電源(VB)220的電池221的功耗也小至可以忽視的程度。
[0140]另外，在通常動(dòng)作模式時(shí)，電源電壓VM^ VB的大小關(guān)系被維持為大致固定值，并維持從測(cè)量電路110的比較器1101的輸出端子生成高電平“I”的判定信號(hào)SD。另一方面，電源供給電路100的開(kāi)關(guān)(SW)控制電路120中所包含的兩個(gè)反相器B21、B22由CMOS反相器電路構(gòu)成。其結(jié)果是，響應(yīng)被維持為高電平“I”的判定信號(hào)SD，在開(kāi)關(guān)(SW)控制電路120中由CMOS反相器電路構(gòu)成的兩個(gè)反相器B21、B22的功耗也小至可以忽視的程度。
[0141]《電源備份動(dòng)作模式》
[0142]與此相對(duì)，在圖1所示的實(shí)施方式I的電源供給電路100的測(cè)量電路110判定為主電源電壓VM的電壓電平和輔助電源電壓VB的電壓電平滿足關(guān)系VM〈VB的情況下，電子裝置10被控制為電源備份動(dòng)作模式。在該情況下，測(cè)量電路110將判定信號(hào)SD設(shè)定為低電平“O”的電源備份動(dòng)作模式電平。其結(jié)果是，開(kāi)關(guān)(SW)控制電路120響應(yīng)低電平“O”的電源備份動(dòng)作模式電平的判定信號(hào)SD，將供給到開(kāi)關(guān)(SW)電路130的開(kāi)關(guān)控制信號(hào)SC設(shè)定為電源備份動(dòng)作模式電平。因此，開(kāi)關(guān)(SW)電路130具有如下功能:響應(yīng)被設(shè)定為電源備份動(dòng)作模式電平的開(kāi)關(guān)控制信號(hào)SC，選擇電壓較高的輔助電源(VB)220的輔助電源電壓VB,并作為輸出電源電壓VOUT通過(guò)輸出端子230供給負(fù)載電路300。
[0143]S卩，在該電源備份動(dòng)作模式時(shí)，由于開(kāi)關(guān)(SW)電路130的P溝道第IMOS晶體管M3m被設(shè)定為截止?fàn)顟B(tài)，因而輔助電源(VB)220的輔助電源電壓VB不能提供測(cè)量電路110的比較器1101的動(dòng)作電流。因此，在電源備份動(dòng)作模式時(shí)，只要主電源(VM)210的主電源電壓VM的電壓電平?jīng)]有降低至測(cè)量電路110的比較器1101的動(dòng)作下限電壓以下，測(cè)量電路110就通過(guò)主電源(VM) 210的主電源電壓VM而動(dòng)作，并測(cè)量電源電壓VM〈VB的大小關(guān)系。因此，在該狀態(tài)下，測(cè)量電路110不會(huì)從輔助電源(VB)220消耗動(dòng)作電流。
[0144]另外，在該電源備份動(dòng)作模式時(shí)，開(kāi)關(guān)(SW)電路130的P溝道第2M0S晶體管M3b被設(shè)定為導(dǎo)通狀態(tài)，開(kāi)關(guān)(SW)電路130選擇電壓較高的輔助電源(VB) 220的輔助電源電壓VB，并在輸出端子230生成輸出電源電壓VOUT。因此，開(kāi)關(guān)(SW)控制電路120通過(guò)在輸出端子230生成的輔助電源(VB) 220的輔助電源電壓VB而動(dòng)作。因此，在電源備份動(dòng)作模式時(shí)，輔助電源(VB) 220的輔助電源電壓VB提供負(fù)載電路300的動(dòng)作電力和電源供給電路100的開(kāi)關(guān)(SW)控制電路120的動(dòng)作電力這兩種電力。
[0145]測(cè)量電路110的比較器1101的非反轉(zhuǎn)輸入端子⑴的輸入阻抗和反轉(zhuǎn)輸入端子(-)的輸入阻抗通常是較高的阻抗。因此，在電源備份動(dòng)作模式時(shí)，從主電源(VM)210的主電源電壓VM流入比較器1101的非反轉(zhuǎn)輸入端子(+)的功耗、和從輔助電源(VB)220的輔助電源電壓VB流入比較器1101的反轉(zhuǎn)輸入端子(-)的功耗小至可以忽視的程度。因此，在電源備份動(dòng)作模式時(shí)，流入測(cè)量電路110的比較器1101的反轉(zhuǎn)輸入端子㈠的、輔助電源(VB) 220的電池221的功耗也小至可以忽視的程度。
[0146]另外，在電源備份動(dòng)作模式時(shí)，電源電壓VM〈VB的大小關(guān)系被維持為大致固定值，并維持從測(cè)量電路I1的比較器1101的輸出端子生成低電平“O”的判定信號(hào)SD。如上所述，電源供給電路100的開(kāi)關(guān)(SW)控制電路120中所包含的兩個(gè)反相器B21、B22由CMOS反相器電路構(gòu)成。其結(jié)果是，響應(yīng)被維持為低電平“O”的判定信號(hào)SD，在開(kāi)關(guān)(SW)控制電路120中由CMOS反相器電路構(gòu)成的兩個(gè)反相器B21、B22的功耗也小至可以忽視的程度。
[0147]另外，在主電源(VM) 210的主電源電壓VM降低并達(dá)到接地電位GND的情況下，測(cè)量電路I1的比較器1101的動(dòng)作電流停止，因而能夠削減測(cè)量電路110的比較器1101的功耗。另外，在該情況下，也維持從測(cè)量電路110的比較器1101的輸出端子生成低電平“O”的判定信號(hào)SD。因此，在開(kāi)關(guān)(SW)控制電路120中由CMOS反相器電路構(gòu)成的兩個(gè)反相器B2UB22的功耗也小至可以忽視的程度。
[0148]另外，在電源備份動(dòng)作模式時(shí)，主電源(VM) 210的主電源電壓VM的電壓恢復(fù)，在恢復(fù)為電源電壓VM ^ VB的大小關(guān)系時(shí)，從測(cè)量電路110的比較器1101的輸出端子生成的判定信號(hào)SD從低電平“O”變化為高電平“I”。其結(jié)果是，在開(kāi)關(guān)(SW)電路130中，開(kāi)關(guān)(SW)電路130的P溝道第2M0S晶體管M3b從導(dǎo)通狀態(tài)變化為截止?fàn)顟B(tài)，P溝道第IMOS晶體管M3m從截止?fàn)顟B(tài)變化為導(dǎo)通狀態(tài)。因此，電子裝置10的動(dòng)作模式能夠從電源備份動(dòng)作模式自動(dòng)切換為通常動(dòng)作模式。
[0149]《測(cè)量電路的比較器用的功耗》
[0150]在具備在圖1?圖4中說(shuō)明的實(shí)施方式I的電源供給電路100的電子裝置10中，對(duì)電源供給電路100的測(cè)量電路110的比較器1101的供給電力，無(wú)論在通常動(dòng)作模式還是在電源備份動(dòng)作模式中，都是依據(jù)于供給電源供給電路100的第I輸入端子的主電源(VM) 210的主電源電壓VM的電力。
[0151]因此，在具備在圖1?圖4中說(shuō)明的實(shí)施方式I的電源供給電路100的電子裝置10中，能夠減輕測(cè)量電路110的比較器1101進(jìn)行動(dòng)作用的輔助電源(VB) 220的輔助電源電壓VB的功耗。
[0152]另外，在具備在圖1?圖4中說(shuō)明的實(shí)施方式I的電源供給電路100的電子裝置10中，測(cè)量電路110的比較器1101的非反轉(zhuǎn)輸入端子⑴的輸入阻抗和反轉(zhuǎn)輸入端子(-)的輸入阻抗通常是較高的阻抗。其結(jié)果是，在電源備份動(dòng)作模式時(shí)，從主電源(VM)210的主電源電壓VM流入比較器1101的非反轉(zhuǎn)輸入端子(+)的功耗、和從輔助電源(VB) 220的輔助電源電壓VB流入比較器1101的反轉(zhuǎn)輸入端子(_)的功耗小至可以忽視的程度。
[0153]《開(kāi)關(guān)控制電路的功耗》
[0154]另外，通過(guò)具備在圖1?圖4中說(shuō)明的實(shí)施方式I的電源供給電路100的電子裝置10，在電源備份動(dòng)作模式時(shí)，維持從測(cè)量電路110的比較器1101的輸出端子生成低電平“O”的判定信號(hào)SD。其結(jié)果是，在開(kāi)關(guān)(SW)控制電路120中由CMOS反相器電路構(gòu)成的兩個(gè)反相器B21、B22的功耗也小至可以忽視的程度。
[0155]《電子裝置的另一種結(jié)構(gòu)》
[0156]圖5是表示具備實(shí)施方式I的電源供給電路100的電子裝置10的另一種結(jié)構(gòu)的圖。
[0157]具備圖5所示的實(shí)施方式I的電源供給電路100的電子裝置10的另一種結(jié)構(gòu)在以下方面與具備圖1所示的實(shí)施方式I的電源供給電路100的電子裝置10的結(jié)構(gòu)不同。
[0158]S卩，在具備圖5所示的實(shí)施方式I的電源供給電路100的電子裝置10中，將從開(kāi)關(guān)(SW)控制電路120供給開(kāi)關(guān)(SW)電路130的開(kāi)關(guān)控制信號(hào)SC中第2反相器B22的輸出信號(hào)，作為負(fù)載控制信號(hào)LC供給負(fù)載電路300。
[0159]因此，在具備圖5所示的實(shí)施方式I的電源供給電路100的電子裝置10中，在電源備份動(dòng)作模式時(shí)，通過(guò)被設(shè)定為低電平“O”的電源備份動(dòng)作模式電平的判定信號(hào)SD，開(kāi)關(guān)(Sff)電路130的P溝道第2M0S晶體管M3b被設(shè)定為導(dǎo)通狀態(tài)，P溝道第IMOS晶體管M3m被設(shè)定為截止?fàn)顟B(tài)。另外，在電源備份動(dòng)作模式時(shí)，響應(yīng)低電平“O”的負(fù)載控制信號(hào)LC，在負(fù)載電路300中由SRAM構(gòu)成的存儲(chǔ)器310的讀出動(dòng)作及寫(xiě)入動(dòng)作的存儲(chǔ)器存取動(dòng)作被禁止，僅執(zhí)行存儲(chǔ)器310的數(shù)據(jù)保存動(dòng)作。另外，在負(fù)載電路300中，響應(yīng)低電平“O”的負(fù)載控制信號(hào)LC，微處理器(MCU) 330進(jìn)入低功耗的待機(jī)模式，而定時(shí)器電路(RTC) 320持續(xù)預(yù)定的定時(shí)器動(dòng)作，因而負(fù)載電路300進(jìn)入待機(jī)模式。
[0160]因此，通過(guò)具備圖5所示的實(shí)施方式I的電源供給電路100的電子裝置10的另一種結(jié)構(gòu)，在負(fù)載電路300中能夠降低起因于主電源(VM)210的主電源電壓VM的電壓降的存儲(chǔ)器310的存儲(chǔ)器存取動(dòng)作中的錯(cuò)誤動(dòng)作以及微處理器(MCU) 330的數(shù)據(jù)處理中的錯(cuò)誤動(dòng)作的可能性。通過(guò)存儲(chǔ)器310的數(shù)據(jù)保存動(dòng)作的繼續(xù)執(zhí)行和定時(shí)器電路(RTC)320的動(dòng)作的繼續(xù)執(zhí)行，能夠維持主電源(VM)210的主電源電壓VM的電壓恢復(fù)時(shí)所需要的最小限度的信息，并且將輔助電源(VB)220的輔助電源電壓VB的功耗維持為最小的狀態(tài)。因此，能夠延長(zhǎng)基于輔助電源(VB) 220的電池221的電源備份時(shí)間。
[0161]《測(cè)量電路的比較器》
[0162]圖6是表示圖1和圖5所示的實(shí)施方式I的電源供給電路100中所包含的測(cè)量電路I1的比較器1101的結(jié)構(gòu)的圖。
[0163]如圖6所示，比較器1101由偏置生成電路1111、差分放大器1112和輸出電路1113構(gòu)成。
[0164]偏置生成電路1111包括恒流源111和N溝道MOS晶體管M16。N溝道MOS晶體管M16的源極與基準(zhǔn)電源GND連接，N溝道MOS晶體管M16的柵極和漏極連接。恒流源Ill的一端與主電源(VM) 210的主電源電壓VM連接，恒流源Ill的另一端與N溝道MOS晶體管M16的漏極連接。在N溝道MOS晶體管M16的漏極生成的偏置電壓成為依賴于恒流源Ill的電流值的電壓值。
[0165]差分放大器1112包括作為負(fù)載元件發(fā)揮作用的P溝道MOS晶體管Mll和M12、作為差分對(duì)元件發(fā)揮作用的N溝道MOS晶體管M13和M14、作為恒流源發(fā)揮作用的N溝道MOS晶體管Ml5。
[0166]作為恒流源的N溝道MOS晶體管M15的源極與基準(zhǔn)電源GND連接，柵極被供給在偏置生成電路1111的N溝道MOS晶體管M16的漏極生成的偏置電壓，因而在漏極流過(guò)對(duì)應(yīng)偏置電壓的恒定電流。其結(jié)果是，作為恒流源的N溝道MOS晶體管M15的漏極的恒定電流成為作為差分對(duì)元件發(fā)揮作用的N溝道MOS晶體管M13和M14的動(dòng)作電流。
[0167]作為負(fù)載元件的P溝道MOS晶體管Mll和M12以電流鏡負(fù)載的方式而連接。即，P溝道MOS晶體管Mll和M12的源極與主電源(VM) 210的主電源電壓VM連接，P溝道MOS晶體管Mll的柵極和漏極被共同連接，P溝道MOS晶體管Mll的柵極還與P溝道MOS晶體管Ml2的柵極連接。
[0168]作為差分對(duì)元件的N溝道MOS晶體管M13和M14的源極如上所述與作為恒流源的N溝道MOS晶體管M15的漏極共同連接，晶體管M13的柵極作為比較器1101的反轉(zhuǎn)輸入端子irm發(fā)揮作用，晶體管M14的柵極作為比較器1101的非反轉(zhuǎn)輸入端子inp發(fā)揮作用。
[0169]差分對(duì)元件的N溝道MOS晶體管M13和M14的漏極與負(fù)載元件的P溝道MOS晶體管Ml I和M12的漏極連接。更準(zhǔn)確地講，通過(guò)一個(gè)差分對(duì)元件的N溝道MOS晶體管M13的漏極電流，決定電流鏡負(fù)載的輸入側(cè)的P溝道MOS晶體管Mll的漏極電流和電流鏡負(fù)載的輸出側(cè)的P溝道MOS晶體管M12的漏極電流。另外，輸出電路1113的P溝道MOS晶體管M17的柵極容量，通過(guò)另一個(gè)差分對(duì)元件的N溝道MOS晶體管M14的漏極下拉電流與電流鏡負(fù)載的輸出側(cè)P溝道MOS晶體管M12的漏極上拉電流的差分電流進(jìn)行驅(qū)動(dòng)。因此，另一個(gè)差分對(duì)元件的N溝道MOS晶體管M14的漏極和電流鏡負(fù)載的輸出側(cè)P溝道MOS晶體管M12的漏極，作為差分放大器1112的反轉(zhuǎn)輸出端子發(fā)揮作用。
[0170]輸出電路1113由P溝道MOS晶體管M17和N溝道MOS晶體管M18構(gòu)成。P溝道MOS晶體管M17的源極與主電源(VM) 210的主電源電壓VM連接，柵極與差分放大器1112的反轉(zhuǎn)輸出端子連接，漏極與輸出電路1113的輸出端子outC連接。N溝道MOS晶體管M18的源極與基準(zhǔn)電源GND連接，柵極供給在偏置生成電路1111的N溝道MOS晶體管M16的漏極生成的偏置電壓，因而在漏極流過(guò)恒定電流。其結(jié)果是，輸出電路1113的輸出端子outC的輸出容量通過(guò)P溝道MOS晶體管M17的漏極上拉電流與N溝道MOS晶體管M18的漏極下拉電流的差分電流進(jìn)行驅(qū)動(dòng)。
[0171]在比較器1101中，假定晶體管M13的柵極的反轉(zhuǎn)輸入端子inn的輸入電壓是比晶體管M14的柵極的非反轉(zhuǎn)輸入端子inp的輸入電壓低的電壓的情況。在該情況下，N溝道MOS晶體管M13的漏極電流和電流鏡負(fù)載的輸入側(cè)P溝道MOS晶體管Mll的漏極電流和電流鏡負(fù)載的輸出側(cè)P溝道MOS晶體管M12的漏極電流是較小的電流，而N溝道MOS晶體管M14的漏極電流成為較大的電流。其結(jié)果是，在進(jìn)行輸出電路1113的P溝道MOS晶體管M17的柵極容量的驅(qū)動(dòng)時(shí)，N溝道MOS晶體管M14的漏極下拉電流成為比電流鏡負(fù)載的輸出側(cè)P溝道MOS晶體管M12的漏極上拉電流大的電流。因此，在輸出電路1113中，P溝道MOS晶體管M17的漏極上拉電流成為比N溝道MOS晶體管M18的漏極下拉電流大的電流，在輸出電路1113的輸出端子outC生成高電平的輸出電壓。
[0172]在比較器1101中，假定晶體管M13的柵極的反轉(zhuǎn)輸入端子inn的輸入電壓是比晶體管M14的柵極的非反轉(zhuǎn)輸入端子inp的輸入電壓高的電壓的情況。在該情況下，N溝道MOS晶體管M13的漏極電流和電流鏡負(fù)載的輸入側(cè)P溝道MOS晶體管Mll的漏極電流和電流鏡負(fù)載的輸出側(cè)P溝道MOS晶體管M12的漏極電流是較大的電流，而N溝道MOS晶體管M14的漏極電流成為較小的電流。其結(jié)果是，在進(jìn)行輸出電路1113的P溝道MOS晶體管M17的柵極容量的驅(qū)動(dòng)時(shí)，N溝道MOS晶體管M14的漏極下拉電流成為比電流鏡負(fù)載的輸出側(cè)P溝道MOS晶體管M12的漏極上拉電流小的電流。因此，在輸出電路1113中，P溝道MOS晶體管M17的漏極上拉電流成為比N溝道MOS晶體管M18的漏極下拉電流小的電流，在輸出電路1113的輸出端子outC生成低電平的輸出電壓。
[0173]在圖6所示的實(shí)施方式I的測(cè)量電路110的比較器1101中，作為差分放大器1112的差分對(duì)元件的N溝道MOS晶體管M13和M14用的負(fù)載元件即P溝道MOS晶體管Mll和M12，作為以有源負(fù)載而動(dòng)作的電流鏡負(fù)載進(jìn)行動(dòng)作。因此，能夠?qū)⒆鳛楸容^器1101的差分放大器的放大增益設(shè)定為足夠大的值。
[0174]《電子裝置的動(dòng)作說(shuō)明波形圖》
[0175]圖7是用于說(shuō)明具備在圖1?圖6中說(shuō)明的實(shí)施方式I的電源供給電路100的電子裝置10的動(dòng)作的波形圖。
[0176]在圖7的上部示出了供給電源供給電路100的第I輸入端子的主電源(VM) 210的主電源電壓VM的電壓波形、和供給電源供給電路100的第2輸入端子的輔助電源(VB) 220的輔助電源電壓VB的電壓波形。
[0177]在圖7的中央部示出了在電源供給電路100的輸出端子230生成的輸出電源電壓VOUT的電壓波形。
[0178]在圖7的下部示出了主電源(VM) 210的主電源電壓VM的主電源電流Ivm的電流波形、和輔助電源(VB)220的輔助電源電壓VB的輔助電源電流Ivb的電流波形。
[0179]在圖7的通常動(dòng)作模式的時(shí)刻t0，如圖7的上部所示，主電源(VM) 210的主電源電壓VM是比輔助電源(VB) 220的輔助電源電壓VB高的電壓，因而如圖7的中央部所示，通過(guò)開(kāi)關(guān)(SW)電路130選擇電壓較高的主電源(VM) 210的主電源電壓VM，并從輸出端子230生成輸出電源電壓VOUT。
[0180]另外，在圖7的通常動(dòng)作模式的時(shí)刻t0，如圖7的下部所示，輔助電源(VB) 220的輔助電源電壓VB的輔助電源電流Ivb的電流電平大致為零，而作為主電源電壓VM的主電源電流Ivm是流過(guò)負(fù)載電路300的負(fù)載電流L與測(cè)量電路110的消耗電流值Id的合計(jì)電流。
[0181]圖7的時(shí)刻tl表示通過(guò)主電源(VM) 210的主電源電壓VM降低至比輔助電源(VB) 220的輔助電源電壓VB低的電壓電平，電子裝置10的動(dòng)作模式從通常動(dòng)作模式切換為電源備份動(dòng)作模式的定時(shí)。從圖7的時(shí)刻tl起，如圖7的中央部所示，通過(guò)開(kāi)關(guān)(SW)電路130選擇電壓較高的輔助電源(VB)220的輔助電源電壓VB，并從輸出端子230生成輸出電源電壓VOUT。
[0182]另外，從圖7的時(shí)刻tl起，作為輔助電源(VB) 220的輔助電源電壓VB的輔助電源電流Ivb是流過(guò)負(fù)載電路300的負(fù)載電流Iy而作為主電源電壓VM的主電源電流Ivm是流過(guò)測(cè)量電路110的消耗電流值Id。
[0183]在圖7的時(shí)刻tl’，在具備圖5所示的實(shí)施方式I的電源供給電路100的電子裝置10的內(nèi)部，響應(yīng)低電平“O”的負(fù)載控制信號(hào)LC，在負(fù)載電路300的存儲(chǔ)器310中僅執(zhí)行數(shù)據(jù)保存動(dòng)作，微處理器(MCU) 330進(jìn)入低功耗的待機(jī)模式，定時(shí)器電路(RTC) 320持續(xù)進(jìn)行預(yù)定的定時(shí)器動(dòng)作。在該情況下，輔助電源(VB) 220的輔助電源電壓VB的輔助電源電流I vb的電流電平如用虛線表示的電流波形Ivb’所示，被控制為低電流電平的負(fù)載電路300的待機(jī)模式電流Is。
[0184]圖7的時(shí)刻t2表示通過(guò)如圖7的上部所示主電源(VM) 210的主電源電壓VM上升至比輔助電源(VB) 220的輔助電源電壓VB高的電壓電平，電子裝置10的動(dòng)作模式從電源備份動(dòng)作模式恢復(fù)為通常動(dòng)作模式的定時(shí)。因此，從圖7的時(shí)刻t2起，如圖7的中央部所示，再次通過(guò)開(kāi)關(guān)(SW)電路130選擇電壓較高的主電源(VM) 210的主電源電壓VM，并從輸出端子230生成輸出電源電壓V0UT。
[0185]另外，在各模式的切換時(shí)，開(kāi)關(guān)(SW)控制電路120的動(dòng)作電流是從輸出端子230的輸出電源電壓VOUT供給的，但是開(kāi)關(guān)(SW)控制電路120的動(dòng)作電流的功率值較小、且發(fā)生時(shí)間較短，因而在圖7中省略圖示開(kāi)關(guān)(SW)控制電路120的動(dòng)作電流。具體地講，在時(shí)刻tl的切換時(shí)，從供給到輸出端子230的輸出電源電壓VOUT的主電源(VM) 210，供給開(kāi)關(guān)(Sff)控制電路120的動(dòng)作電流，在時(shí)刻t2的切換時(shí)，從供給到輸出端子230的輸出電源電壓VOUT的輔助電源(VB) 220，供給開(kāi)關(guān)(SW)控制電路120的動(dòng)作電流。
[0186]通過(guò)該實(shí)施方式1，能夠延長(zhǎng)電源備份動(dòng)作模式時(shí)基于輔助電源(VB)220的輔助電源電壓VB的電源備份時(shí)間。其原因在于，在從時(shí)刻tl到時(shí)刻t2之間的電源備份動(dòng)作模式狀態(tài)下，從輔助電源(VB)220的輔助電源電壓VB僅供給負(fù)載電路300的負(fù)載電流Ip測(cè)量電路110的消耗電流值Id是從主電源(VM) 210的主電源電壓VM供給的。因此，能夠?qū)㈦娫磦浞輨?dòng)作模式狀態(tài)下的輔助電源(VB) 220的功耗限制為最小限度，因而能夠延長(zhǎng)基于輔助電源(VB) 220的電池221的電源備份時(shí)間。
[0187]另外，在圖5所示的實(shí)施方式I的電子裝置10中，負(fù)載電路300進(jìn)入待機(jī)模式，能夠?qū)妮o助電源(VB) 220供給到負(fù)載電路300的負(fù)載電流L控制為負(fù)載電路300的待機(jī)模式電流Is，因而能夠進(jìn)一步延長(zhǎng)基于輔助電源(VB) 220的電池221的電源備份時(shí)間。
[0188][實(shí)施方式2]
[0189]圖8是表示實(shí)施方式2的電源供給電路100的結(jié)構(gòu)的圖。
[0190]圖8所示的實(shí)施方式2的電源供給電路100在以下方面與在圖1?圖7中說(shuō)明的實(shí)施方式I的電源供給電路100不同。
[0191]即，在圖8所示的實(shí)施方式2的電源供給電路100的測(cè)量電路110中，追加了被串聯(lián)連接在主電源(VM) 210的主電源電壓VM和基準(zhǔn)電源GND之間的三個(gè)分壓電阻器R11、R12、R13。
[0192]另外，圖8所示的實(shí)施方式2的電源供給電路100的開(kāi)關(guān)(SW)控制電路120的第I段的反相器B21具有構(gòu)成CMOS反相器的P溝道MOS晶體管M21和N溝道MOS晶體管M22。對(duì)于該第I段的反相器B21追加了 N溝道MOS晶體管M23，其漏極源極電流路徑被連接在CMOS反相器的下側(cè)開(kāi)關(guān)元件的N溝道MOS晶體管M22和基準(zhǔn)電源GND之間。在該第I段的反相器B21中追加的N溝道MOS晶體管M23的柵極，與測(cè)量電路110的分壓電阻器R12、R13的共同連接節(jié)點(diǎn)連接。
[0193]另外，在圖8所示的實(shí)施方式2的電源供給電路100的開(kāi)關(guān)(SW)控制電路120中，追加了被連接在電源供給電路100的輸出端子230的輸出電源電壓VOUT與第2段的反相器B22的輸入端子之間的高阻值的上拉電阻器R21。
[0194]另外，圖8所示的實(shí)施方式2的電源供給電路100的開(kāi)關(guān)(SW)電路130是與在圖1?圖7中說(shuō)明的實(shí)施方式I的電源供給電路100的開(kāi)關(guān)(SW)電路130完全相同地構(gòu)成的，但沒(méi)有詳細(xì)圖示。
[0195]因此，在圖8所示的實(shí)施方式2的電源供給電路100中，與在圖1?圖7中說(shuō)明的實(shí)施方式I相同地，在主電源(VM)210的主電源電壓VM是比輔助電源(VB)220的輔助電源電壓VB高的電壓的情況下，通過(guò)開(kāi)關(guān)(SW)電路130選擇主電源(VM)210的主電源電壓VM，并從輸出端子230生成輸出電源電壓V0UT。與此相反，在主電源(VM) 210的主電源電壓VM是比輔助電源(VB)220的輔助電源電壓VB低的電壓的情況下，通過(guò)開(kāi)關(guān)(SW)電路130選擇輔助電源(VB) 220的輔助電源電壓VB，并從輸出端子230生成輸出電源電壓V0UT。
[0196]另外，在圖8所示的實(shí)施方式2的電源供給電路100中，與在圖1?圖7中說(shuō)明的實(shí)施方式I不同，響應(yīng)主電源(VM) 210的主電源電壓VM從比預(yù)定的參照電壓高的狀態(tài)變化為比預(yù)定的參照電壓低的狀態(tài)，在開(kāi)關(guān)(SW)電路130中追加的N溝道MOS晶體管M23被從導(dǎo)通狀態(tài)控制為截止?fàn)顟B(tài)。這對(duì)應(yīng)于如下情況:響應(yīng)供給到測(cè)量電路110的比較器1101的主電源(VM) 210的主電源電壓VM從比比較器1101的動(dòng)作下限電壓VMMin高的狀態(tài)變化為比比較器1101的動(dòng)作下限電壓VMMin低的狀態(tài)，在開(kāi)關(guān)(SW)電路130中追加的N溝道MOS晶體管M23被從導(dǎo)通狀態(tài)控制為截止?fàn)顟B(tài)。
[0197]其結(jié)果是，響應(yīng)主電源電壓VM從比動(dòng)作下限電壓VMMin高的狀態(tài)向比動(dòng)作下限電壓VMMin低的狀態(tài)的變化，N溝道MOS晶體管M23被從導(dǎo)通狀態(tài)控制為截止?fàn)顟B(tài)，因而開(kāi)關(guān)(Sff)控制電路120的第I段的CMOS反相器B21的下側(cè)開(kāi)關(guān)元件的N溝道MOS晶體管M22被控制為強(qiáng)制截止?fàn)顟B(tài)。因此，開(kāi)關(guān)(SW)控制電路120的第I段的CMOS反相器B21的輸出端子通過(guò)電阻器R21被上拉至輸出端子230的輸出電源電壓V0UT。其結(jié)果是，通過(guò)開(kāi)關(guān)(Sff)電路130從主電源(VM) 210的主電源電壓VM的選擇狀態(tài)切換為輔助電源(VB) 220的輔助電源電壓VB的選擇狀態(tài)。
[0198]在圖8所示的實(shí)施方式2的開(kāi)關(guān)(SW)控制電路120中追加的上拉電阻器R21具有如下功能:在第I段的CMOS反相器B21的下側(cè)的N溝道MOS晶體管M22被控制為強(qiáng)制截止?fàn)顟B(tài)的情況下，能夠?qū)⒌贗段的CMOS反相器B21的輸出端子可靠地上拉至輸出端子230的輸出電源電壓VOUT的電壓電平。
[0199]例如，測(cè)量電路110的比較器1101的動(dòng)作下限電壓VMMin是1.4V，對(duì)開(kāi)關(guān)(SW)控制電路120的第I段的CMOS反相器B21追加的N溝道MOS晶體管M23的柵極源極間閾值電壓是0.7V。
[0200]在圖8所示的實(shí)施方式2中，在測(cè)量電路110中，將被串聯(lián)連接在主電源(VM)210的主電源電壓VM和基準(zhǔn)電源GND之間的三個(gè)分壓電阻器R11、Rl2、Rl3的電阻值之間設(shè)定為R11+R12 = R13的關(guān)系。
[0201]因此，在主電源(VM)210的主電源電壓VM比測(cè)量電路110的比較器1101的動(dòng)作下限電壓VMMin即1.4V高的情況下，測(cè)量電路110的分壓電阻器R12、R13的共同連接節(jié)點(diǎn)的電壓，成為比N溝道MOS晶體管M23的柵極源極間閾值電壓0.7V高的電壓。在該情況下，通過(guò)測(cè)量電路110的分壓電阻器R12、R13的共同連接節(jié)點(diǎn)的電壓，N溝道MOS晶體管M23被控制為導(dǎo)通狀態(tài)。
[0202]與此相對(duì)，在主電源(VM) 210的主電源電壓VM比測(cè)量電路110的比較器1101的動(dòng)作下限電壓VMMin即1.4V低的情況下，測(cè)量電路110的分壓電阻器R12、R13的共同連接節(jié)點(diǎn)的電壓成為比N溝道MOS晶體管M23的柵極源極間閾值電壓0.7V低的電壓。在該情況下，通過(guò)測(cè)量電路110的分壓電阻器R12、R13的共同連接節(jié)點(diǎn)的電壓，N溝道MOS晶體管M23被控制為截止?fàn)顟B(tài)。因此，開(kāi)關(guān)(SW)控制電路120的第I段的CMOS反相器B21的下側(cè)開(kāi)關(guān)元件的N溝道MOS晶體管M22被控制為強(qiáng)制截止?fàn)顟B(tài)。由此，第I段的CMOS反相器B21的輸出端子通過(guò)電阻器R21被上拉至輸出端子230的輸出電源電壓V0UT。其結(jié)果是，通過(guò)開(kāi)關(guān)(SW)電路130從主電源(VM) 210的主電源電壓VM的選擇狀態(tài)切換為輔助電源(VB)220的輔助電源電壓VB的選擇狀態(tài)。
[0203]因此，通過(guò)圖8所示的實(shí)施方式2，在主電源(VM) 210的主電源電壓VM降低至比比較器1101的動(dòng)作下限電壓VMMin即1.4V低的電壓、而且比較器1101對(duì)主電源電壓VM和輔助電源電壓VB的電壓比較動(dòng)作停止時(shí)，能夠強(qiáng)制設(shè)定開(kāi)關(guān)(SW)電路130的選擇動(dòng)作。即，在該強(qiáng)制設(shè)定的選擇動(dòng)作中，能夠與比較器1101對(duì)主電源電壓VM和輔助電源電壓VB的電壓比較動(dòng)作無(wú)關(guān)地，通過(guò)開(kāi)關(guān)(SW)電路130選擇輔助電源(VB) 220的輔助電源電壓VB，并從輸出端子230生成輸出電源電壓VOUT。
[0204][實(shí)施方式3]
[0205]圖9是表示實(shí)施方式3的電源供給電路100的結(jié)構(gòu)的圖。
[0206]圖9所示的實(shí)施方式3的電源供給電路100在以下方面與圖1?圖7所示的實(shí)施方式I及圖8所示的實(shí)施方式2的電源供給電路100不同。
[0207]即，在圖9所示的實(shí)施方式3的電源供給電路100中，在測(cè)量電路110中追加了另一個(gè)比較器1102和基準(zhǔn)電壓生成電路1103，在開(kāi)關(guān)(SW)控制電路120中，對(duì)于第I段的反相器B21的輸入端子追加連接了二輸入與門(mén)A21。
[0208]在圖9所示的實(shí)施方式3的電源供給電路100的測(cè)量電路110中，電阻器Rll的一端和比較器1101的非反轉(zhuǎn)輸入端子(+)被供給主電源(VM)210的主電源電壓VM，電阻器Rll的另一端與另一個(gè)比較器1102的非反轉(zhuǎn)輸入端子(+)連接。另一個(gè)比較器1102的反轉(zhuǎn)輸入端子(_)被供給從基準(zhǔn)電壓生成電路1103生成的基準(zhǔn)電壓，電阻器Rll的另一端及另一個(gè)比較器1102的非反轉(zhuǎn)輸入端子(+)通過(guò)被串聯(lián)連接的兩個(gè)電阻器R12、R13與基準(zhǔn)電源(GND)連接。
[0209]測(cè)量電路110的比較器1101的輸出端子和另一個(gè)比較器1102的輸出端子，分別與開(kāi)關(guān)(SW)控制電路120的二輸入與門(mén)A21的第I輸入端子和第2輸入端子連接，二輸入與門(mén)A21的輸出端子與第I段的反相器B21的輸入端子連接。
[0210]由于輔助電源(VB) 220的電池221的剩余容量的降低等，通過(guò)比較器1101對(duì)主電源電壓VM與輔助電源電壓VB的電壓比較動(dòng)作，測(cè)量電源電壓VM SVB的大小關(guān)系，開(kāi)關(guān)(Sff)電路130選擇電壓較高的主電源(VM) 210的主電源電壓VM，并在輸出端子230生成輸出電源電壓V0UT。但是，在該狀態(tài)下，存在主電源(VM) 210的主電源電壓VM降低至比比較器1101的動(dòng)作下限電壓VMMin低的電壓，導(dǎo)致比較器1101對(duì)主電源電壓VM與輔助電源電壓VB的電壓比較動(dòng)作停止的風(fēng)險(xiǎn)性。
[0211]在圖9所示的實(shí)施方式3的電源供給電路100中，在該狀態(tài)下，在主電源(VM)210的主電源電壓VM降低至比比較器1101的動(dòng)作下限電壓VMMin低的電壓以前，執(zhí)行以下說(shuō)明的強(qiáng)制設(shè)定動(dòng)作。即，由于主電源(VM)210的主電源電壓VM的降低，供給到另一個(gè)比較器1102的非反轉(zhuǎn)輸入端子(+)的測(cè)量電路110的分壓電阻器R11、R12的共同連接節(jié)點(diǎn)的電壓、比從基準(zhǔn)電壓生成電路1103供給到另一個(gè)比較器1102的反轉(zhuǎn)輸入端子㈠的基準(zhǔn)電壓低。因此，由于測(cè)量電路110的另一個(gè)比較器1102的輸出端子的輸出電壓被設(shè)定為低電平，因而開(kāi)關(guān)(SW)控制電路120的二輸入與門(mén)A21的第2輸入端子的輸入電壓被強(qiáng)制設(shè)定為低電平“O”。其結(jié)果是，第I段的CMOS反相器B21的輸出端子被上拉至生成端子230的輸出電源電壓V0UT。因此，通過(guò)開(kāi)關(guān)(SW)電路130從主電源(VM) 210的主電源電壓VM的選擇狀態(tài)切換為輔助電源(VB) 220的輔助電源電壓VB的選擇狀態(tài)。
[0212]例如，測(cè)量電路110的比較器1101和另一個(gè)比較器1102的動(dòng)作下限電壓VMMin是2.0V，從基準(zhǔn)電壓生成電路1103生成的基準(zhǔn)電壓是實(shí)質(zhì)上不能忽視溫度依賴性的硅的帶隙基準(zhǔn)電壓即1.2V。因此，在主電源(VM) 210的主電源電壓VM是動(dòng)作下限電壓即2.0V的情況下，以使在分壓電阻器Rll的兩端產(chǎn)生0.8V的電壓降、在兩個(gè)串聯(lián)連接的分壓電阻器R12、R13產(chǎn)生1.2V的電壓降的方式，設(shè)定三個(gè)分壓電阻器Rll、R12、R13的阻值。
[0213]因此，在主電源(VM)210的主電源電壓VM是比動(dòng)作下限電壓VMMin即2.0V高的電壓的情況下，供給到另一個(gè)比較器1102的非反轉(zhuǎn)輸入端子⑴的測(cè)量電路110的分壓電阻器R11、R12的共同連接節(jié)點(diǎn)的電壓、成為比從基準(zhǔn)電壓生成電路1103供給到另一個(gè)比較器1102的反轉(zhuǎn)輸入端子㈠的基準(zhǔn)電壓高的電平。因此，測(cè)量電路110的另一個(gè)比較器1102的輸出端子的輸出電壓被設(shè)定為高電平，因而開(kāi)關(guān)(SW)控制電路120的二輸入與門(mén)A21的第2輸入端子的輸入電壓被設(shè)定為高電平“I”。其結(jié)果是，根據(jù)通過(guò)比較器1101對(duì)主電源電壓VM與輔助電源電壓VB的電壓比較動(dòng)作而判定的電源電壓VM ^ VB的大小關(guān)系，決定基于開(kāi)關(guān)(SW)控制電路120的開(kāi)關(guān)(SW)電路130的選擇動(dòng)作。因此，在主電源(VM) 210的主電源電壓VM是比輔助電源(VB) 220的輔助電源電壓VB高的電壓的情況下，通過(guò)開(kāi)關(guān)(Sff)電路130選擇主電源(VM) 210的主電源電壓VM，并從輸出端子230生成輸出電源電壓VOUT0與此相反，在主電源(VM) 210的主電源電壓VM是比輔助電源(VB) 220的輔助電源電壓VB低的電壓的情況下，通過(guò)開(kāi)關(guān)(SW)電路130選擇輔助電源(VB) 220的輔助電源電壓VB,并從輸出端子230生成輸出電源電壓VOUT。
[0214]但是，在主電源(VM) 210的主電源電壓VM是比動(dòng)作下限電壓VMMin即2.0V低的電壓的情況下，供給到另一個(gè)比較器1102的非反轉(zhuǎn)輸入端子⑴的測(cè)量電路110的分壓電阻器R11、R12的共同連接節(jié)點(diǎn)的電壓、成為比從基準(zhǔn)電壓生成電路1103供給到另一個(gè)比較器1102的反轉(zhuǎn)輸入端子㈠的基準(zhǔn)電壓低的電平。因此，測(cè)量電路110的另一個(gè)比較器1102的輸出端子的輸出電壓被設(shè)定為低電平，因而開(kāi)關(guān)(SW)控制電路120的二輸入與門(mén)A21的第2輸入端子的輸入電壓被強(qiáng)制設(shè)定為低電平“O”。其結(jié)果是，基于開(kāi)關(guān)(SW)控制電路120的開(kāi)關(guān)(SW)電路130的選擇動(dòng)作、與比較器1101對(duì)主電源電壓VM與輔助電源電壓VB的電壓比較動(dòng)作無(wú)關(guān)，通過(guò)開(kāi)關(guān)(SW)電路130選擇輔助電源(VB) 220的輔助電源電壓VB，并從輸出端子230生成輸出電源電壓VOUT。
[0215]另外，在圖9所示的實(shí)施方式3的電源供給電路100中，與圖5所示的實(shí)施方式I的電源供給電路100相同地，在電源備份動(dòng)作模式時(shí)，響應(yīng)低電平“O”的負(fù)載控制信號(hào)LC，負(fù)載電路300被控制為低功耗狀態(tài)。即，在負(fù)載電路300中由SRAM構(gòu)成的存儲(chǔ)器310的讀出動(dòng)作及寫(xiě)入動(dòng)作的存儲(chǔ)器存取動(dòng)作被禁止，僅執(zhí)行數(shù)據(jù)保存動(dòng)作。另外，響應(yīng)低電平“O”的負(fù)載控制信號(hào)LC，微處理器(MCU) 330進(jìn)入低功耗的待機(jī)模式，而定時(shí)器電路(RTC) 320持續(xù)進(jìn)行預(yù)定的定時(shí)器動(dòng)作。
[0216][實(shí)施方式4]
[0217]圖10是表示實(shí)施方式4的電源供給電路100的結(jié)構(gòu)的圖。
[0218]圖10所示的實(shí)施方式4的電源供給電路100在以下方面與圖9所示的實(shí)施方式3的電源供給電路100不同。
[0219]S卩，在圖10所示的實(shí)施方式4的電源供給電路100中，在測(cè)量電路110的比較器1101的輸出端子及另一個(gè)比較器1102的輸出端子、與開(kāi)關(guān)(SW)控制電路120的二輸入與門(mén)A21的第I輸入端子及第2輸入端子之間，追加了電平移位電路1104。
[0220]S卩，測(cè)量電路110的比較器1101的輸出端子與電平移位電路1104的第I輸入端子連接，測(cè)量電路110的另一個(gè)比較器1102的輸出端子與電平移位電路1104的第2輸入端子連接。另外，開(kāi)關(guān)(SW)控制電路120的二輸入與門(mén)A21的第I輸入端子與電平移位電路1104的第I輸出端子連接，開(kāi)關(guān)(SW)控制電路120的二輸入與門(mén)A21的第2輸入端子與電平移位電路1104的第2輸出端子連接。
[0221]在上述圖9所示的實(shí)施方式3的電源供給電路100中假定如下的狀態(tài):響應(yīng)作為初期條件的電源電壓VM〈VB的大小關(guān)系，通過(guò)開(kāi)關(guān)(SW)電路130選擇輔助電源(VB)220的輔助電源電壓VB，并從輸出端子230生成輸出電源電壓V0UT。在該情況下，將在電源供給電路100的輸出端子230作為輸出電源電壓VOUT而輸出的電壓較高的輔助電源電壓VB，作為動(dòng)作電源電壓提供給開(kāi)關(guān)(SW)控制電路120的二輸入與門(mén)A21。另外，圖9所示的實(shí)施方式3的電源供給電路100的初期條件是:主電源(VM)210的主電源電壓VM是比動(dòng)作下限電壓VMMin即2.0V高的電壓。其結(jié)果是，供給到另一個(gè)比較器1102的非反轉(zhuǎn)輸入端子(+)的測(cè)量電路110的分壓電阻器R11、R12的共同連接節(jié)點(diǎn)的電壓、成為比從基準(zhǔn)電壓生成電路1103供給到反轉(zhuǎn)輸入端子㈠的基準(zhǔn)電壓高的電平。因此，從測(cè)量電路110的另一個(gè)比較器1102的輸出端子生成具有主電源電壓VM(〈VB)的電壓電平的高電平的輸出信號(hào)。
[0222]假定圖9所示的實(shí)施方式3的電源供給電路100的開(kāi)關(guān)(SW)控制電路120中所包含的二輸入與門(mén)A21的上側(cè)的P溝道MOS晶體管的閾值電壓是VthP(負(fù)的電壓值)。著眼于供給到測(cè)量電路110中的比較器1101、1102的主電源(VM) 210的主電源電壓VM以及作為電源供給電路100的輸出端子230的輸出電源電壓VOUT而供給到開(kāi)關(guān)(SW)控制電路120的輔助電源(VB)220的輔助電源電壓VB、與P溝道MOS晶體管的閾值電壓VthP。以使它們之間存在電源電壓VM〈VB-1 VthP I的關(guān)系的方式，使主電源(VM) 210的主電源電壓VM的電源電平降低，由此通過(guò)二輸入與門(mén)A21的電路結(jié)構(gòu)，在二輸入與門(mén)A21流過(guò)不能忽視的電流電平的擊穿電流。
[0223]與此相對(duì)，在圖10所示的實(shí)施方式4的電源供給電路100中，利用電平移位電路1104來(lái)解決上述擊穿電流的問(wèn)題，該電平移位電路1104被追加在測(cè)量電路110的比較器1101的輸出端子及另一個(gè)比較器1102的輸出端子、與開(kāi)關(guān)(SW)控制電路120的二輸入與門(mén)A21的第I輸入端子及第2輸入端子之間。
[0224]S卩，在圖10所示的實(shí)施方式4的電源供給電路100中追加的電平移位電路1104具有如下功能:將具有從比較器1101、1102的輸出端子生成的主電源電壓VM(〈VB)的電壓電平的高電平的輸出信號(hào)、轉(zhuǎn)換為具有明確的高電平的電平移位輸出信號(hào)。利用該圖10的電平移位電路1104實(shí)現(xiàn)的明確的高電平，被設(shè)定為作為供給到開(kāi)關(guān)(SW)控制電路120的二輸入與門(mén)A21的、電源供給電路100的輸出端子230的輸出電源電壓VOUT而輸出的電壓較高的輔助電源電壓VB的電壓電平。其結(jié)果是，如圖10所示，主電源(VM)210的主電源電壓VM和輸出端子230的輸出電源電壓VOUT分別作為動(dòng)作電源電壓提供給電平移位電路1104的輸入電路和輸出電路。
[0225]《電平移位電路的信號(hào)傳遞電路》
[0226]圖11是表示圖10所示的實(shí)施方式4的電平移位電路1104的第I輸入端子及第2輸入端子與第I輸出端子及第2輸出端子之間的信號(hào)傳遞電路的結(jié)構(gòu)的圖。
[0227]如圖11所示，電平移位電路1104的信號(hào)傳遞電路由輸入段CMOS反相器B31和中間段CMOS電平上升電路B32和輸出段CMOS反相器B33構(gòu)成。
[0228]輸入段CMOS反相器B31連接在主電源(VM) 210的主電源電壓VM和基準(zhǔn)電源(GND)之間，將電平移位電路1104的第I輸入端子及第2輸入端子的輸入信號(hào)inL供給到輸入段CMOS反相器B31的輸入端子。
[0229]中間段CMOS電平上升電路B32由作為上側(cè)元件的P溝道MOS晶體管M31和M32、及作為下側(cè)元件的N溝道MOS晶體管M33和M34構(gòu)成。電源供給電路100的輸出端子230的輸出電源電壓VOUT與作為上側(cè)元件的P溝道MOS晶體管M31、M32的源極連接，基準(zhǔn)電源(GND)與作為下側(cè)元件的N溝道MOS晶體管M33、M34的源極連接。在中間段CMOS電平上升電路B32中，P溝道MOS晶體管M31的漏極與N溝道MOS晶體管M33的漏極連接，P溝道MOS晶體管M32的漏極與N溝道MOS晶體管M34的漏極連接。P溝道MOS晶體管M31、M32的柵極和漏極以所謂交叉耦合的形式進(jìn)行連接，以便使作為上側(cè)元件的P溝道MOS晶體管M3UM32構(gòu)成數(shù)據(jù)鎖存型負(fù)載。
[0230]將輸入段CMOS反相器B31的輸出信號(hào)供給到下側(cè)元件的N溝道MOS晶體管M33的柵極，將輸入段CMOS反相器B31的輸入端子的輸入信號(hào)inL供給到下側(cè)元件的N溝道MOS晶體管M34的柵極。
[0231 ] 中間段CMOS電平上升電路B32的P溝道MOS晶體管M32的漏極與N溝道MOS晶體管M34的漏極的共同連接節(jié)點(diǎn)，作為中間段CMOS電平上升電路B32的輸出端子發(fā)揮作用。
[0232]將中間段CMOS電平上升電路B32的輸出端子的輸出信號(hào)供給到輸出段CMOS反相器B33的輸入端子，從輸出段CMOS反相器B33的輸出端子生成具有上述明確的高電平的電平移位輸出信號(hào)。
[0233]在圖11所示的電平移位電路1104的輸入端子的輸入信號(hào)inL是低電平的情況下，輸入段CMOS反相器B31的輸出信號(hào)成為高電平，因而在中間段CMOS電平上升電路B32中，N溝道MOS晶體管M33成為導(dǎo)通狀態(tài)，N溝道MOS晶體管M34成為截止?fàn)顟B(tài)。因此，中間段CMOS電平上升電路B32的P溝道MOS晶體管M31成為截止?fàn)顟B(tài)，P溝道MOS晶體管M32成為導(dǎo)通狀態(tài)。其結(jié)果是，中間段CMOS電平上升電路B32的P溝道MOS晶體管M32與N溝道MOS晶體管M34的共同漏極連接節(jié)點(diǎn)的輸出端子，成為具有輸出端子230的輸出電源電壓VOUT的電壓電平的高電平。因此，響應(yīng)中間段CMOS電平上升電路B32的高電平的輸出信號(hào)，從輸出段CMOS反相器B33的輸出端子outL生成具有基準(zhǔn)電源(GND)的電壓電平的低電平的電平移位輸出信號(hào)。
[0234]在圖11所示的電平移位電路1104的輸入端子的輸入信號(hào)inL是高電平的情況下，輸入段CMOS反相器B31的輸出信號(hào)成為低電平，因而在中間段CMOS電平上升電路B32中，N溝道MOS晶體管M33成為截止?fàn)顟B(tài)，N溝道MOS晶體管M34成為導(dǎo)通狀態(tài)。因此，中間段CMOS電平上升電路B32的P溝道MOS晶體管M31成為導(dǎo)通狀態(tài)，P溝道MOS晶體管M32成為截止?fàn)顟B(tài)。其結(jié)果是，中間段CMOS電平上升電路B32的P溝道MOS晶體管M32與N溝道MOS晶體管M34的共同漏極連接節(jié)點(diǎn)的輸出端子，成為具有基準(zhǔn)電源(GND)的電壓電平的低電平。因此，響應(yīng)中間段CMOS電平上升電路B32的低電平的輸出信號(hào)，從輸出段CMOS反相器B33的輸出端子outL生成具有輸出端子230的輸出電源電壓VOUT的電壓電平的明確的高電平的電平移位輸出信號(hào)。
[0235]通過(guò)以上說(shuō)明的圖10和圖11所示的實(shí)施方式4的電源供給電路100，能夠降低開(kāi)關(guān)(SW)控制電路120中所包含的二輸入與門(mén)A21的擊穿電流和無(wú)用的功耗。
[0236][實(shí)施方式5]
[0237]圖12是表示實(shí)施方式5的電源供給電路100的結(jié)構(gòu)的圖。
[0238]圖12所示的實(shí)施方式5的電源供給電路100是將圖8所示的實(shí)施方式2的電源供給電路100和圖9所示的實(shí)施方式3的電源供給電路100進(jìn)行組合，并且在開(kāi)關(guān)(SW)控制電路120的二輸入與門(mén)A21與基準(zhǔn)電源(GND)之間追加了 N溝道MOS晶體管M24而得到的。
[0239]因此，在圖12所示的實(shí)施方式5的電源供給電路100中，與圖8所示的實(shí)施方式2的電源供給電路100相同地，在主電源(VM) 210的主電源電壓VM降低至比比較器1101的動(dòng)作下限電壓VMMin低的電壓、而且比較器1101的電壓比較動(dòng)作停止時(shí)，能夠進(jìn)行開(kāi)關(guān)(SW)電路130的選擇動(dòng)作的強(qiáng)制設(shè)定。即，在該強(qiáng)制設(shè)定的選擇動(dòng)作中，能夠與比較器1101對(duì)主電源電壓VM和輔助電源電壓VB的電壓比較動(dòng)作無(wú)關(guān)地，通過(guò)開(kāi)關(guān)(SW)電路130選擇輔助電源(VB) 220的輔助電源電壓VB，并從輸出端子230生成輸出電源電壓V0UT。
[0240]另外，在圖12所示的實(shí)施方式5的電源供給電路100中，在如上所述由于主電源(VM) 210的主電源電壓VM的電源電平的降低，而從測(cè)量電路110的比較器1101和另一個(gè)比較器1102雙方生成了具有主電源電壓VM (<VB)的電壓電平的輸出信號(hào)的情況下，能夠消除二輸入與門(mén)A21的擊穿電流流過(guò)的情況。即，如果主電源(VM) 210的主電源電壓VM比比較器1101、1102的動(dòng)作下限電壓VMMin低，則通過(guò)測(cè)量電路的分壓電阻器R12、R13的共同連接節(jié)點(diǎn)的電壓，將N溝道MOS晶體管M23、M24控制為截止?fàn)顟B(tài)。因此，能夠通過(guò)在二輸入與門(mén)A21與基準(zhǔn)電源(GND)之間連接的N溝道MOS晶體管M24的截止?fàn)顟B(tài)，消除二輸入與門(mén)A21的擊穿電流流過(guò)的情況。另外，通過(guò)N溝道MOS晶體管M23的截止?fàn)顟B(tài)，將開(kāi)關(guān)(SW)控制電路120的第I段的CMOS反相器B21的下側(cè)開(kāi)關(guān)元件的N溝道MOS晶體管M22控制為強(qiáng)制截止?fàn)顟B(tài)。因此，開(kāi)關(guān)(SW)控制電路120的第I段的CMOS反相器B21的上側(cè)開(kāi)關(guān)元件的P溝道MOS晶體管M21被控制為強(qiáng)制導(dǎo)通狀態(tài)，第I段的CMOS反相器B21的輸出端子被上拉至輸出端子230的輸出電源電壓V0UT。其結(jié)果是，能夠通過(guò)開(kāi)關(guān)(SW)電路130從主電源(VM) 210的主電源電壓VM的選擇狀態(tài)切換為輔助電源(VB) 220的輔助電源電壓VB的選擇狀態(tài)。
[0241][實(shí)施方式6]
[0242]圖13是表示實(shí)施方式6的電源供給電路100的結(jié)構(gòu)的圖。
[0243]圖13所示的實(shí)施方式6的電源供給電路100在以下方面與圖12所示的實(shí)施方式5的電源供給電路100不同。
[0244]S卩，在圖13所示的實(shí)施方式6的電源供給電路100中，追加了圖10所示的實(shí)施方式4的電平移位電路1104。
[0245]因此，在圖13所示的實(shí)施方式6的電源供給電路100中，在主電源(VM) 210的主電源電壓VM下降的情況下，能夠通過(guò)與二輸入與門(mén)A21連接的N溝道MOS晶體管M24的截止?fàn)顟B(tài)和基于電平移位電路1104的電平轉(zhuǎn)換功能，消除二輸入與門(mén)A21的擊穿電流。
[0246][實(shí)施方式7]
[0247]圖14是表示實(shí)施方式7的電源供給電路100的結(jié)構(gòu)的圖。
[0248]圖14所示的實(shí)施方式7的電源供給電路100在以下方面與圖1所示的實(shí)施方式I的電源供給電路100不同。
[0249]S卩，在圖14所示的實(shí)施方式7的電源供給電路100中，追加了圖10所示的實(shí)施方式4的電平移位電路1104。
[0250]因此，在圖14所示的實(shí)施方式7的電源供給電路100中，在主電源(VM) 210的主電源電壓VM下降的情況下，能夠通過(guò)與開(kāi)關(guān)(SW)控制電路120的第I段CMOS反相器B21連接的電平移位電路1104的電平轉(zhuǎn)換功能，消除第I段CMOS反相器B21的擊穿電流。
[0251]以上，通過(guò)各種實(shí)施方式具體說(shuō)明了由本
【發(fā)明者】完成的發(fā)明，但本發(fā)明不限于此，當(dāng)然能夠在不脫離其宗旨的范圍內(nèi)進(jìn)行各種變更。
[0252]例如，與圖14所示的實(shí)施方式7相同地，在具備圖5所示的實(shí)施方式I的電源供給電路100的電子裝置10的另一種結(jié)構(gòu)中，也能夠在測(cè)量電路110的比較器1101的輸出端子與開(kāi)關(guān)(SW)控制電路120的第I反相器B21的輸入端子之間追加電平移位電路1104。
[0253]另外，在具備圖8所示的實(shí)施方式2的電源供給電路100的電子裝置10的結(jié)構(gòu)中，也能夠在測(cè)量電路I1的比較器1101的輸出端子與開(kāi)關(guān)(SW)控制電路120的第I反相器B21的輸入端子之間追加電平移位電路1104。
[0254]另外，構(gòu)成開(kāi)關(guān)(SW)電路130的開(kāi)關(guān)元件M3m、M3b不限于MOS晶體管，也能夠使用絕緣柵極雙向晶體管(IGBT)、SCR (Si I icon Controlled Rectifier:可控硅整流器)或被稱為晶閘管的控制整流元件。
[0255]另外，將測(cè)量電路110和開(kāi)關(guān)(SW)控制電路120和開(kāi)關(guān)(SW)電路130進(jìn)行集成得到的電源供給電路100，不限于半導(dǎo)體集成電路的單片半導(dǎo)體芯片。例如，也能夠構(gòu)成為將構(gòu)成開(kāi)關(guān)(SW)電路130的開(kāi)關(guān)元件M3m、M3b的大功率半導(dǎo)體芯片、以及對(duì)測(cè)量電路110和開(kāi)關(guān)(SW)控制電路120進(jìn)行集成得到的CMOS半導(dǎo)體集成電路的半導(dǎo)體芯片塑封在一個(gè)樹(shù)脂塑封封裝體中的混合型半導(dǎo)體集成電路。該混合型的半導(dǎo)體器件在半導(dǎo)體業(yè)界被稱為系統(tǒng)封裝(SIP:System In Package)或者多芯片模塊(MCM:Multi_Chip Module)。
[0256]另外，構(gòu)成為負(fù)載電路300的半導(dǎo)體集成電路不限于將存儲(chǔ)器310和定時(shí)器電路320和微處理器(MCU) 330進(jìn)行集成得到的半導(dǎo)體芯片。例如，作為負(fù)載電路300的半導(dǎo)體集成電路當(dāng)然也能夠應(yīng)用于將動(dòng)態(tài)圖像處理用處理器等具有大規(guī)模邏輯功能的IP核進(jìn)行集成得到的半導(dǎo)體芯片。
【權(quán)利要求】
1.一種半導(dǎo)體集成電路，包括電源供給電路，該電源供給電路具有第I輸入端子、第2輸入端子和輸出端子，其中， 來(lái)自主電源的主電源電壓能夠供給到所述第I輸入端子，來(lái)自輔助電源的輔助電源電壓能夠供給到所述第2輸入端子，從所述輸出端子生成的輸出電源電壓能夠供給到負(fù)載， 所述電源供給電路具備測(cè)量電路、開(kāi)關(guān)控制電路和開(kāi)關(guān)電路， 所述開(kāi)關(guān)電路包括--第I開(kāi)關(guān)元件，連接于所述第I輸入端子與所述輸出端子之間；以及第2開(kāi)關(guān)元件，連接于所述第2輸入端子與所述輸出端子之間， 所述測(cè)量電路通過(guò)供給到所述第I輸入端子的所述主電源電壓而動(dòng)作，將供給到所述第I輸入端子的所述主電源電壓和供給到所述第2輸入端子的所述輔助電源電壓進(jìn)行比較， 所述開(kāi)關(guān)控制電路響應(yīng)所述測(cè)量電路的判定信號(hào)，控制所述開(kāi)關(guān)電路的所述第I開(kāi)關(guān)元件和所述第2開(kāi)關(guān)元件， 在供給到所述第I輸入端子的所述主電源電壓是比供給到所述第2輸入端子的所述輔助電源電壓高的電壓的情況下，響應(yīng)所述測(cè)量電路的判定信號(hào)，所述開(kāi)關(guān)電路的所述第I開(kāi)關(guān)元件和所述第2開(kāi)關(guān)元件分別被控制為導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)， 在供給到所述第I輸入端子的所述主電源電壓是比供給到所述第2輸入端子的所述輔助電源電壓低的電壓的情況下，響應(yīng)所述測(cè)量電路的判定信號(hào)，所述開(kāi)關(guān)電路的所述第I開(kāi)關(guān)元件和所述第2開(kāi)關(guān)元件分別被控制為截止?fàn)顟B(tài)和導(dǎo)通狀態(tài)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中， 所述測(cè)量電路包括比較器，該比較器通過(guò)供給到所述第I輸入端子的所述主電源電壓而動(dòng)作，將供給到所述第I輸入端子的所述主電源電壓和供給到所述第2輸入端子的所述輔助電源電壓進(jìn)行比較， 所述測(cè)量電路的所述判定信號(hào)是從所述比較器的輸出端子生成的。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其中， 所述開(kāi)關(guān)電路的連接于所述第I輸入端子與所述輸出端子之間的所述第I開(kāi)關(guān)元件采用防止從所述輸出端子向所述第I輸入端子的逆流的結(jié)構(gòu)， 所述開(kāi)關(guān)電路的連接于所述第2輸入端子與所述輸出端子之間的所述第2開(kāi)關(guān)元件采用防止從所述輸出端子向所述第2輸入端子的逆流的結(jié)構(gòu)。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路，其中， 所述開(kāi)關(guān)電路的所述第I開(kāi)關(guān)元件和所述第2開(kāi)關(guān)元件分別包括第IMOS晶體管和第2M0S晶體管， 防止從所述輸出端子向所述第I輸入端子的逆流的所述結(jié)構(gòu)以及防止從所述輸出端子向所述第2輸入端子的逆流的所述結(jié)構(gòu)，分別包括所述第IMOS晶體管的漏極與基板之間的寄生二極管、和所述第2M0S晶體管的漏極與基板之間的寄生二極管。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體集成電路，其中， 被供給從所述電源供給電路的所述輸出端子生成的所述輸出電源電壓的所述負(fù)載包括內(nèi)核電路， 在供給到所述第I輸入端子的所述主電源電壓是比供給到所述第2輸入端子的所述輔助電源電壓低的電壓的情況下，通過(guò)響應(yīng)所述測(cè)量電路的判定信號(hào)而從所述電源供給電路供給到所述負(fù)載的負(fù)載控制信號(hào)，將所述內(nèi)核電路控制為低功耗模式。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其中， 所述開(kāi)關(guān)控制電路包括:第I反相器，輸入端子被供給所述測(cè)量電路的判定信號(hào)；以及第2反相器，輸入端子被供給所述第I反相器的輸出信號(hào)， 所述開(kāi)關(guān)電路的所述第I開(kāi)關(guān)元件的所述第IMOS晶體管和所述第2開(kāi)關(guān)元件的所述第2M0S晶體管是P溝道MOS晶體管， 所述開(kāi)關(guān)電路的所述第IMOS晶體管的柵極和所述第2M0S晶體管的柵極分別通過(guò)所述開(kāi)關(guān)控制電路的所述第I反相器的所述輸出信號(hào)和所述第2反相器的所述輸出信號(hào)而驅(qū)動(dòng)。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路，其中， 響應(yīng)供給到所述第I輸入端子的所述主電源電壓降低至比所述比較器的動(dòng)作下限電壓低的電壓的情況，所述開(kāi)關(guān)控制電路將所述開(kāi)關(guān)電路的所述第I開(kāi)關(guān)元件和所述第2開(kāi)關(guān)元件分別控制為截止?fàn)顟B(tài)和導(dǎo)通狀態(tài)。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路，其中， 所述開(kāi)關(guān)控制電路還包括N溝道控制MOS晶體管，該N溝道控制MOS晶體管的漏極源極電流路徑連接于所述第I反相器和基準(zhǔn)電位之間， 響應(yīng)供給到所述第I輸入端子的所述主電源電壓降低至比所述比較器的所述動(dòng)作下限電壓低的電壓的情況，所述N溝道控制MOS晶體管被控制為截止?fàn)顟B(tài)，所述開(kāi)關(guān)電路的所述第I開(kāi)關(guān)元件和所述第2開(kāi)關(guān)元件分別被控制為截止?fàn)顟B(tài)和導(dǎo)通狀態(tài)。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路，其中， 所述測(cè)量電路還包括另一個(gè)比較器，該另一個(gè)比較器通過(guò)供給到所述第I輸入端子的所述主電源電壓而動(dòng)作，并檢測(cè)供給到所述第I輸入端子的所述主電源電壓降低至比所述比較器的動(dòng)作下限電壓低的電壓的情況， 所述開(kāi)關(guān)控制電路還包括具有第I輸入端子、第2輸入端子和輸出端子的二輸入與門(mén)，所述測(cè)量電路的所述比較器的輸出信號(hào)和所述另一個(gè)比較器的輸出信號(hào)，分別供給到所述開(kāi)關(guān)控制電路的所述二輸入與門(mén)的所述第I輸入端子和所述第2輸入端子， 所述開(kāi)關(guān)控制電路的所述二輸入與門(mén)的所述輸出端子與所述第I反相器的所述輸入端子連接。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路，其中， 所述電源供給電路還包括連接于所述測(cè)量電路和所述開(kāi)關(guān)控制電路之間的電平移位電路， 將供給到所述電源供給電路的所述第I輸入端子的所述主電源電壓和從所述電源供給電路的所述輸出端子生成的所述輸出電源電壓，作為電源電壓供給到所述電平移位電路， 將所述測(cè)量電路的所述比較器的所述輸出信號(hào)和所述另一個(gè)比較器的所述輸出信號(hào)，分別供給到所述電平移位電路的第I輸入端子和第2輸入端子， 所述電平移位電路的第I輸出端子和第2輸出端子分別與所述開(kāi)關(guān)控制電路的所述二輸入與門(mén)的所述第I輸入端子和所述第2輸入端子連接， 所述電平移位電路具有如下功能:將分別供給到所述電平移位電路的所述第I輸入端子和所述第2輸入端子的高電平的輸入信號(hào)，轉(zhuǎn)換為在所述電平移位電路的所述第I輸出端子和所述第2輸出端子分別生成的高電平的電平移位輸出信號(hào)， 分別供給到所述電平移位電路的所述第I輸入端子和所述第2輸入端子的高電平的所述輸入信號(hào)具有供給到所述第I輸入端子的所述主電源電壓的電壓電平， 在所述電平移位電路的所述第I輸出端子和所述第2輸出端子分別生成的高電平的所述電平移位輸出信號(hào)具有從所述電源供給電路的所述輸出端子生成的所述輸出電源電壓的電壓電平。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路，其中， 所述測(cè)量電路還包括:分壓電路，生成供給到所述第I輸入端子的所述主電源電壓的分壓電壓；以及基準(zhǔn)電壓生成電路，生成預(yù)定的比較基準(zhǔn)電壓， 所述另一個(gè)比較器通過(guò)將由所述分壓電路生成的所述分壓電壓與由所述基準(zhǔn)電壓生成電路生成的所述預(yù)定的比較基準(zhǔn)電壓進(jìn)行比較，檢測(cè)供給到所述第I輸入端子的所述主電源電壓降低至比所述比較器的所述動(dòng)作下限電壓低的電壓的情況。
12.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路，其中， 所述電源供給電路還包括連接于所述測(cè)量電路和所述開(kāi)關(guān)控制電路之間的電平移位電路， 將供給到所述電源供給電路的所述第I輸入端子的所述主電源電壓和從所述電源供給電路的所述輸出端子生成的所述輸出電源電壓，供給到所述電平移位電路， 將所述測(cè)量電路的所述比較器的所述輸出信號(hào)供給到所述電平移位電路的第I輸入端子， 所述電平移位電路的第I輸出端子與所述開(kāi)關(guān)控制電路的所述第I反相器的所述輸入端子連接， 所述電平移位電路具有如下功能:將供給到所述電平移位電路的所述第I輸入端子的高電平的輸入信號(hào)，轉(zhuǎn)換為在所述電平移位電路的所述第I輸出端子生成的高電平的電平移位輸出信號(hào)， 供給到所述電平移位電路的所述第I輸入端子的高電平的所述輸入信號(hào)，具有供給到所述第I輸入端子的所述主電源電壓的電壓電平， 在所述電平移位電路的所述第I輸出端子生成的高電平的所述電平移位輸出信號(hào)，具有從所述電源供給電路的所述輸出端子生成的所述輸出電源電壓的電壓電平。
13.根據(jù)權(quán)利要求1?12中任意一項(xiàng)所述的半導(dǎo)體集成電路，其中， 所述負(fù)載是包括內(nèi)核電路的半導(dǎo)體集成電路， 包括所述電源供給電路的所述半導(dǎo)體集成電路和所述負(fù)載的包括所述內(nèi)核電路的半導(dǎo)體集成電路是相同的半導(dǎo)體芯片。
14.根據(jù)權(quán)利要求1?12中任意一項(xiàng)所述的半導(dǎo)體集成電路，其中， 所述負(fù)載是包括內(nèi)核電路的半導(dǎo)體集成電路， 包括所述電源供給電路的所述半導(dǎo)體集成電路和所述負(fù)載的包括所述內(nèi)核電路的半導(dǎo)體集成電路分別是不同的半導(dǎo)體芯片。
15.一種半導(dǎo)體集成電路的動(dòng)作方法，該半導(dǎo)體集成電路包括具有第I輸入端子、第2輸入端子和輸出端子的電源供給電路，其中， 來(lái)自主電源的主電源電壓能夠供給到所述第I輸入端子，來(lái)自輔助電源的輔助電源電壓能夠供給到所述第2輸入端子，從所述輸出端子生成的輸出電源電壓能夠供給負(fù)載， 所述電源供給電路具備測(cè)量電路、開(kāi)關(guān)控制電路和開(kāi)關(guān)電路， 所述開(kāi)關(guān)電路包括:第I開(kāi)關(guān)元件，連接于所述第I輸入端子與所述輸出端子之間;第2開(kāi)關(guān)元件，連接于所述第2輸入端子與所述輸出端子之間， 所述測(cè)量電路通過(guò)供給到所述第I輸入端子的所述主電源電壓而動(dòng)作，將供給到所述第I輸入端子的所述主電源電壓和供給到所述第2輸入端子的所述輔助電源電壓進(jìn)行比較， 所述開(kāi)關(guān)控制電路響應(yīng)所述測(cè)量電路的判定信號(hào)，控制所述開(kāi)關(guān)電路的所述第I開(kāi)關(guān)元件和所述第2開(kāi)關(guān)元件， 在供給到所述第I輸入端子的所述主電源電壓是比供給到所述第2輸入端子的所述輔助電源電壓高的電壓的情況下，響應(yīng)所述測(cè)量電路的判定信號(hào)，所述開(kāi)關(guān)電路的所述第I開(kāi)關(guān)元件和所述第2開(kāi)關(guān)元件分別被控制為導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)， 在供給到所述第I輸入端子的所述主電源電壓是比供給到所述第2輸入端子的所述輔助電源電壓低的電壓的情況下，響應(yīng)所述測(cè)量電路的判定信號(hào)，所述開(kāi)關(guān)電路的所述第I開(kāi)關(guān)元件和所述第2開(kāi)關(guān)元件分別被控制為截止?fàn)顟B(tài)和導(dǎo)通狀態(tài)。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體集成電路的動(dòng)作方法，其中， 所述測(cè)量電路包括比較器，該比較器通過(guò)供給到所述第I輸入端子的所述主電源電壓而動(dòng)作，將供給到所述第I輸入端子的所述主電源電壓和供給到所述第2輸入端子的所述輔助電源電壓進(jìn)行比較， 所述測(cè)量電路的所述判定信號(hào)是從所述比較器的輸出端子生成的。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體集成電路的動(dòng)作方法，其中， 所述開(kāi)關(guān)電路的連接于所述第I輸入端子與所述輸出端子之間的所述第I開(kāi)關(guān)元件采用防止從所述輸出端子向所述第I輸入端子的逆流的結(jié)構(gòu)， 所述開(kāi)關(guān)電路的連接于所述第2輸入端子與所述輸出端子之間的所述第2開(kāi)關(guān)元件采用防止從所述輸出端子向所述第2輸入端子的逆流的結(jié)構(gòu)。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體集成電路的動(dòng)作方法，其中， 所述開(kāi)關(guān)電路的所述第I開(kāi)關(guān)元件和所述第2開(kāi)關(guān)元件分別包括第IMOS晶體管和第2M0S晶體管， 防止從所述輸出端子向所述第I輸入端子的逆流的所述結(jié)構(gòu)以及防止從所述輸出端子向所述第2輸入端子的逆流的所述結(jié)構(gòu)，分別包括所述第IMOS晶體管的漏極與基板之間的寄生二極管、和所述第2M0S晶體管的漏極與基板之間的寄生二極管。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體集成電路的動(dòng)作方法，其中， 被供給從所述電源供給電路的所述輸出端子生成的所述輸出電源電壓的所述負(fù)載包括內(nèi)核電路， 在供給到所述第I輸入端子的所述主電源電壓是比供給到所述第2輸入端子的所述輔助電源電壓低的電壓的情況下，通過(guò)響應(yīng)所述測(cè)量電路的判定信號(hào)而從所述電源供給電路供給到所述負(fù)載的負(fù)載控制信號(hào)，將所述內(nèi)核電路控制為低功耗模式。
20.根據(jù)權(quán)利要求16所述的半導(dǎo)體集成電路的動(dòng)作方法，其中， 所述開(kāi)關(guān)控制電路包括:第I反相器，輸入端子被供給所述測(cè)量電路的判定信號(hào)；以及第2反相器，輸入端子被供給所述第I反相器的輸出信號(hào)， 所述開(kāi)關(guān)電路的所述第I開(kāi)關(guān)元件的所述第IMOS晶體管和所述第2開(kāi)關(guān)元件的所述第2M0S晶體管是P溝道MOS晶體管， 所述開(kāi)關(guān)電路的所述第IMOS晶體管的柵極和所述第2M0S晶體管的柵極，分別通過(guò)所述開(kāi)關(guān)控制電路的所述第I反相器的所述輸出信號(hào)和所述第2反相器的所述輸出信號(hào)而驅(qū)動(dòng)。
【文檔編號(hào)】H02M1/08GK104184308SQ201410216441
【公開(kāi)日】2014年12月3日 申請(qǐng)日期:2014年5月21日 優(yōu)先權(quán)日:2013年5月21日
【發(fā)明者】梅山竹彥 申請(qǐng)人:瑞薩電子株式會(huì)社