一種基于mcu和fpga的8路無刷直流電機驅動電路的制作方法
【專利摘要】本發(fā)明公開了一種基于MCU和FPGA的8路無刷直流電機驅動電路，包括由CAN驅動電路、MCU模塊、FPGA模塊、8路無刷直流電機驅動電路；所述的CAN通信電路通過CAN總線接口與MCU模塊的CAN總線接口相連，MCU模塊通過FSMC總線接口與FPGA模塊的普通IO口相連，F(xiàn)PGA模塊通過普通IO口分別與八路無刷直流電機驅動電路的控制口相連；每一路無刷直流電機驅動電路結構完全相同；本發(fā)明可以滿足改進后的紡織機械設備上多電機控制的要求，相比現(xiàn)有的單電機驅動電路，本驅動電路可實現(xiàn)8路無刷直流電機完全獨立可控制，結構簡單、工作穩(wěn)定、成本低，維護使用方便。
【專利說明】—種基于MCU和FPGA的8路無刷直流電機驅動電路
【技術領域】
[0001]本發(fā)明屬于電力電子【技術領域】，具體涉及基于MCU和FPGA的8路無刷直流電機驅動電路。
【背景技術】
[0002]紗線成型是影響紡紗品質的關鍵技術，傳統(tǒng)的紡織機械設備，如短纖倍捻機、化纖倍捻機、氣流紡紗機、加彈機、并紗機、槽筒機、包覆絲機、直捻機等，無論是從國外進口還是國內自主研發(fā)，其紗線導輪成型系統(tǒng)均由大量的機械結構組成，它包括齒輪傳動機構、凸輪往復機構、齒輪潤滑機構、修邊裝置等，由齒輪箱來驅動橫動桿左右橫動，從而帶動導紗裝置讓紗線規(guī)則均勻地繞在繞線筒上。這些紡機設備均存在以下不足之處:①整套機構由鑄鐵件組成，體積大，重量重，整機能耗大；檢修麻煩，需要耗費大量人力。②機構由許多齒輪傳動構成，存在磨損與咬合的問題，磨損大，故障率高；③凸輪往復存在往復速度不能太高的先天不足，導致一些紡織機械由于導絲速度限制而使整機效率低、產(chǎn)量低；④很多高要求成型不能完成，例如需無規(guī)則的防疊成型就不能完成；⑤齒輪箱潤滑油需頻繁更換，一年需更換兩次，每次15公斤，在天氣寒冷的北方，需要使用專用的防凍潤滑油，保養(yǎng)成本高導絲動程相對比較短,一般為170mm — 200mm，若需要再增加動程必須增加齒輪箱的體積和重量；⑦橫動的頻率不易控制，特別是橫動的頻率無法與卷繞速率相配合，影響了紗線成品的質量。
[0003]國家十二五紡織產(chǎn)業(yè)發(fā)展規(guī)劃對紡織產(chǎn)業(yè)的節(jié)能減排提出了新的更高的要求，整個紡織產(chǎn)業(yè)在十二五期間要實現(xiàn)節(jié)能20%的目標；同時隨著近幾年勞動力成本和能源價格的大幅上升，紡織產(chǎn)業(yè)正迫切希望加快紡織機械設備的技術進步，應用高效節(jié)能電機、電機變頻調速技術、電子技術和計算機技術來武裝傳統(tǒng)的紡機設備，從而大幅度降低紡機設備能耗，同時提高紡機的運行效率和紡織成品的質量。目前，國內正重點研究推進一錠一電機架構一單綻控制的新型紡機設備，通過淘汰齒輪傳動、皮帶傳動，實現(xiàn)紡機設備的高轉速、高精度和高效率運行，大幅度降低傳動裝置的工作能耗；重點研究多電機協(xié)調控制技術、紗線張力控制技術、嵌入式工業(yè)控制器、工業(yè)以太網(wǎng)、CAN現(xiàn)場總線、數(shù)控技術等，通過協(xié)調控制每綻紗線工作電機的轉速，減少能源浪費，同時保持每綻紗線速度的同步性和穩(wěn)定性，提高紗線成品質量和工作效率。
【發(fā)明內容】
[0004]本發(fā)明針對現(xiàn)有技術的不足，提供了基于MCU和FPGA的8路無刷直流電機驅動電路。
[0005]本發(fā)明解決技術問題所采取的技術方案:
[0006]一種基于MCU和FPGA的8路無刷直流電機驅動電路，包括由CAN驅動電路、MCU模塊、FPGA模塊、8路無刷直流電機驅動電路；
[0007]所述的CAN通信電路通過CAN總線接口與MCU模塊的CAN總線接口相連，MCU模塊通過FSMC總線接口與FPGA模塊的普通1 口相連，F(xiàn)PGA模塊通過普通1 口分別與八路無刷直流電機驅動電路的控制口相連；每一路無刷直流電機驅動電路結構完全相同；
[0008]所述的一路無刷直流電機驅動電路，包括二十三個電阻、六個無極性電容、四個二極管、四個MOS管、一片集成驅動芯片Ul和一個八針接插件Pl ；
[0009]集成驅動芯片Ul的VCC腳接系統(tǒng)電源+5V，VSS腳與第十二電阻R12的一端、第十三電阻R13的一端連接并接系統(tǒng)電源地GND，面兩腳與第一電阻Rl的一端連接，Η?Ν2腳與第二電阻R2的一端連接，腳與第三電阻R3的一端連接，?Μ腳與第四電阻R4的一端連接，LIN2腳與第五電阻R5的一端連接，LIN3腳與第六電阻R6的一端連接，F(xiàn)AULT
腳與第七電阻R7的一端、第十電阻RlO的一端相連，F(xiàn)LT—CLR腳與第八電阻R8的一端連接，SD腳與第九電阻R9的一端連接，ITRIP腳與第四二極管D4的負極連接，CAO腳與第十一電阻Rll的一端、FPGA模塊的一個普通1 口相連，CA-腳與第十一電阻Rll的另一端、第十二電阻R12的另一端連接，CA+腳與第十四電阻R14的一端、第十三電阻R13的另一端、集成驅動芯片Ul的COM腳、第二 MOS管Q2的源極、第四MOS管Q4的源極、第六MOS管Q6的源極連接，VBl腳與第一二極管Dl的負極、第一無極性電容Cl的一端連接，HOl腳與第十五電阻R15的一端連接，VSl與第一無極性電容Cl的另一端、第一 MOS管Ql的源極、第二 MOS管Q2的漏極、八針接插件Pl的I腳連接，VB2腳與第二二極管D2的負極、第二無極性電容C2的一端連接，H02腳與第十六電阻R16的一端連接，VS2與第二無極性電容C2的另一端、第三MOS管Q3的源極、第四MOS管Q4的漏極、八針接插件Pl的2腳連接，VB3腳與第三二極管D3的負極、第三無極性電容C3的一端連接，H03腳與第十七電阻R17的一端連接，VS3與第三無極性電容C3的另一端、第五MOS管Q5的源極、第六MOS管Q6的漏極、八針接插件的3腳Pl連接，LOl腳與第十八電阻R18的一端連接，L02腳與第十九電阻R19的一端連接，L03腳與第二十電阻R20的一端連接；第一電阻Rl的另一端、第二電阻R2的另一端、第三電阻R3的另一端、第四電阻R4的另一端、第五電阻R5的另一端、第六電阻R6的另一端分別與FPGA模塊的六個普通1 口連接；第七電阻R7的另一端、第八電阻R8的另一端、第九電阻R9的另一端分別與FPGA模塊的三個普通1 口連接；第十四電阻R14的另一端與第四二極管D4的負極連接；第十電阻RlO的另一端接系統(tǒng)電源+5V ;第一二極管Dl的正極與第二二極管D2的正極、第三二極管D3的正極連接并接系統(tǒng)電源+5V ;第十五電阻R15的另一端與第一 MOS管Ql的柵極連接；第十六電阻R16的另一端與第三MOS管Q3的柵極連接；第十七電阻R17的另一端與第五MOS管Q5的柵極連接；第十八電阻R18的另一端與第二 MOS管Q2的柵極連接；第十九電阻R19的另一端與第四MOS管Q4的柵極連接；第二十電阻R20的另一端與第六MOS管Q6的柵極連接；第一 MOS管Ql的漏極與第三MOS管Q3的漏極、第五MOS管Q5的漏極連接并接系統(tǒng)電源+24V ;八針接插件Pl的4腳與第二十一電阻R21的一端連接，5腳與第二十二電阻R22的一端連接，6腳與第二十三電阻R23的一端連接，7腳接系統(tǒng)電源+5V，8腳接系統(tǒng)電源地GND ;第二十一電阻R21的另一端與第四無極性電容C4的一端、FPGA模塊的一個普通1連接；第二十二電阻R22的另一端與第五無極性電容C5的一端、FPGA模塊的一個普通1連接；第二十三電阻R23的另一端與第六無極性電容C6的一端、FPGA模塊的一個普通1連接；第四無極性電容C4的另一端與第五無極性電容C5的另一端、第六無極性電容C6的另一端連接并接系統(tǒng)電源地GND ；[0010]所述的CAN驅動電路，包括四個無極性電容、一個電阻、一個DC/DC電源隔離模塊U2、一片自帶隔離的CAN收發(fā)器U3、一片CAN總線ESD保護二極管U4和一個四針接插件P2 ；
[0011]DC/DC電源隔離模塊U2的VIN腳與第七無極性電容C7的一端、第八無極性電容C8的一端連接并接系統(tǒng)電源+5V，GND腳與第七無極性電容C7的另一端、第八無極性電容C8的另一端連接并接系統(tǒng)電源地GND，+VO腳與第九無極性電容C9的一端、第十無極性電容ClO的一端連接并作為隔離電源CAN_5V的輸出端，OV腳與第九無極性電容C9的另一端、第十無極性電容ClO的另一端連接并接隔離地CAN_GND ;自帶隔離的CAN收發(fā)器U3的電源輸入端VCCl腳接系統(tǒng)電源+5V，電源輸入端VCC2腳接隔離電源CAN_5V，電源地GNDl腳接系統(tǒng)電源地GND，電源地GND2腳接隔離地CAN_GND，RXD腳接MCU模塊的CAN_RX腳，TXD腳接MCU模塊的CAN_TX腳，CANH腳與第二十四電阻R24的一端、四針插件P2的I腳和四針插件P2的3腳相連，CANL腳與第二十四電阻 R24的另一端、四針插件P2的2腳和四針插件P2的4腳連接；CAN總線ESD保護二極管U4的公共端接隔離地CAN_GND，另外兩端分別與自帶隔離的CAN收發(fā)器U3的CANH腳和CANL腳連接。
[0012]本發(fā)明的有益效果是:本發(fā)明提出基于MCU和FPGA的8路無刷直流電機驅動電路，可以滿足改進后的紡織機械設備上多電機控制的要求，相比現(xiàn)有的單電機驅動電路，本驅動電路可實現(xiàn)8路無刷直流電機完全獨立可控制，結構簡單、工作穩(wěn)定、成本低，維護使用方便。
【專利附圖】
【附圖說明】
[0013]圖1本發(fā)明的系統(tǒng)框架圖。
[0014]圖2本發(fā)明的一路無刷直流電機驅動電路。
[0015]圖3本發(fā)明的CAN驅動電路。
【具體實施方式】
[0016]下面結合附圖對本發(fā)明作進一步的說明。
[0017]如圖1所示，基于MCU和FPGA的8路無刷直流電機驅動電路，包括由CAN驅動電路、MCU模塊、FPGA模塊、8路無刷直流電機驅動電路；
[0018]所述的CAN通信電路通過CAN總線接口與MCU模塊的CAN總線接口相連，MCU模塊通過FSMC總線接口與FPGA模塊的普通1 口相連，F(xiàn)PGA模塊通過普通1 口分別與八路無刷直流電機驅動電路的控制口相連；每一路無刷直流電機驅動電路結構完全相同；
[0019]如圖2所示，所述的一路無刷直流電機驅動電路，包括二十三個電阻、六個無極性電容、四個二極管、四個MOS管、一片集成驅動芯片Ul和一個八針接插件Pl ；
[0020]集成驅動芯片Ul的VCC腳接系統(tǒng)電源+5V，VSS腳與第十二電阻R12的一端、第
十三電阻R13的一端連接并接系統(tǒng)電源地GND，--?Μ腳與第一電阻Rl的一端連接，Η?Ν2腳與第二電阻R2的一端連接，HIN3腳與第三電阻R3的一端連接，OM腳與第四電阻R4的一端連接，LIN2腳與第五電阻R5的一端連接，LIN3腳與第六電阻R6的一端連接，F(xiàn)AULT腳與第七電阻R7的一端、第十電阻RlO的一端相連，F(xiàn)LT—CLR腳與第八電阻R8的一端連接，SD腳與第九電阻R9的一端連接，ITRIP腳與第四二極管D4的負極連接，CAO腳與第十一電阻Rll的一端、FPGA模塊的一個普通1 口相連，CA-腳與第十一電阻Rll的另一端、第十二電阻R12的另一端連接，CA+腳與第十四電阻R14的一端、第十三電阻R13的另一端、集成驅動芯片Ul的COM腳、第二 MOS管Q2的源極、第四MOS管Q4的源極、第六MOS管Q6的源極連接，VBl腳與第一二極管Dl的負極、第一無極性電容Cl的一端連接，HOl腳與第十五電阻R15的一端連接，VSl與第一無極性電容Cl的另一端、第一 MOS管Ql的源極、第二 MOS管Q2的漏極、八針接插件Pl的I腳連接，VB2腳與第二二極管D2的負極、第二無極性電容C2的一端連接，H02腳與第十六電阻R16的一端連接，VS2與第二無極性電容C2的另一端、第三MOS管Q3的源極、第四MOS管Q4的漏極、八針接插件Pl的2腳連接，VB3腳與第三二極管D3的負極、第三無極性電容C3的一端連接，H03腳與第十七電阻R17的一端連接，VS3與第三無極性電容C3的另一端、第五MOS管Q5的源極、第六MOS管Q6的漏極、八針接插件的3腳Pl連接，LOl腳與第十八電阻R18的一端連接，L02腳與第十九電阻R19的一端連接，L03腳與第二十電阻R20的一端連接；第一電阻Rl的另一端、第二電阻R2的另一端、第三電阻R3的另一端、第四電阻R4的另一端、第五電阻R5的另一端、第六電阻R6的另一端分別與FPGA模塊的六個普通1 口連接；第七電阻R7的另一端、第八電阻R8的另一端、第九電阻R9的另一端分別與FPGA模塊的三個普通1 口連接；第十四電阻R14的另一端與第四二極管D4的負極連接；第十電阻RlO的另一端接系統(tǒng)電源+5V ;第一二極管Dl的正極與第二二極管D2的正極、第三二極管D3的正極連接并接系統(tǒng)電源+5V ;第十五電阻R15的另一端與第一 MOS管Ql的柵極連接；第十六電阻R16的另一端與第三MOS管Q3的柵極連接；第十七電阻R17的另一端與第五MOS管Q5的柵極連接；第十八電阻R18的另一端與第二 MOS管Q2的柵極連接；第十九電阻R19的另一端與第四MOS管Q4的柵極連接；第二十電阻R20的另一端與第六MOS管Q6的柵極連接；第一 MOS管Ql的漏極與第三MOS管Q3的漏極、第五MOS管Q5的漏極連接并接系統(tǒng)電源+24V ;八針接插件Pl的4腳與第二十一電阻R21的一端連接，5腳與第二十二電阻R22的一端連接，6腳與第二十三電阻R23的一端連接，7腳接系統(tǒng)電源+5V，8腳接系統(tǒng)電源地GND ;第二十一電阻R21的另一端與第四無極性電容C4的一端、FPGA模塊的一個普通1連接；第二十二電阻R22的另一端與第五無極性電容C5的一端、FPGA模塊的一個普通1連接；第二十三電阻R23的另一端與第六無極性電容C6的一端、FPGA模塊的一個普通1連接；第四無極性電容C4的另一端與第五無極性電容C5的另一端、第六無極性電容C6的另一端連接并接系統(tǒng)電源地GND ；
[0021]如圖3所示，所述的CAN驅動電路，包括四個無極性電容、一個電阻、一個DC/DC電源隔離模塊U2、一片自帶隔離的CAN收發(fā)器U3、一片CAN總線ESD保護二極管U4和一個四針接插件P2 ；
[0022]DC/DC電源隔離模塊U2的VIN腳與第七無極性電容C7的一端、第八無極性電容C8的一端連接并接系統(tǒng)電源+5V，GND腳與第七無極性電容C7的另一端、第八無極性電容C8的另一端連接并接系統(tǒng)電源地GND，+VO腳與第九無極性電容C9的一端、第十無極性電容ClO的一端連接并作為隔離電源CAN_5V的輸出端，OV腳與第九無極性電容C9的另一端、第十無極性電容ClO的另一端連接并接隔離地CAN_GND ;自帶隔離的CAN收發(fā)器U3的電源輸入端VCCl腳接系統(tǒng)電源+5V，電源輸入端VCC2腳接隔離電源CAN_5V，電源地GNDl腳接系統(tǒng)電源地GND，電源地GND2腳接隔離地CAN_GND，RXD腳接MCU模塊的CAN_RX腳，TXD腳接MCU模塊的CAN_TX腳，CANH腳與第二十四電阻R24的一端、四針插件P2的I腳和四針插件P2的3腳相連，CANL腳與第二十四電阻R24的另一端、四針插件P2的2腳和四針插件P2的4腳連接；CAN總線ESD保護二極管U4的公共端接隔離地CAN_GND，另外兩端分別與自帶隔離的CAN收發(fā)器U3的CANH腳和CANL腳連接。
[0023]工作過程:基于MCU和FPGA的8路無刷直流電機驅動電路基本工作流程如下，MCU模塊通過CAN通信模塊接收上位機發(fā)來的指令并進行轉換成相應設定參數(shù)信息存于內存中，并根據(jù)收到的設定參數(shù)信息和通過FSMC總線從FPGA讀回的某路無刷直流電機的速度，完成相應電機的PID調節(jié)，最后通過FSMC總線與FPGA模塊進行通信，利用FPGA控制電機驅動電路實現(xiàn)各路無刷直流電機的獨立控制。其中FPGA模塊主要完成8路無刷直流電機霍爾信號的濾波、采樣和可調PWM波的產(chǎn)生，還有就是完成電機錯誤報警、過流報警、強制關斷和錯誤清除等功能，進而實現(xiàn)8路無刷直流電機獨立穩(wěn)定的工作。
【權利要求】
1.一種基于MCU和FPGA的8路無刷直流電機驅動電路，包括由CAN驅動電路、MCU模塊、FPGA模塊和8路無刷直流電機驅動電路；其特征在于:所述的CAN通信電路通過CAN總線接口與MCU模塊的CAN總線接口相連，MCU模塊通過FSMC總線接口與FPGA模塊的普通1 口相連，F(xiàn)PGA模塊通過普通1 口分別與八路無刷直流電機驅動電路的控制口相連；每一路無刷直流電機驅動電路結構完全相同；所述的一路無刷直流電機驅動電路，包括二十三個電阻、六個無極性電容、四個二極管、四個MOS管、一片集成驅動芯片Ul和一個八針接插件Pl ； 集成驅動芯片Ul的VCC腳接系統(tǒng)電源+5V，VSS腳與第十二電阻R12的一端、第十三電阻R13的一端連接并接系統(tǒng)電源地GND，iiiM腳與第一電阻Rl的一端連接，腳與第二電阻R2的一端連接，HIM3腳與第三電阻R3的一端連接，--?Ι腳與第四電阻R4的一端連接，LIN2腳與第五電阻R5的一端連接，LIN3腳與第六電阻冊的一端連接，F(xiàn)AULT腳與第七電阻R7的一端、第十電阻RlO的一端相連，F(xiàn)LT—CLR腳與第八電阻R8的一端連接，SD腳與第九電阻R9的一端連接，ITRIP腳與第四二極管D4的負極連接，CAO腳與第十一電阻Rll的一端、FPGA模塊的一個普通1 口相連，CA-腳與第十一電阻Rll的另一端、第十二電阻R12的另一端連接，CA+腳與第十四電阻R14的一端、第十三電阻R13的另一端、集成驅動芯片Ul的COM腳、第二 MOS管Q2的源極、第四MOS管Q4的源極、第六MOS管Q6的源極連接，VBl腳與第一二極管Dl的負極、第一無極性電容Cl的一端連接，HOl腳與第十五電阻Rl5的一端連接，VSI與第一無極性電容CI的另一端、第一 MOS管QI的源極、第二 MOS管Q2的漏極、八針接插件Pl的I腳連接，VB2腳與第二二極管D2的負極、第二無極性電容C2的一端連接，H02腳與第十六電阻R16的一端連接，VS2與第二無極性電容C2的另一端、第三MOS管Q3的源極、第四 MOS管Q4的漏極、八針接插件Pl的2腳連接，VB3腳與第三二極管D3的負極、第三無極性電容C3的一端連接，H03腳與第十七電阻R17的一端連接，VS3與第三無極性電容C3的另一端、第五MOS管Q5的源極、第六MOS管Q6的漏極、八針接插件的3腳Pl連接，LOl腳與第十八電阻R18的一端連接，L02腳與第十九電阻R19的一端連接，L03腳與第二十電阻R20的一端連接；第一電阻Rl的另一端、第二電阻R2的另一端、第三電阻R3的另一端、第四電阻R4的另一端、第五電阻R5的另一端、第六電阻R6的另一端分別與FPGA模塊的六個普通1 口連接；第七電阻R7的另一端、第八電阻R8的另一端、第九電阻R9的另一端分別與FPGA模塊的三個普通1 口連接；第十四電阻R14的另一端與第四二極管D4的負極連接；第十電阻RlO的另一端接系統(tǒng)電源+5V ;第一二極管Dl的正極與第二二極管D2的正極、第三二極管D3的正極連接并接系統(tǒng)電源+5V ;第十五電阻R15的另一端與第一 MOS管Ql的柵極連接；第十六電阻R16的另一端與第三MOS管Q3的柵極連接；第十七電阻R17的另一端與第五MOS管Q5的柵極連接；第十八電阻R18的另一端與第二 MOS管Q2的柵極連接；第十九電阻R19的另一端與第四MOS管Q4的柵極連接；第二十電阻R20的另一端與第六MOS管Q6的柵極連接；第一 MOS管Ql的漏極與第三MOS管Q3的漏極、第五MOS管Q5的漏極連接并接系統(tǒng)電源+24V ;八針接插件Pl的4腳與第二十一電阻R21的一端連接，5腳與第二十二電阻R22的一端連接，6腳與第二十三電阻R23的一端連接，7腳接系統(tǒng)電源+5V，8腳接系統(tǒng)電源地GND ;第二十一電阻R21的另一端與第四無極性電容C4的一端、FPGA模塊的一個普通1連接；第二十二電阻R22的另一端與第五無極性電容C5的一端、FPGA模塊的一個普通1連接；第二十三電阻R23的另一端與第六無極性電容C6的一端、FPGA模塊的一個普通1連接；第四無極性電容C4的另一端與第五無極性電容C5的另一端、第六無極性電容C6的另一端連接并接系統(tǒng)電源地GND ； 所述的CAN驅動電路，包括四個無極性電容、一個電阻、一個DC/DC電源隔離模塊U2、一片自帶隔離的CAN收發(fā)器U3、一片CAN總線ESD保護二極管U4和一個四針接插件P2 ；DC/DC電源隔離模塊U2的VIN腳與第七無極性電容C7的一端、第八無極性電容C8的一端連接并接系統(tǒng)電源+5V，GND腳與第七無極性電容C7的另一端、第八無極性電容C8的另一端連接并接系統(tǒng)電源地GND，+V0腳與第九無極性電容C9的一端、第十無極性電容ClO的一端連接并作為隔離電源CAN_5V的輸出端,OV腳與第九無極性電容C9的另一端、第十無極性電容ClO的另一端連接并接隔離地CAN_GND ;自帶隔離的CAN收發(fā)器U3的電源輸入端VCCl腳接系統(tǒng)電源+5V，電源輸入端VCC2腳接隔離電源CAN_5V，電源地GNDl腳接系統(tǒng)電源地GND，電源地GND2腳接隔離地CAN_GND，RXD腳接MCU模塊的CAN_RX腳，TXD腳接MCU模塊的CAN_TX腳，CANH腳與第二十四電阻R24的一端、四針插件P2的I腳和四針插件P2的3腳相連，CANL腳與第二十四電阻R24的另一端、四針插件P2的2腳和四針插件P2的4腳連接；CAN總線ESD保護二極管U4的公共端接隔離地CAN_GND，另外兩端分別與自帶隔離的CAN收發(fā)器U3的CANH腳 和CANL腳連接。
【文檔編號】H02P5/68GK104038119SQ201410242490
【公開日】2014年9月10日 申請日期:2014年5月30日 優(yōu)先權日:2014年5月30日
【發(fā)明者】高明煜, 劉云飛, 黃繼業(yè), 曾毓, 何志偉 申請人:杭州電子科技大學